TW469549B - Wafer level stack package and method of fabricating the same - Google Patents

Wafer level stack package and method of fabricating the same Download PDF

Info

Publication number
TW469549B
TW469549B TW089111732A TW89111732A TW469549B TW 469549 B TW469549 B TW 469549B TW 089111732 A TW089111732 A TW 089111732A TW 89111732 A TW89111732 A TW 89111732A TW 469549 B TW469549 B TW 469549B
Authority
TW
Taiwan
Prior art keywords
wafer
pattern
metal
hole
exposed
Prior art date
Application number
TW089111732A
Other languages
English (en)
Inventor
Jae-Myun Kim
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW469549B publication Critical patent/TW469549B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

i Q JT y| Q 90. i0. 3 0 > υ y b 4 9案號89111732_年月曰 修正_ 五、發明說明（1) 發明之背景 <發明之範圍> 本發明係關於層疊包裝及其製造方法，特別係關於層 疊至少兩個半導體晶片之層疊包裝及其製造方法。 <相關技藝之描述> 記憶晶片的快速發展表可由其增加的記憶容量看出端 倪。目前1 2 8 Μ位元的動態隨機快取記憶體已被大量生產， 至於2 5 6Μ位元的動態隨機快取記憶體於不久的將來也將開 始量產。 為了增加記憶晶片的記憶容1 '目前較廣泛熟知的技 術是，例如，高度整合，一種用於盡量增加半導體元件之 某一特定面積上功能電路胞的插入數目的技術。然而此方 法需要高深的技術，例如精確的線寬以及可觀的製造時 間。於是目前發展出一種較為簡便之層疊技術用來增加半 導體元件之整合聚集度。 於半導體工業所使用之詞彙”層疊"，係指一種於垂直 方向堆積至少兩個半導體晶片以加倍記憶容量的技術。舉 例來說，藉由此技術，一 1 28Μ位元之動態隨機快取記憶體 可以由兩個6 4Μ位元之動態隨機快取記憶體所組成。同樣 地，一 2 5 6 Μ位元之動態隨機快取記憶體可以由兩個1 2 8位 元之動態隨機快取記憶體所組成。 第1圖及第2圖所示係依據傳統層疊技術所舉之層疊製 造範例。 如第1圖中所示，一導線架2可以藉由黏著劑黏在半導
第8頁 ^5 4 9 五、發明說明（2) 體晶片1上’於其上配 f金I線3與接合墊相連接，°導線架2的内導線21 如此-來’導線架2的外導再以成型複合物4密封， 出。 導線22的兩端將從此處向外突 封裳體，也另-個有著相同短成之 外，m層疊封裝體有整個封裝體太厚的缺點 封裝體之導線架，0此會有通至下方 ”上方及下方之封裝體係以銲錫缺：此尤其 知生由於拙劣的銲接而導致不佳的連接效果。‘坐常 傳統用來解決上述問題之封裝體如第2圖所示。 如第2圖中所示，上产及下方半導體晶片1&及11}互相 接在一起。上方導線条2 a的内導線2〗a係連接於上方 導體晶.片la的上表面上。上方半導體晶片13的内導線21& 以金屬線（未顯示）和上方半導體晶片丨a的接合墊互相導 通。此外，下方導線架2b之内導線21b則連接至下方半導 體晶片的下表靣。下方導線架2b之内導線2 1 b以金屬線 (未顯示）和下方半導體晶片lb的接合塾互相導通α 上方導線架la的外導線22a以雷射電銲接至下方導線 架2b的中間部位。而下方導線架2b的外導線22a則從成型 複合物5處向外突出。
$ 9頁 35 4 9 五、發明說明（3) 然而，要於前述之傳統封裝體中進行層疊以及封裝的 步驟以製造一晶圓級的層疊封裝體是不可能達成的。 而且，將導線架與各個半導體晶片導通以及向外傳遞 的電訊號路徑太長以致於導通效果極差。 <發明之總論> 因此，本發明係提供一種方法用以解決前述傳統元件 所衍生之問題。而本發明之目的係關於晶圓級之層疊包裝 及其製造方法，特別係關於於晶圓級層疊至少兩個半導體 晶片之層疊包裝及其製造方法。 本發明之另一目的係藉由縮短電訊號的傳遞路徑來改 善整個導電效果。 本發明之層疊封裝組成係根據如下所述來達成上述之 目的。 於上方及下方半導體晶片的第一個表面各形成一接合 墊，而且上方及下方半導體晶片的第一個表面彼此互相間 隔一定的距離而相對。於半導體晶片的第一表面鍍上第一 絕緣層，如此一來其接合墊將暴露在第一絕緣層。上方及 下方金屬圖案的一端連接至相對應之接合墊，另一端則延 伸至相對應之半導體晶片的輪廓線處。同時，在上方半導 體晶片上，則沿著半導體晶片的輪廓形成一暴露到相對應 之上方及下方金屬圖案之通孔。第二絕緣層則鍍在半導體 晶片的第一絕緣層上，而第二絕緣層彼此係互相連接，因 此使得整個上方及下方半導體晶片形成一層疊結構。於通 孔的内壁則沈積一中間圖案以導通上方及下方金屬圖案的
:6 9 5 4 9 五、發明說明（4) 相對應端。 一圖案薄膜連接於對應至上方半導體晶片第一表面之 上方半導體晶片第二表面上。此圖案薄膜包括一絕緣薄膜 及一位於絕緣薄膜内之金屬線。金屬線的一端自絕緣薄膜 處暴露出來以形成一接合墊。而金屬線的另一端則自絕緣 薄膜的侧邊暴露出來。一金屬絲經由通孔從金屬線的其它 端而延伸出來，而金屬絲則黏合於中間圖案上。通孔中間 填滿了成型複合物，其表面則與圖案薄膜處於同一平面 上。銲劑球安裝於圖案薄膜之球形地上。 製造上述之晶圓級層疊封裝體之方法如下所述。 於包含不只一個半導體晶片的兩個晶圓，其各自之第 一表面上鍵上第一絕緣層。且钮刻此第一絕緣層使其暴露 於個別半導體晶片之接合墊處。一金屬層分別沈積於第一 絕緣層上，且於此處進行圖案轉移以產生一金屬圖案，此 金屬圖案的一端連接至接合墊處而另一端則朝著個別之半 導體晶片之輪廓處延伸。第二絕緣層則鍍在個別之第一絕 ,緣層上。且選擇某一晶圓對其第二絕緣層進行蝕刻以暴.露 此晶圓之金屬圖案1i 其後，第二絕緣層會彼此連接使得兩個晶圓能互相重 疊。此時，可以從第二絕緣層暴露出金屬圖案其它端的晶 圓則被配置於下方。由於通孔係利用稍微移開上方晶圓上 的半導體晶片的輪廓而形成。因此，上方及下方金屬圖案 可以經由通孔而互相接觸。中間圖案係沈積於通孔的内 壁，因此可以導通上方晶圓的上方金屬圖案以及下方晶圓
第11頁 46 9 5 4 9 五、發明說明（5) 的下方金屬圖案。 同時，提供一於絕緣薄膜内置有金屬線之圖案薄膜。 金屬線的一端經由絕緣薄膜而暴露出來且形成一球形地。 而金屬線的其它端則經由絕緣薄膜的兩端而暴露出來。於 絕緣薄膜上且相對於上方半導體晶片的通孔的相對位置處 形成一插槽D而用來導通金屬線其它端的金屬絲則經由插 槽處延伸。 具有前述結構之圖案薄膜則藉由插槽以及通孔而連至 上方晶圓相對於第一個面的第二個面。等到截斷金屬絲， 被截斷的金屬部位則被接合至中間圖案處。然後，於通孔 的内壁填滿一成型複合物。此處之成型複合物的上表面與 圖案薄膜的上表面處於同一平面上。一銲劑球安裝於圖案 薄膜的球形地上。晶圓以相對於通孔的外壁而被截斷成兩 個個別的半導體晶圓ϋ 根據本發明之組成已可完成晶圓級層疊堆積及封裝兩 個半導體晶片的構造。此外，一薄膜圖案連接至特定之層 疊堆積半導體晶片的背面，一銲劑球則安裝在圖.案薄膜上 以縮短電訊號傳遞途徑。因此可改善導電效果。尤其，封 裝體的寬度可以包含於半導體晶片的寬度内。 <較佳具體實施例之詳細描述> 首先，提供如第3圖及第4圖所示之兩個晶圓1 0和2 0。 在稍後所提之層疊步驟中，第3圖中的晶圓1 0將被沈積於 上方而第4圖中的晶圓2 0則被沈積於下方。所以，此後將 稱第3圖中的晶圓1 0為π上方晶圓"，稱第4圖中的晶圓為"
第12頁 5 95 4 9 五、發明說明（6) 下方晶圓"。一群半導體晶片形成於那些上方及下方晶圓 1 0和2 0中，而接合墊1 1 ，2 1則形成於個別半導體晶片的第 一面。特別是，如第5圖所示，本具體實施例之接合墊1 1 及2 1係沿著半導體晶片的邊緣而佈置。 第一絕緣層4 0，4 1以特定的厚度鍍在上方及下方晶圓 1 0，2 0的的第一面上。然後第一絕緣層4 0，4 1則利用蝕刻 的方式暴露出相對應之接合墊11，2 1。 接著，將金屬層沈積於晶圓1 〇，2 0的第一表面上，然 後進行圖案轉移以形成金屬圖案3 1，32，其一端連接至接 合墊1 1，2 1而另一端著朝著相對應之半導體晶片的輪廓延 伸。此處，可與第3圖及第4圖中的其它範例比較其金屬層 圖案轉移步驟。下方金屬圖案32的長度比上方金屬圖案的 長度長。此原因將於稍後解釋。其次，第二絕緣層42，43 以一定的厚度鍍在晶圓1 0，2 0的第一表面上。然後，只有 鍍在下方晶圓2 0的第二絕緣層4 3被蝕刻以向外暴露至下方 金屬圖案的其它端點。第6圖及第7圖係目前為止所製造之 於上方及下方晶圓内1 0，2 0的各個半導體晶片，之平面範例 圖。第6圖顯示構築在上方晶圓10之半導體晶片，如圖中 所示，上方金屬圖案31的一端連接至接合墊U，而另一端 則朝外延伸至半導體晶片的輪廓處。第7圖顯示構築在下 方晶圓20之半導體晶片，如圖中所示，上方金屬圖案32的 一端連接至接合墊1 2，而另一端則朝外延伸至半導體晶片 的輪廓處。 接著，如第8圖所示，兩晶圓10，20的第一面彼此互
第13頁 i.6 95 4 9
五、發明說明（7) 相正對，並且進行熱縮。於敘述的步驟之前，必 化第二絕緣層42，43的步驟。此時，個別的第二絕：：硬 42 ’ 43並未被全部而僅部份被硬化。豕層 被熱壓縮，晶圓1 0，20可以很容易互相黏在一起。υ及2〇 上方晶圓1 0的背面則被拋光成如第8圖中所示之虛纟=後’ 被移除。拋光並移除的原因係用來降低整個層且 厚度以及接下來之線黏接步驟中之金屬線的寬度。、5的 之後，如第9圖中所示，通孔50形成於上方&晶圓1〇 半導體晶片的兩側。然而，實際上係對應至第6圖及 中個別之金屬圖案31，32的其它端點的位置。通孔5 = 目與接和墊11，21的數目一致。藉由形成通孔5〇，下方 屬圖案32的其它端可經由通孔5〇的底部中央暴露出來， 上方金屬圖案32的其它端則可經由通孔5〇的側邊而暴露出
此處，由於下方金屬圖案32可以藉由蝕刻第二絕緣層 43而從第二絕緣層處暴露出來，因此可以僅移開上方晶圓 ^而暴露出下方金屬圖案32。此步驟之目的係基於製造過 程j便利性。若沒有事先暴露出下方金屬圖案，只要通孔 50 成，將同時暴露上方及下方金屬圖案。此外，於本 具體實施例中，通孔5〇的底部形狀為„ v"字形，因此，通 ' 的底σ卩與第一絕緣層4 3的傾斜姓刻面同平面，於是可 以暴露出沈積於通孔50底部之下方金屬圖案32的其它端 为春口此，同時在接下來的截斷步驟中，當通孔5 0的外壁 不吾作戴斷基線時，則通孔50的底部形狀可以不必為,『ν„
第14頁 >69549 五、發明說明（8) 字形。 ^ 其次，如第1 0圖中所示提供一圖案薄膜6 0。此圖 模之結構係將金屬線6 3佈置於上及下絕緣層62，61之 更特殊的是，如第n圖中所示’此圖案薄膜6〇係對應 圓的j?, _〜尺了且根據下方半導體晶片的尺寸而劃分◦如範 、’—金屬線6 3被佈置於下方絕緣薄膜6 1上，而於其 錐 l· ~層上方絕緣層6 2 «特殊的是’金屬線6 3的一端 上方絕緣薄膜62内的蚀刻插槽而曝露出來以形成 $地65 ’而其它端則經由上方及下方絕緣薄膜62，61 者的側邊暴露出來。同時，在絕緣層6 1，6 2内，對應 孔50的位置處形成插槽66。因此，金屬線63的其它端 /掠槽66暴露出來並且藉由延伸經過插槽66處的金屬 波此互相連接。此佈置圖示於第1 2圖中用以詳細顯示 圖中的X I I部位= 接著如第13圖所示’一中間圖案33沈積於通孔50 a L以分別導通暴露出的上方及下方金屬圖案31，32 ^ ^點。其次’具有前述結構之圖案薄膜60藉由黏著 ^接至相對於上方晶圓丨〇之第一表面的第二表面上。 義插槽6 6以及圖案淖膜6 0的通孔5 〇彼此互相契合以 屬^出中間圖案33。接著，截斷金屬線64 ’而被戴斷 •I 64的部位則結合至中間圖案6〇以導通圖案薄膜6〇 螢半導體晶月。 物sn此後’如第14圖中所#，通孔50的内壁填滿成形 ，而成形複合物80的上表面應與圖案薄膜6〇的同 案薄 間。 至晶 例所 上再 向外 —球 的兩 至通 會經 線6 4 第11 的内 的其 劑7 0 此 向上 的金 並層 複合 平
第15頁
銲劑球90安 46 95 4 9 五、發明說明（9) 面’例如’與上絕緣薄膜62同平面。接著， 裝於圖案薄膜60之球形地65上= 最後如上所述，上方及下方晶圓1〇，2〇於相對 50的外壁處被截斷，並完成如第15圖所示之本發明 級層疊包裝。同時，可以選擇金，銀，鎳，銦以及 金屬圖案31 ’32以及中間圖案33的材料。 第15圖所示之本發明之晶圓級層疊包裝之結構 由於上方及下方晶圓1 〇和2 〇處於被截斷的狀熊，上 方半導體晶片係將其接合墊u，21以一定的^離互 1目：i特殊的是’上方半導體晶片的第二表面以拋 / ^ 使得上方半導體晶片的厚度比下方半導體 厚度薄。 在個別半導體晶片的第一表面處分別鑛上下έ邑 4二419,暴露出接合塾11，21。且沈積將端點連接 金屬圖安5 i方及下方金屬圖案。下方金屬圖案32 個別之第一絕緣層4。，41上鍍上 言二 。.下方金屬圖案的其它端點則經由鍍在 —收晶片之第二絕緣層43而暴露出來。 =通礼5 0形成於已沈積上下方金屬圖案“其它 下方半導體晶片的輪廓處。以經由通孔5〇而暴露出 屬圖案32，並經由通孔50的内表面暴露出上方金 的其它端點。暴露出的上方及下方金屬圖案3i，U 端點藉由沈積於通孔50底部之中間圖案33而互相 -圖案薄膜6G黏接至上方半導體的第二表 於通孔 之晶圓 錫作為 如下， 方及下 相上下 光的方 晶片的 緣層 至接合 比上方 第二絕 下方半 端點之 下方金 圖案31 之其它 通。 面上，
第！6頁 463549 五、發明說明（ίο) 且導通其金屬線64。通孔50填滿環氧化物的複合物80 ’因 此成形複合物8 0的表面與圖案薄膜6 0同平面，而其侧面則 與下方半導體晶片同平面=一銲劑球9 0安裝於圖案薄膜6 0 之球形地6 5上。 根據本發明之組成，可完成晶圓級之層疊及封裝兩個 半導體晶片之構造。此外，一薄膜圖案連接至特定之層疊 堆積半導體晶片的背面，一銲劑球則安裝在圖案薄膜上以 縮短電訊號傳遞途徑。因此可改善導電效果。尤其，封裝 體的寬度可以包含於半導體晶片的寬度内° 雖然僅詳述本發明之具體實施例，但任何未違背本發 明之精神以及如下所述之專利申請範圍之範疇下任何對本 發明所做之修改，類似之構造及相等物之產品，仍應該在 本發明之申專利範圍之内，謹先陳明。
苐17頁 46954b 圖式簡單說明 第1圖及第2圖係傳統層疊封裝體之剖面圖； 第3圖至第1 5圖係用來說明本發明之晶圓級層疊封裝 體的製造程序。 圖式中元件名稱與符號 1 :半導體晶片 2 :導線架 21 :内導線 3 ‘·金屬線 4 :成型複合物 22 :外導線 la 上方半導體晶片 2a :上方導線架 2 1 a :上方導線架的内導線 2b :下方導線架 2 1 b :下方導線架2 b之内導線 1 b :下方半導體晶片 2 2 a :上方導線架1 a的外導線 2 2 a :下方導線架2 b的外導線 5 :成型複合物 10 上 方 晶 圓 20 下 方 晶 圓 40 第 絕 緣 層 41 第 一 絕 緣 層 31 上 方 金 屬 圖案
第18頁 6 9549 圖式簡單說明
第19頁 32 下 方 金 屬 圖 案 43 下 方 晶 圓 20 的 第二絕緣層 31 上 方 金 屬 圖 案 50 通 孔 32 下 方 金 屬 圖 案 63 金 屬 線 61 下 方 絕 緣 薄 膜 62 上 方 絕 緣 層 60 圖 案 薄 膜 63 金 屬 線 61 下 方 絕 緣 薄 膜 62 上 方 絕 緣 薄 膜 6 5 球 形 地 66 插 槽 64 金 屬 線 33 中 間 圖 案 70 黏 著 劑 80 成 形 複 合 物 90 銲 劑 球 80 環 氧 化 物 的 複 合物

Claims (1)

  1. ς q f； /1 q 90,10. 3 0 'J J 4 案號 89111732____年 月__日修正 —_________ 六、申請專利範圍 1. 一種晶圓級層疊封裝體，包括： 於上方及下方半導體晶片的第一表面分別各形成一接 合墊，而且上方及下方半導體晶β的第一個表面彼此互相 間隔一定的距離而相對；以及， .於半導體晶片的第一表面鍍上第一絕緣層，如此一來 其接合墊將暴露在第一絕緣層； 、其特徵在於：此種晶圓級層疊封裝體更包括： 上方及下方金屬圖案沈積於第一絕緣層上。其金屬圖 案的一端連接至相對應之接合墊，而另一端則延伸至相對 應之半導體晶片的輪廊線處， 第二絕緣層則鍍在半導體晶片的第一絕緣層上，而且 第二絕緣層彼此係互相連接； 沿著半導體晶片的輪廓形成一通孔，且暴露出上方及 下方金屬圖案的其它端點； 一中間圖案沈積於通孔的内壁並導通上方及下方金屬 圖案的相對應端； 一圖案薄膜連接於對應至上方半導體晶片第一表面之 上方半導體晶片第二表面上，並導通至所謂的中間圖案且 於其上具有一球形地； 一填滿於通孔内壁之成型複合物；以及， 安裝於圖案薄膜之球形地上的銲劑球。 2. 如申請專利範圍第1項所述之晶圓級層疊封裝體， 其中圖案薄膜包括： 一具有插槽之絕緣薄膜暴露出個別的通孔； 第20頁 16 9 5 4 9 _案號 89Π1732_年月日__ 六、申請專利範圍 一金屬線佈置於絕緣薄膜内；金屬線的一端經由絕緣 薄膜而暴露出來且形成一球形地；而金屬線的其它端則經 由絕緣薄膜的兩端而暴露出來；以及 一金屬絲用來導通金屬線以及中間圖案。 3 .如申請專利範圍第1項所述之晶圓級層疊封裝體， 其成型複合物的上表面則與圖案薄膜處於同一平面上。 4. 如申請專利範圍第1項所述之晶圓級層疊封裝體， 其下方金屬圖案可以經由通孔底部而暴露出來，上方金屬 圖案的其它端則經由通孔的侧壁暴露出來。 5. 如申請專利範圍第4項所述之晶圓級層疊封裝體， 其用來暴露下方金屬圖案的其它端之插槽，形成於下方半 導體晶片之第二絕緣層内。 6. —種晶圓級層疊封裝體之製造方法，其製造步驟如 下： 於包含不只一個半導體晶片的兩個晶圓’其各自之第 一表面上鍍上第一絕緣層，且蝕刻此第一絕緣層使其暴露 出個別半導體晶片之接合墊； 一金屬層沈積於第一絕緣層上，且於此處進行圖案轉 移以產生一金屬圖案，此金屬圖案的一端連接至結合墊處 而另一端則朝著個別之半導體晶片之輪廓延伸； 鍍上第二絕緣層於個別之第一絕緣層上，對個別晶圓 進行熱壓縮以將兩晶圓個別之第一表面相互黏貼； 沿著上方晶圓之半導體晶片之輪廓形成一通孔，且經 由通孔而暴露出上方及下方金屬圖案；
    第21頁 9 5 4- y _____案號 89Π1732__年月 日_修正__ 六、申請專利範圍 一中間圖案係沈積於通孔的内壁，因此可以導通上方 晶圓的上方金屬圖案以及下方晶圓的下方金屬圖案； 連接至相對於上方晶圓的第一個面的上方晶圓第二個 面之圖案薄膜包括：一具有插槽之絕緣薄膜以暴露出通 孔； ' 金屬線於絕緣薄膜内，金屬線的一端經由絕緣薄膜 的表面而暴露出來且形成一球形地，金屬線的其它端則經 由絕緣薄膜的侧邊而暴露出來；一經由插槽處延伸之金屬 絲用來導通金屬線其它端，且經由通孔而暴露出插槽； 截斷金屬絲，被截斷的金屬部位則被接合至中間圖案 處；一成型複合物填滿通孔的内壁；且一銲劑球安裝於圖 案薄膜的球形地上；相對於通孔的外壁，而將晶圓截斷成 兩個個別的半導體晶片。 7.如申請專利範圍第6項所述之方法，於蝕刻晶圓 前，先對鍍在下方晶圓上之第二絕緣層進行蝕刻，以暴露 出下.方金屬圖案的其它端，如此一來，於形成通孔的步驟 時，下方金屬圖案的其它端可以僅藉由稍微移開上方晶圓 而經由通孔暴露出來。 8 .如申請專利範·園第6項所述之方法^其進一步包括 於連接完上方及下方晶圓後，針對上方晶圓的第二表面進 行拋光以移開一定的厚度。
    笫22 1
TW089111732A 1999-06-29 2000-06-15 Wafer level stack package and method of fabricating the same TW469549B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025215A KR100333385B1 (ko) 1999-06-29 1999-06-29 웨이퍼 레벨 스택 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
TW469549B true TW469549B (en) 2001-12-21

Family

ID=19596800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089111732A TW469549B (en) 1999-06-29 2000-06-15 Wafer level stack package and method of fabricating the same

Country Status (4)

Country Link
US (1) US6380629B1 (zh)
JP (1) JP4307691B2 (zh)
KR (1) KR100333385B1 (zh)
TW (1) TW469549B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898058B2 (en) 2001-12-31 2011-03-01 Megica Corporation Integrated chip package structure using organic substrate and method of manufacturing the same
US8492870B2 (en) 2002-01-19 2013-07-23 Megica Corporation Semiconductor package with interconnect layers
US8535976B2 (en) 2001-12-31 2013-09-17 Megica Corporation Method for fabricating chip package with die and substrate
US9030029B2 (en) 2001-12-31 2015-05-12 Qualcomm Incorporated Chip package with die and substrate

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333384B1 (ko) * 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
US6798031B2 (en) * 2001-02-28 2004-09-28 Fujitsu Limited Semiconductor device and method for making the same
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6750547B2 (en) 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
DE10221646B4 (de) * 2002-05-15 2004-08-26 Infineon Technologies Ag Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
EP1556895A4 (en) * 2002-10-08 2009-12-30 Chippac Inc SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
US6897125B2 (en) * 2003-09-17 2005-05-24 Intel Corporation Methods of forming backside connections on a wafer stack
KR100618838B1 (ko) * 2004-06-24 2006-09-01 삼성전자주식회사 상하 연결 능력을 개선할 수 있는 스택형 멀티칩 패키지
US7211510B2 (en) * 2004-09-09 2007-05-01 Advanced Bionics Corporation Stacking circuit elements
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
FR2895568B1 (fr) 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
US7875529B2 (en) * 2007-10-05 2011-01-25 Micron Technology, Inc. Semiconductor devices
US7927938B2 (en) 2007-11-19 2011-04-19 Micron Technology, Inc. Fin-JFET

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107127A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 半導体装置
US4996583A (en) 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
FR2696871B1 (fr) 1992-10-13 1994-11-18 Thomson Csf Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant.
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
US5898223A (en) * 1997-10-08 1999-04-27 Lucent Technologies Inc. Chip-on-chip IC packages
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898058B2 (en) 2001-12-31 2011-03-01 Megica Corporation Integrated chip package structure using organic substrate and method of manufacturing the same
US8471361B2 (en) 2001-12-31 2013-06-25 Megica Corporation Integrated chip package structure using organic substrate and method of manufacturing the same
US8535976B2 (en) 2001-12-31 2013-09-17 Megica Corporation Method for fabricating chip package with die and substrate
US8835221B2 (en) 2001-12-31 2014-09-16 Qualcomm Incorporated Integrated chip package structure using ceramic substrate and method of manufacturing the same
US9030029B2 (en) 2001-12-31 2015-05-12 Qualcomm Incorporated Chip package with die and substrate
US9136246B2 (en) 2001-12-31 2015-09-15 Qualcomm Incorporated Integrated chip package structure using silicon substrate and method of manufacturing the same
US8492870B2 (en) 2002-01-19 2013-07-23 Megica Corporation Semiconductor package with interconnect layers

Also Published As

Publication number Publication date
JP2001035998A (ja) 2001-02-09
KR20010004526A (ko) 2001-01-15
JP4307691B2 (ja) 2009-08-05
US6380629B1 (en) 2002-04-30
KR100333385B1 (ko) 2002-04-18

Similar Documents

Publication Publication Date Title
TW469549B (en) Wafer level stack package and method of fabricating the same
US5019943A (en) High density chip stack having a zigzag-shaped face which accommodates connections between chips
TWI231592B (en) Semiconductor device, three-dimensionally mounted semiconductor device, and method of manufacturing semiconductor device
TW398063B (en) Lead frame and its manufacturing method thereof
TWI229890B (en) Semiconductor device and method of manufacturing same
US7087514B2 (en) Substrate having built-in semiconductor apparatus and manufacturing method thereof
US8319329B2 (en) Stacked integrated circuit package having recessed sidewalls
JP3621093B2 (ja) 集積回路装置を製造するための方法及び装置
TW515058B (en) Three-dimensional chip stacking assembly
JP2809115B2 (ja) 半導体装置とその製造方法
TW535462B (en) Electric circuit device and method for making the same
JP5211396B2 (ja) ３ｄ電子モジュールを集積的に製造する方法
TWI517322B (zh) 半導體元件及其製作方法
JPH0936549A (ja) ベアチップ実装用プリント基板
JP5346044B2 (ja) 積層半導体基板およびその製造方法並びに積層チップパッケージの製造方法
JPS6355213B2 (zh)
JP2007053149A (ja) 半導体ウエハ及びその製造方法
TW201225762A (en) Package substrate having an embedded via hole medium layer and method of forming same
US6506627B1 (en) Semiconductor device, tab tape for semiconductor device, method of manufacturing the tab tape and method of manufacturing the semiconductor device
TW200403828A (en) Semiconductor device and method of manufacturing the same
US9159705B2 (en) Semiconductor chip connecting semiconductor package
KR100345166B1 (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
TW200807588A (en) Semiconductor device, built-up type semiconductor device using the same, base substrate, and manufacturing method of semiconductor device
JP2002305282A (ja) 半導体素子とその接続構造及び半導体素子を積層した半導体装置
US20210366797A1 (en) Ic packaging structure and ic packaging method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees