TW468236B - Method for manufacturing an LOCOS isolation region - Google Patents
Method for manufacturing an LOCOS isolation region Download PDFInfo
- Publication number
- TW468236B TW468236B TW087115777A TW87115777A TW468236B TW 468236 B TW468236 B TW 468236B TW 087115777 A TW087115777 A TW 087115777A TW 87115777 A TW87115777 A TW 87115777A TW 468236 B TW468236 B TW 468236B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- manufacturing
- silicon oxide
- patent application
- scope
- Prior art date
Links
Classifications
-
- H10W10/0121—
-
- H10W10/13—
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
d6 8236 五、發明說明⑴ 本發明係有關於一種半導體裝置(semiconductQii device)之隔離物的製造方法,特別是有關於一種局部發 氧化隔離物(LOCOS isolation)的製造方法β 為了改善習知利用局部碎氧化法形成之場氧化物 (field oxide)的鳥嘴現象(bird’s beak),有一種利用複 晶矽側壁物(polys i 1 icon spacer)成為緩衝層(buf fer layer)的方法被提出’例如以下第ία圖至第1E圖所示的局 部矽氧化隔離物的製造流程剖面圖。 以下’請參照第1A圖至第2 E圖,其顯示習知局部石夕氧 化隔離物的製造流程剖面圖。 首先’請參照第1A圖’在矽基底1〇之主動區域上依序 形成一第1墊氧化層12以及氮化矽層(silicon nitride 1 ayer) 14,然後,利用上述氮化矽層14當作蝕刻罩幕,施 以非等向性蝕刻部分矽基底1 〇,以形成一凹陷部(recess) 1 5 ° 接著,請參照第1B圖,施以熱氧化法,在例如存在含 氧氣體的環境下進行反應,以在凹陷部15表面形成第2墊 氧化層1 6。 其次,請參照第1C圖,在上述氮化矽層1 4的侧壁 (s i de wa 1 1)形成一跨於上述凹陷部1 5的複晶矽侧壁物 (polysilicon spacer)18。上述複晶石夕侧壁物18的形成是 利用化學氣相沈積法(chemical vapor deposition ;CVD) 形成一複晶石夕層,再進行回#刻(etching back)而得到。 然後,進行選擇性化學氣相沈積法(selectively CVD),
C:\Prograra F i1es\Patent\0548-3824-E. ptd 第 4 頁 d6 8236 五、發明說明(2) 即利用氮化矽在複晶矽層的沈積之發展成形時間 (incubation time)比墊氧化層來得短,用以在複晶矽侧 壁物18的表面形成一氮化石夕薄層2〇。此氧化;5夕薄層2〇的厚 度約為40埃。 緊接著’請參照第1 C圖以及第1 D圖,施以熱氧化法, 用以在上述氮化矽遮蔽層14旁侧與上述凹陷部15上方成長 一局部矽氧化物(隔離物)22。熱氧化時,因凹陷部會先形 成矽氧化物,而氮化矽層會先阻緩一部分之氧進入複晶矽 側壁’再將複晶矽侧壁氧化,故上述局部矽氧化物2 2會形 成較深之凹處24形狀。 然後,凊參照第1E圖,利用澄银刻法去除氣化石夕層 14 ’接著去除第1墊氧化層12,以留下局部矽氧化物22a。 雖然’上述製程可解決場氧化物的烏嘴現象,但是會 衍生新的問題。亦即欲利用選擇性化學氣相沈積法在複晶 矽側壁物18形成氮化矽薄層20,而在第2墊氧化層16表面 不形成氮化矽薄層2 0 ’較難以控制。因此,在進行熱氧化 製程以形成局部矽氧化物22的過程中,容易造成侧^物“ 之複晶石夕殘留或鳥嘴過長之問題。再者,上述氮化梦薄層 20形成於複晶矽側壁物丨8表面的構造,容易使後續形成的 局部矽氧化物22的凹處24深度過大。 有鑑於此’本發明的目的在於提供—種局部矽氧化隔 離物的製造方法’可解決習知沈積氮化矽薄層難以控制的 問題。 根據上述目的,本發明提供一種局部矽氧化(l〇c〇s)
d 6 Β23β 五、發明說明(3) 隔離物的製造方法,包括下列步驟:(a)在矽基底之主動 區域上形成一遮蔽層;(b)利用該遮蔽層當作蝕刻罩幕, 施以非等向性钱刻部分該發基底’以形成 凹陷部;(c) 全面性沈積一氮化物薄層;(d)在上述氮化物薄層上方沈 積一複晶石夕層,(e)回钱刻上述複晶梦層與該氣化物薄 層,以露出上述遮蔽層的表面,而形成一跨於上述凹陷部 以及上述遮蔽層的侧壁物;(f)施以熱氧化法用以在該遮 蔽層旁侧與該凹陷部上方成長一局部矽氧化隔離物。 以下配合圖式以及較佳實施例以詳細說明本發明技 術。 圖式簡單說明 第1A圖至第1E圖習知製造局部石夕氧化隔離物的流程剖 面圖。 第2A圖至第2G圖為本發明較佳實施例製造局部矽氧化 隔離物的流程剖面圖。 符號之說明 I 0 矽基底 112〜第1塾氧化層; II 4〜氮化矽遮蔽層; 116〜第2墊氧化層; 11 7〜氮化物薄層 11 8〜複晶矽層; 122,122a~局部碎氧化隔離物; 較佳實施例
C:\Program Files\Patent\0548-3824-E.ptd第 Θ 頁
46823B 五、發明說明(4) 以下,請參照第2A圖至第2G圖,其為本發明較佳實施 例製造局部矽氧化隔離物的流程剖面圖。 首先’請參照第2A圖,在石夕基底1〇〇之主動區域上依 序地形成一第1墊氧化層112以及氮化矽構咸之遮蔽層 114 ’上述第1塾氧化層112的厚度約為16〇埃,而氮化矽遮 蔽層11 4的厚度大約介於丨2〇 〇〜丨8 〇 〇埃之間。然後,利用上 述氮化矽遮蔽層11 4當作蝕刻罩幕,施以非等向性蝕刻部 分矽基底100,以形成一深度介於300~700埃之間的凹陷部 115 ° 接著’ s青參照第2 B圖,施以熱氧化法,在例如存在含 氧氣體的環境下進行反應,以在凹陷部115表面形成厚度 约為100埃的第2墊氧化層116。 其次’請參照第2 C圖,利用化學氣相沈積法進行氮化 物薄層117的沈積,上述氮化物薄層例如為厚度介於 50~100埃之間氮化矽薄層或氮氧矽化物(si lic〇n oxynitride)薄層 〇 然後,請參照第2D圖,利用化學氣相沈積法在上述氮 化物薄層117的上方形成一複晶矽層U8。 其次’請參照第2 D圖以及第2 E圖,施以非等向性蚀刻 法以回蝕刻(e t c h i ng ba ck)上述複晶矽118以及氮化物薄 層117 ’以形成一跨於上述凹陷部115及氮化矽遮蔽層114 的侧壁物SC。 之後’請參照第2 F圖,施以熱氧化法,用以在上述氣 化矽遮蔽層114旁侧與上述凹陷部115上方成長一局部梦氧
C:\ProgramFiles\Patent\0548-3824-E.ptd第 7 頁 46 0236 五、發明說明(5) 化隔離物1 22 (場氧化物)。上述局部矽氧化物丨2 2例如在存 在氧氣與水的環境下進行熱製程而得到。上述局部矽氧化 隔離物122的表面凹處26深度可大幅減少。 最後,請參照第2G圖,去除上述氮化矽遮蔽層丨14, 以露出用以當作隔離元件的局部矽氧化隔離物122a,上述 去除步驟例如利用熱磷酸溶液以完成。接著,去除氫氟酸 類姓刻液去除第1塾氧化層1 1 2。 後續可視需要進行局部矽氧化隔物122a表面平坦化製 程(圖未顯示)’例如利用溼蝕刻或化學機械研磨法以進 行。 發明特徵及效果 本發明之特徵如第2C圖以及第2D圖所示的步驟,亦 即,在沈積複晶矽層11 8之前,先沈積一氮化物薄層〗丨7, 以形成如第2E圖所示具有密封式(seaied)氮化物薄層的 壁物SC q 藉由上述側壁物SC的構造,使後續形成的局部矽氧化 隔離物122的表面凹處26深度不致過大。 另外,在進行熱氧化製程中,不會殘留側壁物sc之t 的複晶矽層’且可減少鳥嘴現象之形成。 而且’可解決習知難以控制氮化碎薄層沈積的問題。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此項技藝者,在不脫離本發明之精 神和範圍内,當可作更動與潤飾,因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。
C:\PrograniFiles\Patent\0548-3824-E.ptti第 8 頁
Claims (1)
- 46 Β23β λ申請專利範圍 1. 一種局部矽氧化(LOCOS)隔離物的製造方法,包括 下列步驟: (a)在石夕基底之主動區域上形成一遮蔽層; (b )利用該遮蔽層當作银刻罩幕’施以非等向性餘刻 部分該石夕基底,以形成一凹陷部; (c )全面性沈積一氮化物薄層; (d)在上述氮化物薄層上方沈積一複晶石夕層; (e )回蝕刻上述複晶矽層與該氮化物薄層,以露出上 述遮蔽層的表面’而形成一跨於上述凹陷部以及上述遮蔽 層的側壁物; (f )施以熱氧化法用以在該遮蔽層旁側與該凹陷部上 方成長一局部矽氧化隔離物。 2.如申請專利範圍第1項所述之局部矽氧化隔離物的 製造方法,其中該遮蔽層係一氮化矽層。 3·如申請專利範圍第2項所述之局部矽氧化隔離物的 製造方法’其中該氮化矽層的厚度介於12〇〇〜18〇〇埃之 間。 4·如申請專利範圍第1項所述之局部矽氧化隔離物的 製造方法’其中該氮化物薄層係氮化矽層。 ,5.如申請專利範圍第1項所述之局部矽氧化隔離物的 製造方法’其中該氮化物薄層係氮氧矽化物層。 ,6.如申請專利範圍第1項所述之局部矽氧化隔離物的 製造方法,其中步驟(c)該氮化物薄層的厚度介於5〇〜1〇〇 埃之間。468236 六、申請專利範圍 7. 如申請專利範圍第1項所述之局部矽氧化隔離物的 製造方法,其中步驟(b)該凹陷部的深度介於3 00〜700埃之 間。 8. 如申請專利範圍第1項所述之局部矽氧化隔離物的 製造方法,其中步驟(d)該複晶矽層的厚度介於600〜800埃 之間。C:\Program Files\Patent\0548-3824-E.p1;d第 10 頁
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087115777A TW468236B (en) | 1998-09-22 | 1998-09-22 | Method for manufacturing an LOCOS isolation region |
| US09/227,092 US6225186B1 (en) | 1998-09-22 | 1999-01-05 | Method for fabricating LOCOS isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087115777A TW468236B (en) | 1998-09-22 | 1998-09-22 | Method for manufacturing an LOCOS isolation region |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW468236B true TW468236B (en) | 2001-12-11 |
Family
ID=21631441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087115777A TW468236B (en) | 1998-09-22 | 1998-09-22 | Method for manufacturing an LOCOS isolation region |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6225186B1 (zh) |
| TW (1) | TW468236B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3331910B2 (ja) * | 1997-06-20 | 2002-10-07 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| CN102931125A (zh) * | 2011-08-10 | 2013-02-13 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835115A (en) * | 1987-12-07 | 1989-05-30 | Texas Instruments Incorporated | Method for forming oxide-capped trench isolation |
| US4897364A (en) * | 1989-02-27 | 1990-01-30 | Motorola, Inc. | Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer |
| US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
| US5459083A (en) * | 1993-03-01 | 1995-10-17 | Motorola, Inc. | Method for making BIMOS device having a bipolar transistor and a MOS triggering transistor |
| US5399515A (en) * | 1993-07-12 | 1995-03-21 | Motorola, Inc. | Method of fabricating a silicon carbide vertical MOSFET and device |
-
1998
- 1998-09-22 TW TW087115777A patent/TW468236B/zh not_active IP Right Cessation
-
1999
- 1999-01-05 US US09/227,092 patent/US6225186B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6225186B1 (en) | 2001-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3382143B2 (ja) | シリコン基板に分離領域を形成する方法および分離領域の構造 | |
| TW554469B (en) | Process for fabricating sharp corner-free shallow trench isolation structure | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JPH09172166A (ja) | 半導体集積回路の形成方法 | |
| TW468236B (en) | Method for manufacturing an LOCOS isolation region | |
| US6551925B2 (en) | Method of forming a trench isolation structure resistant to hot phosphoric acid by extending trench liner to shoulder portions | |
| JP2001351865A (ja) | 半導体装置の製造方法 | |
| JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| TW533473B (en) | Manufacturing method of shallow trench isolation | |
| US6153482A (en) | Method for fabricating LOCOS isolation having a planar surface which includes having the polish stop layer at a lower level than the LOCOS formation | |
| JP2000306989A (ja) | 半導体装置の製造方法 | |
| JPH07302791A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JP2558289B2 (ja) | 変質層の形成方法 | |
| JPH06224187A (ja) | Locos酸化膜の形成方法 | |
| JPH0258778B2 (zh) | ||
| JPH11297813A (ja) | 半導体装置及びその製造方法 | |
| CN116387244A (zh) | 适于SiC功率器件的自对准工艺 | |
| KR960010461B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR0168165B1 (ko) | 피비엘 구조 및 그 제조방법 | |
| KR100310463B1 (ko) | 반도체소자의소자분리막형성방법 | |
| JPH1126572A (ja) | 半導体装置の製造方法 | |
| US6780774B2 (en) | Method of semiconductor device isolation | |
| KR100205325B1 (ko) | 반도체 소자 격리 제조방법 | |
| JPH1197521A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |