TW463244B - Improving device performance by employing an improved method for forming halo implants - Google Patents

Improving device performance by employing an improved method for forming halo implants Download PDF

Info

Publication number
TW463244B
TW463244B TW089112084A TW89112084A TW463244B TW 463244 B TW463244 B TW 463244B TW 089112084 A TW089112084 A TW 089112084A TW 89112084 A TW89112084 A TW 89112084A TW 463244 B TW463244 B TW 463244B
Authority
TW
Taiwan
Prior art keywords
dopant
degrees
angle
gate
semiconductor device
Prior art date
Application number
TW089112084A
Other languages
English (en)
Inventor
Rajesh Rengarajan
Original Assignee
Infineon Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW463244B publication Critical patent/TW463244B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

經濟部智慧財產局員工消費合作社印製 463244 A7 _B7_ - - 五、發明說明（) 技術領诚 本發明係關於半導體的製造，尤其是改良半導體裝置 之暈圈布植，以改菩性能之方法。 相Μ枋衡說明 半導體裝置包含與基板積體形成之電晶體。因為基板 係由許多電晶體所共用，且用於相同的電晶體組件，所 以會發生漏電流的情形。 參考第1圖，其圖示一半導體裝置的橫截面圖。半導 體裝置10包含基板12,其宜為一種少量摻雜的單晶材料 ，如矽。如習知技術之技巧的步驟，在基板12上形成一 堆叠閘極14。堆蠱閘極14包含一甲極氧化物16和一用作 閘極導體18之導電材料。堆叠閘極14也可包含其他層， 如矽化物或其他更高導電率的材料。堆叠閘極14宜用氮 化物帽層20和氮化物間隔層22保護，使其於布植。在堆 叠閘極14相對側的基板12之中形成擴散區。藉由用摻雜 物轟擊基板12,將摻雜物植入這些區域。在堆叠閘極14 之下，希望要有葷圈摻雜物滲入。此可以藉由允許摻雑 物以約10-30度的角度撞擊表面24而達成。此可Μ允許 摻雜物滲到堆叠閘極14之下。 如上所述，因為在閘極兩側的摻雜物區非常接近，所 Μ在基板12上形成電晶體的源極和汲極之前，要先紈行 萤圈布植。參考第2圖，其圖示一埸效電晶體32。電晶 體32包含在2個擴散區之間之堆叠閘極14。該擴散區僳 -3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---I .1 ί I { I--- ---II---^ . I I — — — — — — , (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6 3 2 4 4 A7 B7 -~- 五、發明說明（） 由上述之摻雜物布植而形成的。擴散區包含一源槿34和 一汲極36。在形成源極34和汲極36之前，要先形成暈圈 布植38, Μ減少源極34和汲極36的漏電流。暈圈布植38 之導電性相反於湄極34和汲槿36的導電性。 參考第3圖，其圖示一半導體晶圓40。晶圓40包含許 多形成在其上之晶片42。晶圓40包含一用Μ提供半導體 製程參考點之凹口 44。線46係提供用以表示相對於凹口 44 之角度。這些角度包含0° , 90° , 180°和270° 。在 第3圖中有指出细部4 。细部4放大在第4圖和第5圖 ,且圔示說明沿著晶片42之閘極導體18的方向。 如第4圖所示，閘極導體18係平行凹口 44之方向排列 (凹口方向如第4圖所示）。對於傳統的隹圈布植製程 而言，布植係直接以一個角度（即，相對於晶圓40之表 面的法線10° -30° )布植在閛極導體18之下。為了在 閘極下得到暈圈，布植工具要對準或直接垂直閘極導體 18的方向（即，沿著270°方向和90°方向）。此外， 此角度也是垂直基板的表面（如第1圖所示）。此意味 著晶圓40 (第3圖）在製程腔體中被旋轉到這些位置， 以提供在閘極導體18下的布植。在此情形下，可將接雜 物布植在部分的閘極導體18之下。 如第5圖所示，閘極導體18之方向係垂直凹口 44 (凹 口方向如第5 所示）。因為Η 口 44係被用Μ指示製程 的方向，所Μ示於第4画和第5圖之垂直和平行的方向 表示閘極導體18非常希望的排列。因為第5圖的閘極導 -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ί請先閱讀背面之注意事項再填寫本頁) 裝--------訂-I!-----線. 經濟部智慧財產局員工消費合作社印製 463244 A7 B7 - 五、發明說明（） 體被旋轉90° ,所Μ目前的布植工具係對準在（Γ和U0 的方向。 參考第6圖，其圃示具有源極34和汲極36形成在其中 之閘極導體18的上視圖。箭顗Α僅表示當作一個參考， Μ說明暈圈布植38 (第2 _)的布植方向。在傳統的裝 置中，源極3 4和汲極36之里圈為約3D之濃度的反向摻雜 ，其中D為暈圈劑量，其介於約1X10 12到約1Χ1013原 子/cm2之間。在閛極導體18之下，約為D之濃度係被 提供在區域50和52之中。瑄些相當高的摻雜澴度會引起 很高的漏電流。 在閘極導體下的摻雜濃度（D)並不適當。因為暈圈布 植38在閘極導體18之下延伸的並不夠遠，所K沒有經歷 性能退化，並不能支持較高的摻雜濃度（源搔/汲極摻 雑物）。例如，電晶體的定點臨限電壓會增加，且/或 接面電容（在源極34和汲極36之間）會增加。 因此，需要有一種在閘極之下布植較高Φ圈劑量，而 不會退化性能之方法。而且還需要有一種形成霣圈布植 之方法，其中其提供減少的接面電容和減少的定點臨限 電壓，Μ改善半導體裝置之性能。 發明總沭 根據本發明，一種形成半導體裝置之暈圈布植的方法 ,其步驟包含提供一有堆疊閘極形成在其上之基板。該 堆叠閘極包含一閘極導體。該堆叠閘極在基板的表面之 上.以第一方向延伸一距離。在相對於基板表面之法線 -5 一 本紙張尺度適用尹國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ------ - 訂---------- 經濟部智慧財產局員工消費合作社印製 463244 A7 B7 - 五、發明說明（） 的銳角，提供第一導電性和劑量之摻雜物。將該接雜物 偏向在相對於第一方向之介於約30度到約60度之間的角 度，使得摻雑物被植入在閘極導體之下，以形成防止半 導體装置漏電流之章圈布植。 此外，根據本發明.另一種形成半導體裝置之暈圈布 植的方法，其步驟包含提供一有堆叠閘極形成在其上之 基板。該堆叠閘極包含一閘極導體。該堆叠閘極在基板 的表面，以第一方向延伸一距離，在相對於基板表面之 法線的銳角，提供第一専電性和劑量之摻雑物。將該摻 雜物偏向在相對於第一方向之介於約30度到約60度之間 的角度，使得摻雜物被植人在閘極導體之下，μ形成m 圈布植，在該暈圈布植之上，植入第二導電型摻雜物. Μ形成半導體裝置之源極和汲極區，該暈圈布植可K防 止源極和汲極區有漏電流，及在閘極導髏之下，提供部 分的第二導電型摻雑物，使半導體裝置在操作時，可Μ 樓定臨限電壓。 遇有另外一種形成半導體裝置之輦圈布植的方法，其 步驟包含提供一有堆叠閘極形成在其上之基板。該堆叠 閘槿之排列大致上彼此相互平行，且在基板的表面之上 ,Μ第一方向延伸一距離，各堆叠閘極包含一閘極導體 〇 S由使用第一導電性和劑量之摻雜物，以相對 於基板表面之法線的銳角II擊基板，而將摻雜物植入基 板之中，而且將摻雜物偏向在大致相對於第一方向約45 度角，使得該接雜物植人在閘極導體之下，Μ形成翬圈 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ------——訂-----J --- 經濟部智慧財產局員工消費合作社印製 46324 4 A7 _B7__ 五、發明說明（） 布植。該暈圈布植在堆叠閘極之下有部分的横向延伸。 在場效電晶體操作時，該暈圈布植可以防止源極和汲極 區有漏電流。該方法之步驟也還包含在該章圈布植之上 ,植入第二導電型摻雑物，Μ形成場效電晶體之源極和 汲極區，及在閘極導體之下，提供部分的第二導電型摻 雜物，使半導體裝置在操作時，可Μ穩定臨限電壓。 在另一方法中，銳角可介於約1 0度到約3 0度之間。最 圈布植在堆叠閘極之下，可横向延伸約50ηιη到約150na 之間。將摻雜物偏向之步驟，可包含將摻雜物偏向在相 對於第一位置之第一方向，介於約30度到約60度之間的 角度，將半導體裝置旋轉到第二位置，及將摻雜物偏向 在相對於第二位置之第一方向，介於約30度到約60度之 間的角度。該方法之步驟堪包含將半導體裝置旋轉到第 三位置，將摻雜物偏向在相對於第三位置之第一方向， 介於约30度到約60度之間的角度，其中宜為約45度角， 將半導體裝置旋轉到第四位置，反將摻雜物偏向在相對 於第四位置之第一方向，介於約30度到約60度之間的角 度，其中宜為約45度角。該將摻雜物偏向之步驟，包含 在閘極導體之下，提供約1.5D到約2.5D的劑量，其中D 為介於約1 X 1 0 12到約1 X 1 0 13原子/ c πι 2之間的劑虽。 其堪包含在隹圈布植上形成源極和汲極之步驟，源極和 汲極包含具有第二導電型之摻雜物，且包含約1.5D到約 2.5D的劑量，其中D為介於約lx 1012到約lx 10 13原子 /ctB2之間的劑量。 -7- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 ----訂---------線- 4 6324 4 A7 B7 五、發明說明（ 經濟部智慧財產局員Η消費合作社印製 清 後截導 示示向 體的植 之且之 更於 橫半圚標方導 物布區 ，向 會例 置 圖 其向體 極 雜 物 極 上；方 將施 裝 1 ，方等 閘 摻 雜 汲 其圖體 * 。 實 體 第 圖植極 / 之 摻 和 在視導 例點 選 専 之 視布閘 極 下 之 極 列上極 施優 優 半 區 上物 / 閘 之 圈 源 排的閘 實和 明 的 掻 的雜極 叠 體 暈 之 片囿\ 之激 說 植 汲 圓摻閘 堆 専 成 圈 晶晶極 明特 细 布 和 晶有«I 極 肜 暈 多體閘 說- 詳 物 極 體具堆 另.，閘 Μ 成·，許専 β 细的 ， 雜 源 導其示 示画在 用 形圖有半堆 詳目 式 摻 成 半且圖.，圖大示 示 示面示之示 而的 圖 之 形 之 ，，_,放圖 匾·，圖截圖示圖 式他 面 藝 藝 藝片藝大藝 4, ，圖，横-標， 匾其 下 技 技.，技晶技放技部明 明面明的明向明 Rl和 考 知 知圖知之知 4 知细發 發截發置發方發 相些 參 習 習面習上習部習的本.，本横本裝本植本 考這1會 據 據截據其據细據圖據圖據置據體據布據 參的 1 將 根 根横根在根的根 3 根視根裝根導根物根 面明LJI明：為 為的為列為圖為第為上為體為半為雜為 下發 1 發中1 ; 2 置 3 排 435 之 6 體 7 導 8 匾 9 摻10 由本& 本其第圖第裝第多第第第向第晶第半第 7 第有第 楚 , 面體許 之方電 的第具 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4 6324 4 A7 B7 - ' 五、發明說明（） 第9圖的细部10放大匾； 第11為根據本發明，圖示另一堆叠閘極/閛極導體方 向之第9圖的细部10放大匾； 第12為根據本發明，圖示在閘槿導體之下，具有章圈 布植和擴散區摻雑物之電晶體的上視圖； 第13圖為藉由傳統方法所形成之電晶體一和根據本發 明而形成之電晶體，其臨限電壓（Vt)對閘極長度（L)之 電晶體能性圈；及 第14圖為藉由傳統方法所形成之在閘槿下有第一摻雜 物準位的電晶體，和根據本發明而形成之在閘極下有第 二摻雜物準位的電晶體，其臨限電壓（Vt)對閘極長度（L) 之電晶體性能圖。 慊撰首施例詳诚 本發明係要提供一種可以改善裝置能性的改良暈圈布 植方法。藉由Μ —對於閘極導體之角度，對準摻雜物布 植束，可以提供一a—步延伸在閘極導體下之暈圈布植 。在此情形下，在閘極導體之下，可Μ持績有較高的 (源極和汲極）摻雜濃度。此在閘極導體之下的較高摻 雜澹度可Μ改善操作性能，其中包含漏電流，其為暈圈 布植所提供的優點。此外，因為有較高的摻雜濃度提供 在閘極専體之下，所Μ電晶體裝置的源極和汲極可包含 較低的摻雜濃度。下面將更詳细的說明。 現在詳细參考第7 其圖示半導體裝置100之横截 面圖，其中，在所有的幾個匾中，相似的參考數字表示 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---—II--II - J ---1-- - II — - If— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 463244 A7 _B7__ 五、發明說明（） 相似或相同的組件。半導體裝置100包含宜為輕摻雜單 晶材料，如矽之基板102 。堆疊閘極104係形成在基板 102上。堆II閘極104宜包含一閘極介電質106 ,如氧 化物，和用作閘極導體108之導電材料，如多晶矽，且 宜為摻雜多晶矽。堆叠閘極104也可包含其他層，如矽 化鎢等矽化物，或其他較高的導電材料，用Μ改善閘極 導體108之導電性。堆叠閘極104宜用帽層或保護蓋120 保護，而免於受到布植。帽層120宜由氮化物形成。 根據本發明，要實行一暈圈布植。此製程包含離子布 植具有相對導電性之章圈摻雜物，其將布植源槿和汲極 區，如第8圖所示。翬圈布植可允許摻雜物，Μ介於約 10到30度之角度Β ,撞擊基板102之表面124而完成。 該摻雜物係由摻雜源（未圖示）對準。此布植允許摻雜 物滲人到堆叠閘極104之下。本發明能夠比傳統的方法 ，更能横向延伸在堆疊閘極104下之章圈布植摻雜物。 此可藉由將摻雜源，Μ除了垂直閘極導體108媒Μ外之 角度對準而完成，此將說明於後。 參考第8圖，翬圈布植區112係利用暈圈布植製程形 成。葷圈布植區112係在堆叠閘極104之下延伸。擴散 區110係形成在位於堆壘閘極104相對側的基板102之 中。用導電性相對於翬圈摻雜物導電性之摻雜物，蠹擊 基板102 ,而將摻雜物布植在這些區域之中。例如，若 擴散區摻雜物為η型，則里圈摻雜物為Ρ型，反之亦然。 本發明希望有擴散區摻雜物滲入到堆*閘極104之下。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------- I-----!,訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 463244 A7 B7 - 五、發明說明（） 根據本發明，因為輋圈布植區112在堆叠閘極104之下 進一步延伸，所以在此區中，擴散區接雜物可以持績有 較高的摻雜濃度。擴散區110之離子布植宜被調整，以 在堆叠閘極104之下提供一增加的摻雜物準位。場效電 晶體132包含位在兩擴散區110之間之堆*閘極104 。 利用摻雜物布植所形成之擴散區110 ,包含電晶體132 之湄極134和汲極136 。 參考第9 其圖示含有許多晶片142形成在其上之 半導體晶圓140 。晶圓140包含用Μ在半導體製程提供 參考之凹口 144 。被提供之線146係表示相對於閘極導 體108之角度C (參見第10圖和第11圖），其中宜相對 於凹口 144偏向。根據本發明，這些角度C宜相對於線 1 4 5介於5 °到約8 5 °之間，但相對於線1 4 5介於3 0 ° 到約60°較佳。線145之偏向宜大致上不是平行，就是 垂直閘極導體108 (參見第10圖和第11圖）。第9圖說 明本發明之優選實施例，其中線146包含相對於凹口 144 之45° , 135° , 225°和315° 。暈圈摻雜源（未圖示） 沿著這些角對準，Μ形成翬圈布植區112 。例如，晶圓 140依箭顗"Ε”之方向旋轉，沿著146其中之一方向， 轟擊晶圓1 4 0而植入鞏圈摻雜物。然後再依箭頭” Ε ”之 方向旋轉晶圓140 ,直到下一次線146與摻雑源之摻雑 方向排成一列。開始設定布植的時間，然後將晶圓1 40 旋轉到下一條線146 ,等等。此可Μ在由線146所示之 一，二或所有的四個方向實行。明顯地，藉由採用相對 -11 - 本紙張尺度適用中國國家標準（CNS>A4規格（210^ 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂--------- 經濟部智慧財產局員工消費合作杜印製 463244 A7 B7 Γ〇 五、發明說明（） 於矂145和閘極導體108之角度C的布植方向，布植鞏 圈布植區112 (第10匾和第11圈），本發明提供一棰在 閘極導體108之下，此習知技藝有多延伸之鞏圈布植。 例如，暈圈布植區112延伸一距離d ,如第8圖所示。 距離d係約介於50ηιβ到150ηπι之間，其比習知技藝之Φ 圈布植更明顯。细部10則示於第10圖和第11圖。 如第10圖所示，閛極導體108平行凹口 144之方向排 列，如圖示之方向。對於本發明之暈圈布植製程而言， 布植之偏向為角度Β (即，如第7圖所示，相對於晶圓 140表面之法線10° -30° ),將里圈摻雜物布植在閘 極導體108之下。有利地，為了要在閘極導體108之下 得到布植，將布植源對準角度C ,宜為45° ,閘極導體 108之方向。在製程腔體中，旋轉晶圓140到這些位置 ,Κ提供在閘極導體108之下的布植。 如第11圖所示，閛極導體108被偏向垂直於圖示表示 方商之凹口 144 。示於第10圖和第11圖之垂直和平行方 向，表示非常希望閘極導體108的排列，因為使用凹口 144表示半導體裝置100 (即在晶片142之上）之製程 的方向。雖然設計在示於第11圖中的閘極導體，係相對 於第10圖之設計旋轉90° ,但是布植工具仍然Μ大約 45°角度準閘極導體108 。 參考第匾，其圖示有源極134和汲極136形成在其 中之閘極導體108的上視匾。箭頭F只是當作參考，Μ 說明隼圈布植區112的布植方向。根據本發明，因為在 -1 2 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------- ( --------訂 --------- (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 463244 A7 _B7_ 五、發明說明（） 閘搔導體108之下的摻雑澹度增加，所Μ在源極134和 汲極136中之章圈布植的摻雜濃度會減少，但不會在性 能上讓步。在優選實施例中，在源極134和汲極區136 中之晕圈布植澹度係約在1 . 5 D到2 . 5 D之間，其中D為介 於約1 X 1 0 12到約1 X 1 0 13原子/ c m 2之間的劑量。有利 地，由於該改善的輋圈布植區112 ,所Μ宜在閘極導體 108之下的區域150和152中，提供澹度約為1.5D到 2. 5D之擴散區110摻雜物。 亦習知技藝相較，減少源極134和汲極136中葷圈布 植的摻雜濃度，會形成較低的接面電容，因此可Μ改善 裝置性能。雖然其他的濃度也可以，但是為了防止漏電 流，暈圈布植區112之濃度約在1.5D到4D之間。 藉由減少源極和汲極區中晕圈布植的濃度，就可藉由 本發明達到降低接面漏電流和減少接面電容。由於在閘 極導體之下的葷圈濃度增加，所裝置性能會因定點臨限 電壓的改菩而完成。 參考第13圖，其圖示臨限電壓對閘極導體長度（L)之 關係圖。曲線3 0 0表示根據習知技藝之電晶體的臨限電 壓。曲線300表示使用傳統技術之暈圈布植的實例。曲 線302表示根據本發明之翬圈布植，而形成的電晶體裝 置之臨限電壓。本發明希望得到固定的臨限電壓曲線。 藉由提供一改良的晕圈布植，就可Μ改善裝置性能。如 曲線3 0 2 ,其表示本發明顯著改菩定點臨限電壓。 參考第14圖，其圖示臨限電壓對閘極等體長度（L)之 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------. - -------訂-- ------- (請先閱讀背面之注意事項再填寫本頁) 4 6 324 4 A7 經濟部智慧財產局員工消費合作社印製 電供成形雜 由高， 改限悉特之求書 限提形而摻2έ藉較 2 明偈熟之圍要證 臨下而植之a2。有40説非由明範殊利 的之明布童/C線下線 ，而藉發利特專 體體發圈_子曲之曲 法，可本專之到 晶導本晕2D原壓體如 方明，將請法受 電極據良約13電導。 良說例，申利能 之閘根改供10限極能 改以化白附專圍 Μ 在示之提X臨閘性。之用變明所應範 技-表用壓 W 的在置善植是和該明 Β 利 知術 2 摆電 π 定以裝改布只例應發明專 TJ 習技 4 所限-Ι2固可善的圈其正，本發請 置 層 據統線明臨 ϋ 到就改著翬ί 修此在本申 裝 極體帽 根傳曲發點 1 得，以潁成例之因可，之 體 閜導物 示用。本定IX望植可有形施明。其此錄 導板昼極化 表使例由其约 # 布此壓用實發成，因附 半基堆閘氮 ϋ 示案藉，於明圈因電採選本完變。望 )40表的 。置介發輋 ，限由優 ，士 改中希 線 D 物置裝為本的物臨藉之意人作之 ， ( 曲40雜裝體 D β良雜點已能注之稍神明 明 明 。線摻體晶中量改摻定明性，術例精説。說 說 圖曲量晶電其劑一的示發置} 技施和細護之 明 僳。劑電的 ，的供度表本裝此述實圍詳保號1012141820 發 關壓 D 之成物間提濃其 善於上殊範而之符 五 (諳先閲讀背面之注意♦項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 463244 A7 _B7
Ti 五、發明說明（） 22 氮 化 物 間 隔 層 32 場 效 應 電 晶 體 3 4 源 極 3 6 汲 極 38 畢 圈 佈 植 4 0 晶 圓 42 晶 Η 4 4 凹 □ 5 0,52 區 域 100 半 導 體 裝 置 10 2 基 板 1 04 堆 叠 閘 極 10 6 閛 極 介 電 質 1 08 閘 極 導 體 1 1 0 擴 散 區 1 1 2 晕 圈 佈 植 區 12 0 帽 層 12 4 表 面 4,10 細 部 1 4 表 面 4 6 線 i 32 電 晶 體 1 34 ' 源 搔 13 6 汲 極 _ 15 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 463244 14五、發明說明（） 1 4 0 晶 圓 14 2 晶 片 14 4 凹 口 14 5 線 14 6 線 150 區 域 15 2 區 域 30 0 曲 線 30 2 曲 線 4 0 0 曲 線 40 2 曲 線 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製

Claims (1)

  1. ABCD 46324 4 六、申請專利範圍 1. 一種形成半導體裝置之晕圈布植的方法，其步嫌包含： 提供一具有堆叠閘極形成在其上之’基板，該堆叠閘 極包含閛極導體，該堆叠閘極在基板表面上的第一方 向延伸一假距離； 在相對於基板表面之法線的銳角，提供第一導電性 和劑量之摻雜物；及 將該摻雜物偏向在相對於第一方向，介於約30度到 60度之間的角度，使得該摻雜物布椬在閘極導體之下 ,以形成可Μ防止半導體裝置漏電流之暈圈布植。 2. 如申請專利範圍第1項之方法，其中該銳角係介於約 1 0度到約3 0度之間。 3. 如申請專利範圍第1項之方法，其中該暈圈布植在該 堆叠閘極之下，横商延伸約5 0 η Β到約1 5 0 η β。 4. 如申請專利範圍第1項之方法，其中將該摻雜物偏向 之步驟，包含： 將該摻雜物偏向在相對於第一位置之第一方向，介 於約30度到60度之間的角度； 將該半導體裝置旋轉到第二位置；及 將該摻雜物偏向在相對於第二位置之第一方向，介 於約30度到60度之間的角度。 5. 如申請專利範園第4項之方法，其步驟想包含： 將該半導體裝置旋轉到第三位置； 將該摻雜物偏向在相對於第三位置之第一方向，介 於約30度到60度之間的角度； -17- 本紙張尺度適用中國國家標準（CNS)A.l規格（210 X 297公釐） -----.--- ------' — Ϊ-----訂------I--線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制取 463244 A8 B8 C8 D8 六、申請專利範圍 將該半導體裝置旋轉到第四位置； (請先閱讀背面之注意事項再填寫本頁) 將該摻雜物偏向在相對於第四位置之第一方向，介 於約3 0度到6 0度之間的角度。 6. 如申請專利範圍第1項之方法，其步驟堪包含： 在該章圈布植之上，形成源極和汲極，該源極和汲 掻包含具有第二導電性之摻雜物，旦其劑量約在1.5D 到2 . 5 D之間，其中D為介於約1 X 1 Ο ί2到約1 X 1 0 13原 子/cm 2之間的劑量。 7. 如申請專利範圍第1項之方法，其中將該摻雜物偏向 之步驟，包含： 提供約1.5D到2.5D之間的劑量給該Φ圈布植，其中 D為介於約1 X 1 0 12到約1 X 1 0 13原子/ c m 2之間的劑 量0 8. —種形成半導體裝置之葷圈布植的方法，其步睇包含： 提供一具有堆叠閘極形成在其上之基板，該堆《閘 極包含閘極導體，該堆叠閘極在基板表面上的第一方 向延伸一個距離； 經濟部智慧財產局員工消費合作社印製 在相對於基板表面之法線的銳角，提供第一導電性 和劑量之摻雜物； 將該摻雜物偏向在相對於第一方向，介於約30度到 60度之間的角度，使得該摻雜物布植在閘極導體之下 ,K形成«圈布植； 在該章圈布植之上，布植第二導電型之摻雜物，Μ 形成半導體裝置之源極和汲極區，該輦圈布植係要防 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 6324 4 儲 C8 D8 t、申請專利範圍 雜 摻。 之壓 型電 OR 質 op 導臨 二的 第置 分裝 及部體 ;一 導 流供半 電提之 漏 ，間 的下期 區之作 極體操 汲導在 和極定 極閘穩 源該 Μ 該在 ’ 止物 約 於 介 係 角 銳 該 中 其 法 方 之 項 8 0 第間 圍之 範度 利30 專約 請到 申 度 如10 法5C 方約 之伸 項延 8 向 第横 圍 ， 範下 利之 專極 請閘 申II 如堆 ‘ 該 法 方 之 項 8 第 圍 ： 範含 利包 專 , 請驟 申步 如之 • 向 在 偏 植 物 布。雜 圈fB°摻 φοη該 該15將 中約中 其到其 介 向 方- 第 之 置 位 第 於度 對角 相的 在間 向之 偏度 物60 隹 轉至 摻度 該30 將約 於 介 向 方1 第 及之 ; 置 置位 位 二 二第 。 第於度 到對角 轉相的 旋在間 置向之 裝偏度 體物60 導雜到 半摻度 該該30 將將約 於 含 包0 驟 步 其 ,置 法位 方三 之第 項到 11轉 第旋 圍置 範装 利體 專導 請半 申該 如將 介 向 方1 第 之 置 位 三 第 ·’ 於度 對角 相的 在間 向之 偏度 物60 I -U 翎 至 接度 該30 將約 於 (請先閲讀背面之ii意事項再填寫本頁) A. 訂·. .線- 經濟部智慧財產局員工消費合作杜印製 介 向 方- 第 之 ; 置 置位 位四 四第 第於 到對 轉相 旋在 置向 裝偏 體物 導雜 半摻 該該 將將 第 分 β, 咅1 供 提 中 其 法 〇 方 度之 角項 的 8 間第 之圍 度範 Λν rtj 6 利 到專 度請 3 申 約如 於 . 間 / 之子 D 5D原 2.13 HJ ο Ϊ -—_ D 5 X * 11 U約 0 ^ 12 提 ο 1 11 含 X 包 1 ! 約 驟於 步介 之為 物 D 雜中 摻其 型 ， 電量 導劑 1 的 本紙張尺度適用中國國家標準（CNS)A.l規格mo X 297公釐） 經濟部智慧財彦局員工消費合作社印製 4 6 324 4 帶 C8 D8 六、申請專利範圍 cm 2之間的劑量。 14. 如申請專利範圍第8項之方法，其中在該翬圈布植 之上，布植第二導電型摻雜物，K形成半導體裝置源 極和汲槿區之步驟，包含： 形成具有摻雜物劑量約在1.5D到2.5D之間的源極和 汲極區，其中D為介於約1 X 1 0 12到約1 X 1 0 b原子/ c m 2之間的劑量。 15. —種形成半専體裝置之暈圈布植的方法，其步驟包 含： 提供一具有許多堆叠閘極形成在其上之基板，該堆 該堆叠閘極大致上彼此相互平行排列，且在基板表面 上的第一方向延伸一個距離，各堆叠閘極都包含一閘 搔導體； 在相對於基板表面之法線的銳角，用第一導電性和 劑量之摻雜物轟擊該基板，而將摻雜物植入該基板； 將該摻雑物偏向在相對於第一方向，大致上約45度 之角度，使得該摻雜物布植在閘極導體之下，K形成 部分横向延伸在該堆叠閘棰之下的鞏圈布植，該暈圈 布植係要陪止場效電晶體在操作期間，源極和汲極區 的漏電流； 在該暈圈布植之上，布植第二導電型之摻雜物，Μ 形成該場效電晶餚之源極和汲極區；及 在該閘極導體之下，提供一部分第二導電型之摻雜 物，Μ穩定在操作期間之半導體裝置的臨限電壓。 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) --------------農--------訂*--------線 (請先閱讀背面之注意事項再填寫本頁) 46324 4 ΛΒ Β8 C8 六、申請專利範圍 16. 如申請專利範圍第15項之方法，其中該銳角係介於 約1 0度到約3 0度之間。 17. 如申請專利範圍第15項之方法，其中該翬圈布植在 該堆叠閘極之下，横向延伸約50ηικ到約150nnt。 18. 如申請專利範圍第15項之方法，其中將該摻雜物偏 向之步驟，包含： 將該摻雜物偏向在相對於第一位置之第一方向，大 致上為45度之角度； 將該半導體裝置旋轉到第二位置；及 將該摻雜物偏向在相對於第二位置之第一方向，大 致上為45度之角度。 19. 如申請專利範圍第18項之方法，其步驟還包含： 將該半導體裝置旋轉到第三位置； 將該摻雜物偏向在相對於第三位置之第一方向，大 致上為45度之角度； 將該半導體裝置旋轉到第四位置； 將該摻雜物偏向在相對於第四位置之第一方向，大 致上為45度之角度。 20. 如申請專利範圍第15項之方法，其中在該閘極導體 之下，提供一部分第一導電型摻雜物之步驟，包含在 該閘極導體之下，提供約在1 . 5 D到2 . 5 D之間的劑量， 其中D為介於約1 X 1 0 到約1 X 1 0 13原子/ c m 2之間 的劑量。 2 1 .如申請專利範圍第1 5項之方法，其中在該鞏圈布植 -21- 本紙張尺度適用中國國家標準（CNS)Al規格（2〗0 X 29Γ公釐） -----'--I ------ ---I----訂·-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6 32 4 4 A8 B8 C8 DB 六、申請專利範圍 之上.布植第二導電型摻雜物，Μ形成半導體裝置源 極和汲極區之步驟，包含： 形成具有摻雑物劑量約在1.5D到2.5D之間的源極和 汲極區，其中D為介於約1 X 1 0 12到約1 X〗0 13原子/ c πι 2之間的劑量。 ----------------t^· I I---- I 訂·-------- (請先閱讀背面之注意事項再填寫本頁) 經^部智慧財產局員工消費合作社印制私 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089112084A 1999-06-21 2000-06-20 Improving device performance by employing an improved method for forming halo implants TW463244B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/337,168 US6194278B1 (en) 1999-06-21 1999-06-21 Device performance by employing an improved method for forming halo implants

Publications (1)

Publication Number Publication Date
TW463244B true TW463244B (en) 2001-11-11

Family

ID=23319401

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112084A TW463244B (en) 1999-06-21 2000-06-20 Improving device performance by employing an improved method for forming halo implants

Country Status (6)

Country Link
US (1) US6194278B1 (zh)
EP (1) EP1188181A2 (zh)
JP (1) JP2003502862A (zh)
KR (1) KR100774761B1 (zh)
TW (1) TW463244B (zh)
WO (1) WO2000079581A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710769B2 (en) 2018-08-28 2023-07-25 Sony Semiconductor Solutions Corporation Semiconductor device and manufacturing method therefor

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289810B1 (ko) * 1999-05-10 2001-05-15 김영환 반도체 소자 제조를 위한 할로 이온 주입 방법
US6624035B1 (en) * 2000-03-13 2003-09-23 Advanced Micro Devices, Inc. Method of forming a hard mask for halo implants
US6362054B1 (en) * 2000-03-13 2002-03-26 Agere Systems Guardian Corp. Method for fabricating MOS device with halo implanted region
JP2001308304A (ja) * 2000-04-19 2001-11-02 Sony Corp 固体撮像素子の製造方法
US6429482B1 (en) * 2000-06-08 2002-08-06 International Business Machines Corporation Halo-free non-rectifying contact on chip with halo source/drain diffusion
JP4302952B2 (ja) * 2002-08-30 2009-07-29 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7138318B2 (en) * 2003-05-28 2006-11-21 Advanced Micro Devices, Inc. Method of fabricating body-tied SOI transistor having halo implant region underlying hammerhead portion of gate
US6794235B1 (en) * 2003-06-05 2004-09-21 Texas Instruments Incorporated Method of manufacturing a semiconductor device having a localized halo implant
JP2005129672A (ja) * 2003-10-23 2005-05-19 Nec Electronics Corp 半導体装置及びその製造方法
KR100580796B1 (ko) * 2003-12-10 2006-05-17 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100574172B1 (ko) * 2003-12-23 2006-04-27 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
KR100521440B1 (ko) * 2003-12-27 2005-10-13 동부아남반도체 주식회사 ｎ채널형 모스 트랜지스터의 할로 영역 형성 방법
US7211489B1 (en) 2004-09-07 2007-05-01 Advanced Micro Devices, Inc. Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal
US6949796B1 (en) * 2004-09-21 2005-09-27 International Business Machines Corporation Halo implant in semiconductor structures
US7635920B2 (en) 2006-02-23 2009-12-22 Freescale Semiconductor, Inc. Method and apparatus for indicating directionality in integrated circuit manufacturing
US20070224745A1 (en) * 2006-03-21 2007-09-27 Hui-Chen Chang Semiconductor device and fabricating method thereof
JP4812480B2 (ja) * 2006-03-22 2011-11-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4956351B2 (ja) * 2007-09-28 2012-06-20 オンセミコンダクター・トレーディング・リミテッド Ｄｍｏｓトランジスタの製造方法
DE102009047312B4 (de) 2009-11-30 2011-12-08 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Transistor mit einer Metallgateelektrodenstruktur mit großem ε, die auf der Grundlage eines vereinfachten Abstandshalterschemas hergestellt ist
US20150187915A1 (en) * 2013-12-26 2015-07-02 Samsung Electronics Co., Ltd. Method for fabricating fin type transistor
EP3123474B1 (en) 2014-03-28 2019-10-09 Intel Corporation A method for fabricating a 6f2 non-volatile memory bitcell

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
JPS63239940A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 半導体装置の製造方法
JPS63274767A (ja) * 1987-04-30 1988-11-11 Mitsubishi Electric Corp イオン注入方法
JP3050717B2 (ja) * 1993-03-24 2000-06-12 シャープ株式会社 半導体装置の製造方法
JPH09102550A (ja) * 1995-05-09 1997-04-15 Mosel Vitelic Inc Ｌｄｄ ｃｍｏｓ形成方法
US5874329A (en) * 1996-12-05 1999-02-23 Lsi Logic Corporation Method for artificially-inducing reverse short-channel effects in deep sub-micron CMOS devices
US5908313A (en) * 1996-12-31 1999-06-01 Intel Corporation Method of forming a transistor
KR100223846B1 (ko) * 1997-05-28 1999-10-15 구본준 반도체 소자 및 그의 제조방법
EP0899793A3 (en) * 1997-08-28 1999-11-17 Texas Instruments Incorporated Transistor having localized source and drain extensions and method
US6008099A (en) * 1998-03-30 1999-12-28 Advanced Micro Devices, Inc. Fabrication process employing a single dopant implant for formation of a drain extension region and a drain region of an LDD MOSFET using enhanced lateral diffusion
US5970353A (en) * 1998-03-30 1999-10-19 Advanced Micro Devices, Inc. Reduced channel length lightly doped drain transistor using a sub-amorphous large tilt angle implant to provide enhanced lateral diffusion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710769B2 (en) 2018-08-28 2023-07-25 Sony Semiconductor Solutions Corporation Semiconductor device and manufacturing method therefor
TWI827644B (zh) * 2018-08-28 2024-01-01 日商索尼半導體解決方案公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
KR20020019456A (ko) 2002-03-12
WO2000079581A3 (en) 2001-07-05
EP1188181A2 (en) 2002-03-20
US6194278B1 (en) 2001-02-27
JP2003502862A (ja) 2003-01-21
WO2000079581A2 (en) 2000-12-28
KR100774761B1 (ko) 2007-11-08

Similar Documents

Publication Publication Date Title
TW463244B (en) Improving device performance by employing an improved method for forming halo implants
US7560368B2 (en) Insulated gate planar integrated power device with co-integrated Schottky diode and process
KR960000716B1 (ko) 반도체장치와 그의 제조방법
KR102591269B1 (ko) 선택 게이트 트랜지스터를 갖는 강유전성 메모리 디바이스 및 그 형성 방법
US7491586B2 (en) Semiconductor device with leakage implant and method of fabrication
TW416152B (en) C-axis oriented thin film ferroelectric transistor memory cell and method of making the same
US7799641B2 (en) Method for forming a semiconductor device having recess channel
CN101635312B (zh) 具有自对准损伤层的器件结构以及该器件结构的形成方法
US11183509B2 (en) Non-volatile memory with silicided bit line contacts
US10790353B2 (en) Semiconductor device with superjunction and oxygen inserted Si-layers
TW200807574A (en) Method of forming an integrated circuit
TW201112337A (en) High voltage device
TW304278B (en) The source-drain distributed implantation method
US8288800B2 (en) Hybrid transistor
TW318964B (zh)
KR20140061199A (ko) 고밀도 ｒｒａｍ 및 ｍｒａｍ을 위한 ４ｆ² 구동기 형성 방법
TW200300587A (en) Method for forming trench MOSFET device with low parasitic resistance
US20020117711A1 (en) Semiconductor device and method of manufacturing the same
US20110207281A1 (en) Semiconductor device and method of producing semiconductor device
US5347153A (en) Short channel transistors
KR100541373B1 (ko) 리프레시타임을 개선시킨 반도체소자의 제조 방법
US7592642B1 (en) Thyristor-based semiconductor device with indium-carbon implant and method of fabrication
KR100187387B1 (ko) 박막트랜지스터의 오우믹층 활성화방법
KR101132297B1 (ko) 반도체 소자의 게이트 형성방법
CN109087939A (zh) 半导体结构的形成方法、ldmos晶体管及其形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees