TW451433B - Method for providing dual workfunction doping and protective insulating cap - Google Patents
Method for providing dual workfunction doping and protective insulating cap Download PDFInfo
- Publication number
- TW451433B TW451433B TW089110697A TW89110697A TW451433B TW 451433 B TW451433 B TW 451433B TW 089110697 A TW089110697 A TW 089110697A TW 89110697 A TW89110697 A TW 89110697A TW 451433 B TW451433 B TW 451433B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductor
- layer
- doping
- semiconductor substrate
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000009977 dual effect Effects 0.000 title abstract description 10
- 230000001681 protective effect Effects 0.000 title description 2
- 239000004020 conductor Substances 0.000 claims abstract description 88
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000002019 doping agent Substances 0.000 claims abstract description 18
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 125000006850 spacer group Chemical group 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 239000005388 borosilicate glass Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001354 calcination Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 5
- 230000002079 cooperative effect Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000010304 firing Methods 0.000 claims description 2
- 239000010977 jade Substances 0.000 claims description 2
- 239000004575 stone Substances 0.000 claims description 2
- 206010028980 Neoplasm Diseases 0.000 claims 1
- 229910052778 Plutonium Inorganic materials 0.000 claims 1
- 201000011510 cancer Diseases 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 claims 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 53
- 230000006870 function Effects 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000004720 cerebrum Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 238000003837 high-temperature calcination Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
45ί 433 Α7 B7 五、發明說明（1 ) 發明領域 本發明概略關於一種用以提供雙工作功能摻雜的方法， 且更明確地關於提供一種閘極結構陣列，藉著該方法可使 某些間極結構被以P +摻雜而其他的閘極結構被以n +摻 雜。本發明對於提供包括取偷和邏辑電路的結構特別有 利。 相關技術描述 _在過去數年裡，積體電路晶片技術内電路密度的提昇已 有長足的進步。在積體電路晶片上大幅增加裝置與電路 數目的能力進而產生納入或整合額外系統功能於單一積體 電路晶片上的更高期待。明確地説，存在更多的需要要在 相同積體電路晶片上結合記憶體電路與邏輯電路在一起。 在製造動態隨機存取記憶體（dynamic⑽ 經濟部智慧財產局員工消費合作社印製 m_ryDRAM)電路時，強調的重點是電路密度連同成本 降低。另-方面’當製造邏輯電路時，強調的重點是產生 更快速運作的電路。所以這種雙工作功能的需求產生有關 複雜度與製造程序相對成本的額外問題。譬如，記憶電路 藉著採用自我對㈣點（錢界位元線接點）來達成更高的 密度要求’這在具有單-型式(譬如典型的N+型式）閉極 :作功能之處理程序中可輕易實施。埋入通道P型式金氧 半導體（PMOSFET)被用以產生DRAM，目爲這樣可在整個 製造程序中使用單-工作功能閉極導體n+。這可在Μ Μ中節省極多成本，但其代價是產生較差效能的 腦肌丁。反之，邏輯電路需要Ρ+與Ν+間M0SFET二者 4- 本紙張尺度iSffi t @ @家標準（CNS)A4規格（‘297公髮）. 45j ^33 A7 B7 五、發明說明（2 ) 以達成所需的切換速度。？+與>1+閘極導體裝置對合併的 邏輯和DRAM產品是非常重要的。 尚效能邏輯電路需要同時使用N +與p +摻雜的閘極導 體。雖然現在實施的高效能邏輯電路處理程序物 功能閑極導體，但因爲密度要求而不使用絕== 從而需要對閘極導體無邊界之擴散接點，這對速度而言重 要性居次。在〇11八^1中，自我對齊於閘極導體的絕緣帽對 於形成對字组線無邊界之位元線接點來説非常重要。要達 成取南密度6己憶格子排列就需要無邊界接點。但是有成本 效益的DRAM處理程序僅使用單—N+多晶矽閘極導體。所 以現今沒有用以提供雙工作功能閘極捧雜與無邊界擴散接 點能力的在經濟上具吸引力之處理程序。 發明概要 签於傳統技術的前述與其他問題，本發明的一個目的是 提供雙工作功能摻雜閘極導體且包括自我.對齊之絕緣閘極 帽。 本發明的另一個目的是提供雙工作功能摻雜，這可包括 提供一半導體基底、一閘極絕緣器導體（包含本質多晶矽 及覆蓋於其上之矽化物層）、和一絕緣帽。本方法也可包 括沿著矽化物層（WSix)與絕緣帽之側壁提供絕緣分隔器（諸 如硼矽酸鹽玻璃分隔器），用第一種導體型式摻雜半導體 基底和導體的部份而用第二種導體型式摻雜其他部份，及 將導體鍛燒以使第一種與第二種導體型式的摻雜物能散佈 在各自的導體上面。 --------ί I ^--Γΐ 裝 i I Γ 清先閲讀背面之生§項再填窝本頁) 訂.
•C 經濟部智慧財產局員工消費合作社印製 -5- A7 五、發明說明（3 ) - 石夕化物層的部份與絕緣帽的部份可被蚀刻以在提供絕緣 分隔器之前形成-部份閘極導體堆#。在提供絕緣分隔器 〈後與摻雜之前’本方法尚可包括蝕刻本質導體上未被分 隔器材料覆蓋的導體範園。 -氧化物層可形成在半導體基底未被本質導體覆蓋的部 份上面。縣》隔器可在掺雜半導體基底和導體之部份以 前被移除。 半導體基底的部份可對應於源極與汲極接點區域。本方 法尚可包括延伸基底的支援區域内之源極與没極區域至少 到被锻燒導體的下方。本方法也可包括在陣列區域内形成 源極與汲極區域。 本發明也有一個目的是達成雙工作功能需要以選擇性地 將Ρ+或Ν+摻雜加諸閘極導體而同時在閘極導體上產生一 自我對齊的絕緣帽。 本發明的其他目的、優點及突出的特點可由下文中揭橥 本發明較佳具體實例的詳細敘述連同諸附圖而更清楚。 圖示簡述 本發明將參考下列圖示詳細敘述，諸圖式中類似的參考 編號表示類似的元件且其中： 經濟部智慧財產局員工消費合作社印製 圖1顯示一初始半導體結構； 圖2顯示圖1之半導體結構在蚀刻之後的狀沉； 圖3 Α與3 Β分別顯示沉澱分隔器材料之後陣列區域内與 支援區域内的半導體結構； 圖4 A與4 B顯示蝕刻分隔器材料之後的半導體結構； -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 45ί 433 Α7 Β7 五、發明說明（4 ) 圖5A與5B顯示形成一屏蔽氧化物層之 結 構； 圖6A與6B顯示摻雜之後的半導體結構； 圖7 A與7 B顯示锻燒之後的半導體結構； 圖8 A與8 B顯示源極-汲極延伸之後的半導體結構； 圓9A與9B顯示沉澱層間介電層之後的半導體結構；及 圖1 0是顯示本發明之步驟的流程圖。 本發明較佳具體實例詳述 現在將敘述圖1與圓2有關—部份閘極導體堆疊之形 成。在該討論之後’該二圖被分開以顯示半導體結構的支 援區域和陣列區域内的閘極導體堆疊。 圖1顯示一在初始提供之半導體基底5及一提供在基底5 上方的間極氧化物層10。半導體基底5為典型的矽，但可 為任何半導體材料，譬如π”νι群半導體、m_v群半導體、 或諸如碎碳化物之合成矽半導體。半導體基底5一般包括 已經在上覆層形成之前被植入之井摻雜區域^此外，也可 使用氮化物或氮氧化物閘極絕緣器取代閘極氧化物滑丨〇 ^ 一閘極堆疊沉澱在基底5與閘極氧化物層1 〇上方__閘極 堆4可包括一本質（即未摻雜之）多晶矽層n、鎢矽化物 (WSix)層12、及一作為氮化物帽13之氮化矽層13。 一閘極導體（gate conductor GC)遮罩放置在氧化物帽13 的上方’閘極導體遮罩可為—層在已知照相製版遮罩與敍 刻技術中採用的抗蝕材料（未顯示）。任何眾所週知的對光 敏感的可聚合抗蝕材料均可使用。抗蝕材料可藉例如旋轉 本紙張尺度適用中國國家標準（CNS>A4規格（2】0 x 297公釐） ——1————it·裝i — (請先閱讀背面之注意事項再填寫本頁) 訂. 經濟部智慈財產局員工消費合作社印制^ 43 43 經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明說明（5 ) 法或喷霧法而施加。閘極堆疊如圖2中所示般被晝圖樣並 蚀刻牙過氮化物帽丨3及wsi^ 1 2下到多晶矽層1 1。即使 過度蚀刻進入多晶矽層u也可接受。 如本技術領域中已知者，半導體結構可包括陣列區域和 支援區域且下文中有關圖3 A-9B之討論包括支援區域和陣 列區域之間的不同處理程序。因為陣列區域内的佈局需要 最向由度’所以利用最小通道長度（最小的多晶矽閘極導 體堆#寬度）與最小的閘極導體間間隔。在陣列區域内， 取小的閘極導體間間隔需要擴散接點對陣列閘極導體（字 組線）為無邊界。無邊界接點技術對單工作功能閘極導體 (即較佳地為N + )最相容且較.便宜。 由於支援區域内的密度要求比陣列區域内鬆散，所以不 需要無邊界擴散接點和具有絕緣帽之閘極導體。但是支援 區域内需要雙工作功能開極導體以得到較佳的效能。在下 文的对論中’圖3A ’ 4A ’ 5A ’ 6A，7A·，8A及9A各顯 示陣列區域中的結構，而圖3B，4B，5B，6B，7B， 8B及9B各顯示支援區域中的結構。 如圖3中所示，一層硼矽酸鹽玻璃（BSG)32共形沉澱在部 份畫圖樣之閘極堆疊上方》BSG 32之厚度被選擇以使得陣 列區域（圖3 A )内之閘極導體（字組線）間的狹窄間隔被完 全填滿’而支援區域（圖3B)内較寬的間隔則包含Bsg 32 的共形層之地勢。在一範例性案例中，對一 1 5 〇毫微米最 小外貌尺寸而言，陣列區域（圖3 A )内的閘極導體間間隔 額定約為1 5 0毫微米，而支援區域（圖3 B)内的閘極導體間 ** 8 ~ 本紙張尺度適用中固囤家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
45!433 A7 B7 五、發明說明（6 ) 間隔一般爲300毫微米或更大。最好使用厚度介於約8〇毫 微米與140毫微米之間的BSG層32。 接著’被沉澱的BSG 32被對矽氮化物選擇性地做反應離 子蝕刻（reactive ion etched RIE，d)以在支援區域（圖4B)内 的閘極侧壁上形成分隔器3 〇，但是讓陣列區域（圖4 a )内 的間隔被以BSG 32充填。 在支援區域内，閘極堆疊被暴露的本質多晶矽層11被對 氧化物及氮化物選擇性地做反應離子蝕刻而停止於基底5 上方的閘極氧化物層I 〇上。因爲支援區域（圖5 B )内的分 P/S器3 0及保護性BSG 32(亦即阻擔層）填滿陣列區域（圖5 a ) 内閘極導體間的間隙’所以只有支援區域閘極多晶矽層1 1 被RI E處理程序打開。一屏蔽氧化物層4 1宜如圖5 B所示 般被熱成長在暴露的矽基底5上。該屏蔽氧化物層4丨保護 基底5的表面使免於因爲後續源極-汲極摻雜物的植入而受 到離子植入物損壞。此外，屏蔽氧化物層也《閉攏，，矽表面 使免受閘極多晶矽反應離子蚀刻期間造成的任何電漿損 壞。 然後使用本技術領域中眾所熟知的蝕刻劑（譬如濕H F /硫 酸）將BSG 32對SiN矽、WSix、及熱氧化物選擇性的做均 等性蚀刻。因爲B S G蚀刻得較熱成長氧化物層4 1快很 多’所以屏蔽氧化物層4 1幾乎不受影響。然後使用被遮罩 的離子植入以將N +摻雜物（例如坤或嶙）導入陣列區域（圖 ό A)之閘極多晶矽層1玉内、導入支援區域（圖6 B )的nfet 之閉極多晶矽層1 1 (亦即暴露的突出部4 3 )内、並導入支 -9- 本紙張尺度適用巾關家標準（CNS)A4規格⑵Q x挪公愛） --------L[lo-裝— (請先閱讀背面之注意事項再填寫本頁) 訂· 經濟部智慧財產局員工消費合作社印製 45ί 43 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7 ) 援區域的NFET之源極-汲極區域5 1的一部份内。支援區域 的PFET接收p型式的摻雜物（一般為硼）植入閘極多晶矽層 與源極·汲極區域5 1内。N +摻雜物的能量被選擇以使漆 透穿過陣列區域之閘極多晶矽層1 1進入基底5内的摻雜物 量是微不足道的。 然後如圖7 A與7 B中所示般，使用一高溫鍛燒程序以將 摻雜物散佈到閘極多晶矽層1 1全部的侧面延伸部。此锻 燒程序可有寬廣的時間和溫度範園，譬如攝氏1100度為期 1 0秒到攝氏8 5 0度為期3 0分鐘。因為多晶矽内的擴散率 一般為單晶麥内的100倍以上，所以被植入碎基底5内的 接面在锻燒期間的擴散量非常微小。然後使用一碎反應離 子蝕刻以移除支援區域（圖7 B )内的閘極多晶矽突出部4 3 並分隔陣列區域（圖7 A)内的閘極多晶矽導體。 接著，氧化物耳狀物42被稀釋HF蝕刻移除JL長成一閘 極侧壁氧化物9 0 (圖8 B )。陣列擴散（N型式）5 3及支援源 極-汲極延伸部（N型式與P型式）54如圖8B中所示般根據 FET的型式被植入。NFET的典型延伸部摻雜物宜使用磷 以5 X 1013 - 5 xlO14 cm·2在5-20 keV下完成或用碎以5 X 1013 · 5 X 1014 cm·2在 15-50 keV下完成。對 PFET而言，可 使用硼以 5 X 1013 - 5 X 1014 cm—2在5-20 keV下完成。 然後如圖9 A與9 B中所示，氮化物分隔器9 2依照本技術 領域中_眾所週知的標準處理程序形成於閘極導體侧壁上 (因無邊界接點的需要）。一層間介電質100(—般為化學蒸 氣沉澱法C V D的氧化物）被沉澱且通路被蝕刻為後續接點 -10- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----1------.Ο裝--- (請先閲讀背面之ii意事項再填窝本頁) 訂： 451 4 3 A7 B7 五、發明說明（8 ) 釘扣的形成做準備。通路對陣列區域内的間極導體做益邊 界的開啓（經由與閘極導體重#之開σ)，而㈣Μ㈣ 域内（圖9Β)形成於閉極導體之間。此差異的原因是支援 區域内爲了低電阻與效能所需之金屬釘扣Μ(即句使支援 區域的無邊界接點複雜且昂貴。所以，爲避免支援區域内 的接點釘扣94至閘椏短路’通路在閉極導體上方不被開 啓。這就需要在支援區域内有較寬的間極導體間隔。由於 陣列區域内可接受較高的串聯電阻，故使用多晶石夕釘扣^ 而讓無邊界接點的形成相當簡單。此雙工作功能/覆帽的 閘極導體處理程序可應用於包含深溝槽或 元件—爲了單純化起見，圖9Α中未顯 器。 圖10顯示一顯示本發明之步驟的流程圖。明確地説，在 步驟S100内形成半導體結構且宜包括半導體基底5Ρ、本質 多晶矽層1 1、鎢矽化物層丨2及氮化物帽〗.3，其中半導體 基底5包括隔絕區域和井摻雜區域而閘極氧化物層丨〇形成 於其上。接著在步驟S104内一無遮罩處理程序在陣列區域 内形成一阻擋層並在支援區域内增加分隔器3〇。然後在步 驟S106内蝕刻暴露的多晶矽層在步驟sl〇8内長成屏蔽 氧化物層4 1。 其後，在步驟S110内移除陣列區域内的BSG阻擋層及支 援區域内的分隔器3 0。源極/汲極接點區域5丨和多晶矽層 1 1暴露的突出部4 3在步驟S112内被植入。然後在步驟 Sil4内，該結構被鍛燒以將摻雜物散佈到整體多晶矽層 11 本紙張尺度適用中國國家標準（CNS)A4規格（2W X 297公爱） -Ilf---ill·— I 11 (請先閱讀背面之注意事項再填寫本頁)
Is · 經濟部智慧財產局員工消費合作社印製 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（9 並形成一經摻雜之多晶矽層61。經摻雜之多晶矽層6〗的 暴露部份在步驟S116内被蝕刻。接著在步驟SU8内移除氧 化物層4 1與氮化物層丨〇的部份。然後在步骤su〇内長成 侧壁氧化物層9 0、植入源極/汲極延仲部5 4且植入陣列擴 散53。接著，在步驟S122内形成氮化物分隔器92且沉殿 層間介電質1 0 0。 由此產生 < 結構形成所要的包含自我對齊之絕緣閘極帽 的雙工作功能摻雜。亦即本發明藉將p +或N+摻雜加至閘 極導體而達成雙工作功能要求，同時又在閘極導體上產生 一自我對齊帽。本發明還容許在陣列區域内輕度摻雜的源 極-汲極以求低接面漏電、容許在支援區域内形成源極-汲 極延伸邵以求高熱載子可靠度、且不加入額外的遮罩。 此外，本發明還容許在陣列區域内形成無邊界擴散接點 以求高密度。支援區域内的雙工作功能閘極成就了表面通 道MOSFET以求高效能。 雖然上文中參考特定的具體實例描述本發明，該等特定 具體實例的描述只是舉例説明用而不被視爲本發明範β壽之 限制。精於本技術領域者可對本發明做各種其他修改與改 變而不背離本發明之精神與範鳴。 •12· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 年έ月仰
ΐ 7號專利申請案 r修正頁(90年6月） A7 B7 玉Γ、發明說明（9a ) 元件符號說明 5 基底 (請先閱讀背面之注意事項再填寫本頁) 10 閘極氧化物層 11 多晶矽層 1 2 鎢矽化物層 13 氮化矽層 30 分隔器 32 硼矽酸鹽玻璃（BSG) 4 1 屏蔽氧化物層 4 2 氧化物耳狀物 4 3 暴露的突出部 5 1 源極-没極區域 53 陣列擴散（N型式） 54 支援源極/汲極延伸部（N型式與P型式） 6 1 摻雜之多晶矽層 90 閘極侧壁氧化物 92 氮化物分隔器 經濟部中央標隼局貝工消費合作社印製 9 4 金屬針扣 9 5 多晶矽釘扣 1 0 0層間介電質 -12a- 本纸張尺度適用中國國家標準（CNS ) A4規格（2丨0 X 297公釐）
Claims (1)
- 經濟部智慧財產局員工消費合作社印製 1· -種用以提供雙工作功能摻雜的方法，該方法包栝： 提供一半導體ϋ、1該半導體基底上方之間極絕 緣體、一包含本質多晶矽之導體及該導體上方之上覆矽 化物層和該上覆矽化物層上方之絕緣帽； 提供絕緣分隔器，該等絕緣分隔器包括沿著該矽化物 層與該絕緣帽之侧面的分隔器材料； 用第一種導體型式摻雜物掺雜該半導體基底與該導體 的第一部份，並用第二種導體型式摻雜物摻雜該半導體 基底與該導體的第二部份；及 锻燒該導體以使該第一種導體型式摻雜物與該第二種 導體型式摻雜物各自散佈在該等個別導體上。 2.如申請專利範圍第I項之方法，尚包括蝕刻該矽化物層 的部份與該絕緣帽的部份以在提供該絕緣分隔器之前形 成一部份閘極導體堆疊。 3 _如申請專利範圍第1項之方法，其中該.夺化物層包含矽 化鎢WSix » 4_如申請專利範圍第1項之方法，其中該絕緣帽包含硼矽 酸鹽玻璃分隔器。 5.如申請專利範園第1項之方法，其中在提供絕緣分隔器 之後與摻雜之前，該方法尚包括在該導體未被該分隔器 材料覆蓋之區域上蚀刻該本質導體。 6‘如申請專利範圍第5項之方法，尚包括在該半導體基底 上未被該本質導體覆蓋的部份上形成一氧化物層。 7_如申請專利範圍第1項之方法，尚包括在摻雜該半導體 -13- 本紙張尺度適用中關家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注音？事項再填寫本頁) io)^i —-----訂---------终.」. 4 § ? 4 3 3 A8 B8經濟部智慧財產局員工消費合作社印製 =底與③導體之該第—與第二部份之前移除該絕緣分隔 8·二:：：1'圍第1項之方法’其中該半導體基底之該 矛與癌第二邵份對應於源極與汲極接點區域。 9. 如=請專利範圍第8項之方法，其中該半導體基底包括 支援區域與陣列區_域。 — 10. 如申請專利範園第 接访、，+ " A足万法，其中在鍛燒該導體之 J :万}尚包括在該基底的該支援區域内延伸源極 ;及玉區域至少到該被锻燒之導體下方的區域。 11·如申請專利範圍第9項之方法’其中在鍛燒該導體 後，該万法尚包括在該陣列區域内形成源極和没極 域。 .如申請專利範圍第Η之方法’其中在敏燒該導體 後，破方法尚包括蚀刻該導體的部份。 13. 如申請專利範圍第！項之方法’尚包括在該經鍛燒之導 體的侧壁上形成一閘極側壁氧化物。 14. 一種藉如申請專利範圍第i項之方法獲得之閘極結構 列0 15. —種形成雙工作功能摻雜之方法，該方法包括： 提供一半導體基底、一在該半導體基底上方之閘極 緣體層、一在該閘極絕緣體層上方之相對未接雜的多 矽層、一高度導通之矽化物層及在該相對未摻雜的多 矽層上方之絕緣帽； 提供絕緣分隔器，該絕緣分隔器包含在該絕緣帽與 -14- 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） 與 之 區 之 陣 絕 該 “ .0_裳·—------訂---------故Ό (請先閱讀背面之注意事碩再填寫本頁)矽化物層之侧壁上妁分隔器材料； 刻該相對未摻雜的多晶碎層未被分隔器材料覆笔 部份； K 移除分隔器材料以使該相對未摻雜的多晶矽層包拾第 與弟一暴露部份； 用第—導體型式摻雜物摻雜該多晶矽層的第一暴露部 份， 用第二導體型式接雜物摻雜該多晶矽層的第二暴露部 份；及 …鍛燒.孩多晶矽層以使該多晶矽層的其餘部份變成以該 第一與該第二導體型式摻雜。 16·如申请專利範圍第15項之方法，尚包括蝕刻該矽化物 層的部伤與忒絕緣帽的部份以在提供該絕緣分隔器之前 形成一部份閘極導體堆疊。 17. 如中清專利範圍第】5項之方法，其中該矽化物層包含 矽化鎢WSix。 18. 如申請專利範園第j 5項之方法，其中該絕緣分隔器包 含硼矽酸鹽破璃分隔器。 19. 如申請專利範園第1 5項之方法，尚包括在該半導體基 底未被該多晶矽層覆蓋的部份上形成一氧化物層。 20. 如中請專利範園第i 5項之方法，尚包括在鍛燒該多晶 矽層之前用該第一導體型式摻雜該基底的部份，該基底 的該等部份對應於源極和汲極接點區域， 21. 如申請專利範圚第2 〇项之方法，其中該半導體基底包 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（2JL0 X 297公楚） ——Γ———rlv裝i_ c請先閱讀嘴面之注意事項再填寫本頁) . 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 申請專利範圍 括支援區域和陣列區域。 22. 如中請專利範圆第2 1 今#尚包括延伸該基底之 Μ支极區域内的源極和汲極 Α技接點區域至少到該經鍛燒之 多叫矽層的下方區域。 23. 如中请專利範園第2 1項$女、.本 *1., , '貝之万法’其中在鍛燒該多晶矽 層《後’ m方法尚包括在該陣列區域内形成源極和没極 區域。 24. 如t請專利範圍第15項之方法，其中在鍛燒該多晶石夕 層之後，该方法尚包括蝕刻該多晶硬層的部份。 25. 如申請專利範圍第15項之方法，尚包括在該經鍛燒之 多晶石夕層的侧壁上形成一閘極侧壁氧化物。 26. —種藉如申請專利範園第1 5項之方法獲得之閘極結構 陣列。 27. —種用以提供雙工作功能摻雜之方法，該方法包括： 提供一半導體基底、一在該半導體基底上的閘極絕緣 體及包括在該閘極絕緣體上方沉澱的半導體材料之導 體； 用第一種導體型式摻雜物摻雜該半導體基底的第一部 份與該等導體中的第一導體，並用第二種導體型式摻雜 物摻雜該半導體基底的第二部份與該等導體中的第二導 體；及 鍛燒該等導體以使該第一與第二摻雜物各自散佈在該 個別第一與第二導體上。 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----ΓΙΙΓί —ri i i (請先閱讀'#面之注意事項再填寫本頁) 訂·經濟部智慧財產局員工消費合作社印製
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/325,941 US6281064B1 (en) | 1999-06-04 | 1999-06-04 | Method for providing dual work function doping and protective insulating cap |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW451433B true TW451433B (en) | 2001-08-21 |
Family
ID=23270095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089110697A TW451433B (en) | 1999-06-04 | 2000-06-01 | Method for providing dual workfunction doping and protective insulating cap |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6281064B1 (zh) |
| JP (1) | JP3398649B2 (zh) |
| KR (1) | KR100338413B1 (zh) |
| CN (1) | CN1142588C (zh) |
| SG (1) | SG84601A1 (zh) |
| TW (1) | TW451433B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI479350B (zh) * | 2008-11-03 | 2015-04-01 | Advanced Risc Mach Ltd | 產生積體電路之佈局之方法、積體電路及執行該方法的非暫態電腦可讀儲存媒體 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333220B1 (en) * | 1999-06-04 | 2001-12-25 | International Business Machines Corporation | Method and apparatus for providing low-GIDL dual workfunction gate doping with borderless diffusion contact |
| TW463311B (en) * | 2000-10-02 | 2001-11-11 | United Microelectronics Corp | Manufacturing method of bit line |
| US6518106B2 (en) * | 2001-05-26 | 2003-02-11 | Motorola, Inc. | Semiconductor device and a method therefor |
| KR100377833B1 (ko) * | 2001-06-19 | 2003-03-29 | 삼성전자주식회사 | 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법 |
| DE10135870C1 (de) | 2001-07-24 | 2003-02-20 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einem Speicher- und einem Logikbereich |
| US6806197B2 (en) * | 2001-08-07 | 2004-10-19 | Micron Technology, Inc. | Method of forming integrated circuitry, and method of forming a contact opening |
| DE10140047B4 (de) * | 2001-08-16 | 2006-05-04 | Infineon Technologies Ag | Verfahren zur Herstellung von Transistoren in integrierten Halbleiterschaltungen |
| US6716734B2 (en) | 2001-09-28 | 2004-04-06 | Infineon Technologies Ag | Low temperature sidewall oxidation of W/WN/poly-gatestack |
| US6709926B2 (en) | 2002-05-31 | 2004-03-23 | International Business Machines Corporation | High performance logic and high density embedded dram with borderless contact and antispacer |
| DE10308927A1 (de) | 2003-02-28 | 2004-09-16 | Infineon Technologies Ag | Integrierte Halbleiterschaltung mit einem Transistor und mit einer Leiterbahn |
| US7081416B2 (en) * | 2003-04-04 | 2006-07-25 | Micron Technology, Inc. | Methods of forming field effect transistor gates |
| CN1327490C (zh) * | 2003-10-27 | 2007-07-18 | 上海宏力半导体制造有限公司 | 用于制造自行对准接触窗结构的方法 |
| US7598134B2 (en) | 2004-07-28 | 2009-10-06 | Micron Technology, Inc. | Memory device forming methods |
| US7518179B2 (en) | 2004-10-08 | 2009-04-14 | Freescale Semiconductor, Inc. | Virtual ground memory array and method therefor |
| JP4400441B2 (ja) * | 2004-12-14 | 2010-01-20 | 三菱電機株式会社 | 半導体装置 |
| JP4031000B2 (ja) * | 2005-01-13 | 2008-01-09 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7645687B2 (en) * | 2005-01-20 | 2010-01-12 | Chartered Semiconductor Manufacturing, Ltd. | Method to fabricate variable work function gates for FUSI devices |
| US7285819B2 (en) * | 2005-07-25 | 2007-10-23 | Freescale Semiconductor, Inc. | Nonvolatile storage array with continuous control gate employing hot carrier injection programming |
| US7256454B2 (en) * | 2005-07-25 | 2007-08-14 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements and a process for forming the same |
| US7582929B2 (en) * | 2005-07-25 | 2009-09-01 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements |
| US20070020840A1 (en) * | 2005-07-25 | 2007-01-25 | Freescale Semiconductor, Inc. | Programmable structure including nanocrystal storage elements in a trench |
| US7112490B1 (en) * | 2005-07-25 | 2006-09-26 | Freescale Semiconductor, Inc. | Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench |
| US7250340B2 (en) * | 2005-07-25 | 2007-07-31 | Freescale Semiconductor, Inc. | Method of fabricating programmable structure including discontinuous storage elements and spacer control gates in a trench |
| US7642594B2 (en) * | 2005-07-25 | 2010-01-05 | Freescale Semiconductor, Inc | Electronic device including gate lines, bit lines, or a combination thereof |
| US7394686B2 (en) * | 2005-07-25 | 2008-07-01 | Freescale Semiconductor, Inc. | Programmable structure including discontinuous storage elements and spacer control gates in a trench |
| US7619270B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Electronic device including discontinuous storage elements |
| US7619275B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
| US7262997B2 (en) * | 2005-07-25 | 2007-08-28 | Freescale Semiconductor, Inc. | Process for operating an electronic device including a memory array and conductive lines |
| US7314798B2 (en) * | 2005-07-25 | 2008-01-01 | Freescale Semiconductor, Inc. | Method of fabricating a nonvolatile storage array with continuous control gate employing hot carrier injection programming |
| US7592224B2 (en) | 2006-03-30 | 2009-09-22 | Freescale Semiconductor, Inc | Method of fabricating a storage device including decontinuous storage elements within and between trenches |
| US7651916B2 (en) * | 2007-01-24 | 2010-01-26 | Freescale Semiconductor, Inc | Electronic device including trenches and discontinuous storage elements and processes of forming and using the same |
| US7838922B2 (en) * | 2007-01-24 | 2010-11-23 | Freescale Semiconductor, Inc. | Electronic device including trenches and discontinuous storage elements |
| US7572699B2 (en) * | 2007-01-24 | 2009-08-11 | Freescale Semiconductor, Inc | Process of forming an electronic device including fins and discontinuous storage elements |
| JP2010092977A (ja) * | 2008-10-06 | 2010-04-22 | Panasonic Corp | 半導体装置及びその製造方法 |
| KR101615654B1 (ko) * | 2010-05-14 | 2016-05-12 | 삼성전자주식회사 | 반도체 소자의 형성방법 |
| US8557624B2 (en) | 2011-01-13 | 2013-10-15 | International Business Machines Corporation | Pixel sensor cells with a split-dielectric transfer gate |
| US8299505B2 (en) | 2011-02-17 | 2012-10-30 | International Business Machines Corporation | Pixel sensor cell with a dual work function gate electode |
| US9263330B2 (en) * | 2014-01-10 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device, method for forming contact and method for etching continuous recess |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3514500B2 (ja) * | 1994-01-28 | 2004-03-31 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US5937289A (en) * | 1998-01-06 | 1999-08-10 | International Business Machines Corporation | Providing dual work function doping |
-
1999
- 1999-06-04 US US09/325,941 patent/US6281064B1/en not_active Expired - Fee Related
-
2000
- 2000-05-26 KR KR1020000028643A patent/KR100338413B1/ko not_active IP Right Cessation
- 2000-05-26 SG SG200002902A patent/SG84601A1/en unknown
- 2000-05-30 JP JP2000160921A patent/JP3398649B2/ja not_active Expired - Fee Related
- 2000-06-01 TW TW089110697A patent/TW451433B/zh not_active IP Right Cessation
- 2000-06-02 CN CNB001087908A patent/CN1142588C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI479350B (zh) * | 2008-11-03 | 2015-04-01 | Advanced Risc Mach Ltd | 產生積體電路之佈局之方法、積體電路及執行該方法的非暫態電腦可讀儲存媒體 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6281064B1 (en) | 2001-08-28 |
| JP2000357749A (ja) | 2000-12-26 |
| SG84601A1 (en) | 2001-11-20 |
| KR20010007124A (ko) | 2001-01-26 |
| KR100338413B1 (ko) | 2002-05-27 |
| CN1276623A (zh) | 2000-12-13 |
| JP3398649B2 (ja) | 2003-04-21 |
| CN1142588C (zh) | 2004-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW451433B (en) | Method for providing dual workfunction doping and protective insulating cap | |
| JP3516442B2 (ja) | 独立して調整可能なパラメータを有するトランジスタを生産するための構造およびプロセス・インテグレーション | |
| US6894357B2 (en) | Gate stack for high performance sub-micron CMOS devices | |
| TW406352B (en) | Semiconductor device and method for fabricating the same | |
| US5376578A (en) | Method of fabricating a semiconductor device with raised diffusions and isolation | |
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| KR101201489B1 (ko) | Ｓｏｉ 디바이스 제조 방법 | |
| US8772828B2 (en) | Trench poly ESD formation for trench MOS and SGT | |
| US20040185630A1 (en) | Technique to mitigate short channel effects with vertical gate transistor with different gate materials | |
| US20060192268A1 (en) | Semiconductor varactor with reduced parasitic resistance | |
| US20060172504A1 (en) | Fabrication process for increased capacitance in an embedded DRAM memory | |
| US6451704B1 (en) | Method for forming PLDD structure with minimized lateral dopant diffusion | |
| US20030219953A1 (en) | Method for fabricating semiconductor devices | |
| JP2001148472A (ja) | 半導体装置及びその製造方法 | |
| JPH10242420A (ja) | 半導体装置およびその製造方法 | |
| US7944005B2 (en) | Semiconductor device and method for fabricating the same | |
| US6531745B1 (en) | Electro static discharge protection n-well ballast resistor device | |
| US5930633A (en) | Integrated butt-contact process in shallow trench isolation | |
| US6207482B1 (en) | Integration method for deep sub-micron dual gate transistor design | |
| US20010035558A1 (en) | Sacrificial spacer for integrated circuit transistors | |
| US7465639B1 (en) | Method for fabricating an SOI device | |
| JP2001196549A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3050188B2 (ja) | 半導体装置およびその製造方法 | |
| TW437049B (en) | High voltage electrostatic protection device in integrated circuits and forming method thereof | |
| KR100995329B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |