TW448624B - Level shift circuit - Google Patents

Description

五、發明說明（1) 木發明之技術領域 本發明係關於一位準移位電路，就是—電路 入乜號之位準至一需要的共模信號位準。 、 則 發明背景 電子電路f需要有可改變共模信^立準之電 例’在電流型邏輯電路中（CML)，電壓典型地參芒純為舉 供應電壓。然而’連接此種數位CML電路之類比要 有其>參考負的供應電麼之門限電壓。結果，在數m要

介面就需要一電路其移位信號位準於二電壓供應軌之 間。 U 更普遍的是’有需要移位信號之位準至一 控制之位準。 I U疋：¾ j JP-A-6-26 0 92 5揭示一位準移位電路，其中第一 輸入端形成一纟動輸入，用於接受差動輸入電壓/和第1 於第-和第二NPN電晶體之基極。此等電晶體之集極端 接於一起，和射極端連接於個別輸出端其供應差動輪出 壓。此等電晶體之射極更經由分別的電阻連接於個 产 鏡像電路之中途。輸出信號之共模位準（即如諸信號: 均值）由電路中組件之值決定，例如諸電阻之電阻值匕。 本^月之-目的在提供—位準移位電路其在中意之實施 提供不依據供應電壓和輸入共模電壓之固定輸出共模 發明綜結 按照本發明之實施體，設置位準移位電路其有一差動輸

a\58\58439.ptd 第5頁

ii A9, A 五、發明說明（2) 入用於接受輸入信號，和一差動輸出用於供應得自輸入信 號之輸出信號。位準移位電路更包括一控制位準設定輸入 和一回授電路用於設定輸出信號之共模位準於設定於控制 設定輸入之位準。 圖式之簡述 圖1係按照本發明位準移位電路之.方塊圖。 圖2係按照本發明第一實施體之位準移位電路之電路 圖。 圖3係按照本發明第二實施體之位準移位電路之電路 圖。 圖4係按照本發明第三實施體之位準移位電路之電路 圖。 圖5係按照本發明第四實施體之位準移位電路之電路 圖。 圖6係按照本發明第五實施體之位準移位電路之電路 圖。 圖7係按照本發明第六實施體之位準移位電路之電路 圖。 圖8係按照本發明第七實施體之位準移位電路之電路 圖。 中意實施體之詳述 圖1表示按照本發明位準移位電路之一般形式。第一和 第二差動輸入信號in +和in -供應差動輸入電路2之個別輸 入。此等信號然後較好與一可控制增益供應至一差動輸出

第6頁 448624 五、發明說明（3) 電路4，其供應差動輸出信號〇ut+和⑽t-。參考信號Ref供 應至回授電路6，其檢測差動輸出信號〇ut +和out -之共模 信號位準’和控制其信號位準至一需要值其為回授電路之 參考輸入。 圖2表示實施於本發明實施體第一電路之電路圖。在圖2 中’差動電路包括二匹配的NPN電晶體12，14，和輸入信 號1 n+ ’ i η-供應至此等電晶體之基極端。電晶體丨2之集極 端於標記Α之節經由電阻丨6連接於正的供應執道’和電晶 體14之集極端於標記8之節經由電阻18連接於正的供應軌 道。電晶體1 2之射極端連接於電阻2 〇，和電晶體〗4之射極 端連接於電阻22。電阻2〇，22經由電流源連接於地以提供 電流Ιτ。 1過=體12 ’14之電流和電阻16，之電阻值決定節 口之.壓位準。此等電壓分別供應於 Γ；?Λ^26；28 ^ t a^2e, 2δ , 29連接於二”:，和其射極端經由個別匹配的電流源27， 之===1°而且，電晶體2δ，26之射極端 之電I刀另J作為差動輸出信號out+，叫卜。

節A和B由一對電阻30，32連接，其有相等之電阻值。社 ^ ^電阻30，32間節34之電壓為節A 準。電阻30，32之電阻值較好為相 均位 電阻值。 田也同於電阻16，18之 節34也連接於另一 NPN電晶體 集極連接於正電壓供應軌道，和 土極端，该電晶體之 X曰日體之射極於節C經過

第7頁 448624

O:\58\58439.ptd 第8頁 448624 五、發明說明（5) ^電流將Ά電晶如體J2之電流’和因此經過電晶體46和48 降低A和B之電屬，择w册、.電阻1 6和1 8之电流，和因此 相反地，如ί^ ▼回節c之電壓回到輪入信號Ref。 體42之電流，為低於輸入信號W，流經電晶 此降低流經電體二和48之電流將下降。如 壓1藉以再帶回節和因此增加節之電 當一差動信 12 ’“之電為不同，和因和::二經過個別電晶體 同。此等電壓間之差異等於幹之電壓將變為不 異。當被差動輸入電壓除時輸：：壓，+和。Ut-間之差 按照電路之值而宕。、可明之電路之增益’和 電阻值可選擇以定出杯別的是，電流源24和電阻20，22之 然而，甚至當—差=要的增益(或衰減）。

或減少由節B相關電壓二加戍上:，節A 34之電壓，和因而節6之=成增力:以平衡之。因此’節 恆定。 電壓和因而輸出共模電壓保持 路圖3Λ:電圖 實施於本發明之實施體之第二電 同之參考號碼表示，和1在關:不件/广力能之電路組件由相 在圖3之電路，節Α和 敘述。 更經過電阻6。連接於正•不;-二過：別電阻16，18 1而且 過電阻之電流，和因此，ϋ軌道。在回授電路中，經 控制 >其與二極體連即和電壓之電壓由單一電晶體62 體連接之電晶體“形成電流鏡像。 448624 五、發明說明（6) 而且在回授電路，輸出共模電壓，不是如圖2是間接地 而是直接地於電路輸出檢測到。因此，一對等值電阻6 4， 6 6連接於輸入和輸出端之間。其間於連接節6 8之電壓為任 何時間輸出之平均電壓’即為輸出共模電壓，和此電壓回 授至放大器40之非反相輸入。 圖4係一電路圖表示實施於本發明實施體之第三電路。 具有如圖2電路相關組件相同功能之組作由相同參考號碼 表示，和在此不另作敘述。 在圖4之電路，由電晶體46，48抽取的回授電流不但如 圖2流經差動級電阻16，18，而且流經連接於節八和電晶體 ^基Ϊ間之第1加電阻7G和連接於節B和電晶體28基極 附加電阻72。如此之作用在容許電晶體12，14有 路可處i::Cί體到達飽和之危險。®此，本電 動輸入乜號和較高輸入共模電壓。 -有與圖表示實施於本發明實施體之第四電路。 參考號碼表示和同在'能相關之组件之電❹ •7衣不和在此不另作敘述。 連接於5輸m ^流源反而不連接’電阻8〇和μ皆分別 壓低些，和；近負=:地之間。…許輸出共模電 二電電 考號碼表示，和Λ能相關組件之電路經件皆由相同參 在圖6之電二 回授電路移至抽取電流經過電阻26和28 五、發明說明（7) 而不經過如圖2之差動級電阻16，18。因此，電阻9 於電晶體26射極和輪出^ 之隹炼嫂： 後者也連接於電晶㈣ =極糕。而且，電阻92連接於電晶體28之 力：7者也連接於電晶體48之集極端。如此Γ更增 級雷、差動級電晶體12 ’14可用之頭室，因為僅流經差動 、圖:18之回授電流為電晶體26 ,2 8之基極電^。 七電路° ί 一電路圖表示實施於本發明實施體之第六和第 由二ΠΓ6電路相同功能相關組件之電路組件皆 /考碼表不，和在此不另作敘述。 端連二之大器4G之輸*連接於電阻96，其另-^於—極體連接之電晶體44之基極和集極端。 48之基8極之端電路，放大器4°之輸出直接連接於電晶體铛， 因士卜 . 賴輸入施體，輸出共模電堡完全不依 激勵：ί:之頭室需求相容…其適合由輪出電壓 定=可為固定的或可改，。例如，輸出共模電壓可- AM丄已知溫度係數。而且，輸出共模電壓參考可Α Γ 徐1私彳§號源，或其本身可轉換，以便提供多種A模位里 輸入數據加於其上。 馆/、楨位準 :且，在本發明之不同實施體，輸出共模 入共模電壓更正或更負。 爱次者較輸 絕對電壓位準僅限於選擇單塊處理技術可忍受的位準。 448624 五、發明說明（8) 因此，本發明適用於二者高和低電壓系統。 在此顯不的電路施用NPN電晶體1其有南速位準移位率 可使用之優點。然而，好在該電路也可施用NMOS電晶體。 更有進者，本發明如習知的由反相全部電路之極性可施用 PNP或PMOS裝置。

苐12頁

Claims (1)

1. 448624 案號 88107768 年月曰 >曰 胗止 補 六、申請專利範圍 1. 一種位準移位電路，包括： 一差動輸入電路，具有第一和第二輸入端 和第二輸入信號，和第一和第二輸出端； 一差動輸出電路，具有第一和第二輸出端 差動輸入電路之第一和第二輸出端以致在使 動輸出電路第一和第二輸出端間之差動電壓 差動輸入電路第一和第二輸入端間之電壓信 一控制輸入用於接受具有一已知值之位準 號； 一回授電路用於維持呈現於差動輸出電路 出端之電壓信號之平均位準於該已知值。 2 .如申請專利範圍第1項之位準移位電路 入電路包括第一對雙極電晶體其接受輸入信 極端和其射極端連接於一起。 3. 如申請專利範圍第1項之位準移位電路 出電路包括一第二對雙極電晶體，其中第二 之基極端連接於差動輸入電路之第一和第二 二對雙極電晶體之射極端連接於差動輸出電 二輸出端。 4. 如申請專利範圍第1項之位準移位電路 定輸入信號為一調制信號。 5. —種位準移位電路，包括： (a )第一和第二電壓供應軌道； (b) —第一差動電路具有： 一 於差於 輸 畠基 胄體第第 第 接於現 信 二*»別 h曰S和和 受 連現呈·，入 第 ，個 -電，一 - 、 、 差 差 接 於呈與關輸 和 申其 申極端第 於 由時號有定 一 於 L雙出之 用 ，用信號設 第 ，號 ，對輸路

   O:\58\58439.ptc 第1頁 2001.02.21.014 448 624 修正 案號 88107768 六、申請專利範圍 —第一電晶體具有一導電路徑和一控制端，第一電 晶體導電路徑之第一端連接於第一電壓供應執道，第一電 晶體導電路徑之第二端連接於第二電壓供應軌道，和第一 電晶體之控制端之連接以接受第一輸入電壓； 一第二電晶體具有一導電路徑和一控制端，一第二 電晶體導電路徑之第一端連接於第一電壓供應軌道，一第 二電晶體導電路徑之第二端連接於第二電壓供應軌道，和 第二電晶體之控制端之連接以接受第二輸入電壓； 一電流源連接於第一和第二電晶體導電路徑之第二 端和第二電壓供應軌道； (C) 一第一輸出端，其提供依據第一電晶體導電路徑 電流之第一輸出信號，第一輸出端經由第一電阻元件連接 於至少第一和第二電壓供應軌道之一； (d) —第二輸出端，其提供依據第二電晶體導電路徑 電流之一第二輸出信號，第二輸出端經由第二電阻元件連 接於至少第一和第二電壓供應執道之一； (e) —回授電路，其檢測第一和第二輸出信號之平均 值，和提供一回授信號； (f) 一運算放大器接受其第一輸入之控制信號和接受 其第二輸入之回授信號，和提供放大器輸出信號； (g) 至少一電路元件用於控制經過第一和第二電阻元 件之電流，和因此，第一和第二輸出端之電壓為回應放大 器輸出信號以引致第一和第二輸出信號之平均值至該控制 信號之值。

   O:\58\58439.ptc 第2頁 2001.02.21.015 448 624

   O:\58\58439.ptc 第3頁 2001.02.21.016