IT201900001913A1 - Circuito di interfaccia e procedimento corrispondente - Google Patents

Circuito di interfaccia e procedimento corrispondente Download PDF

Info

Publication number
IT201900001913A1
IT201900001913A1 IT102019000001913A IT201900001913A IT201900001913A1 IT 201900001913 A1 IT201900001913 A1 IT 201900001913A1 IT 102019000001913 A IT102019000001913 A IT 102019000001913A IT 201900001913 A IT201900001913 A IT 201900001913A IT 201900001913 A1 IT201900001913 A1 IT 201900001913A1
Authority
IT
Italy
Prior art keywords
circuit
input
sig
resistors
differential
Prior art date
Application number
IT102019000001913A
Other languages
English (en)
Inventor
Germano Nicollini
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102019000001913A priority Critical patent/IT201900001913A1/it
Priority to US16/785,831 priority patent/US11171620B2/en
Publication of IT201900001913A1 publication Critical patent/IT201900001913A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45074—A comparator circuit compares the common mode signal to a reference before controlling the differential amplifier or related stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45431—Indexing scheme relating to differential amplifiers the CMCL output control signal being a current signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Communication Control (AREA)

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
“Circuito di interfaccia e procedimento corrispondente”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa ai circuiti di interfaccia. Una o più forme di attuazione possono essere applicate, per esempio, ai circuiti di interfaccia da alta a bassa tensione.
Una o più forme di attuazione possono essere applicate, per esempio, ai circuiti integrati (IC) caricatori di potenza senza fili (“wireless”).
Sfondo tecnologico
Circuiti di interfaccia robusti e programmabili atti a convertire, per esempio, segnali ad alta tensione in segnali a bassa tensione sono desiderabili per varie applicazioni.
Essere “robusto” significa che un tale circuito è atto a resistere a livelli di alta tensione di circa 70 V o più senza che ciò abbia come risultato un danno di una sezione a bassa tensione che ci si aspetta che funzioni, per esempio, in un intervallo di tensione da 1,8 V a 5 V.
Essere “programmabile” significa che una tale interfaccia ha un guadagno che può essere programmato in un certo intervallo, per esempio un guadagno negativo (attenuazione) programmabile in un intervallo, come da -20 dB a -40 dB.
Circuiti di interfaccia come qui discussi possono essere usati, per esempio, in sistemi di potenza wireless o in sistemi di rilevazione di oggetti, dove la capacità di determinare quando un ricevitore “amico” è entro una portata accettabile del trasmettitore prima di cominciare a fornire potenza rappresenta una caratteristica desiderabile.
Scopo e sintesi
Nonostante l’attività piuttosto vasta in tale settore, sono desiderabili ulteriori soluzioni perfezionate.
Uno scopo di una o più forme di attuazione è di contribuire a fornire una tale soluzione perfezionata.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un circuito di interfaccia avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono essere relative a un procedimento corrispondente.
Le rivendicazioni sono parte integrante della descrizione delle forme di attuazione come qui fornita.
Una o più forme di attuazione possono offrire vari vantaggi come, per esempio:
- alta stabilità, con il funzionamento dell’interfaccia non direttamente riferito a una capacità esterna incognita e molto variabile di un circuito nell’anello di retroazione, cosicché può essere evitata la presenza di poli nel guadagno di anello,
- si fornisce un dispositivo robusto nel quale lo stadio di ingresso di un amplificatore che rappresenta il nucleo dell’interfaccia non è connesso direttamente ai pad di ingresso del circuito di interfaccia,
- un’impedenza (molto) bassa “vista” dalla corrente di ingresso a causa della presenza di uno specchio di corrente differenziale attivo, con un tale vantaggio che si applica sia alle correnti differenziali sia a quelle di modo comune,
- nessun vincolo stringente che si applica alla (alta) tensione di ingresso.
Breve descrizione delle figure
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 è uno schema circuitale di un circuito di interfaccia di tensione tradizionale,
- la Figura 2 è un esempio di uno schema circuitale di forme di attuazione, e
- la Figura 3 è un esempio di uno schema a blocchi di un dispositivo comprendente un circuito secondo forme di attuazione.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di vari esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
Nelle figure, un riferimento 10 indica nel suo complesso un circuito di interfaccia configurato per convertire un segnale di tensione di ingresso VHV_sig in un segnale di tensione di uscita VLV_sig.
Per esempio, il circuito 10 può ricevere un segnale di ingresso (“ad alta tensione”) VHV_sig in un intervallo da 20 Vrms a 50 Vrms e può convertirlo in un segnale di uscita (“a bassa tensione”) VLV_sig nell’intervallo da 0,5 Vrms a 2,0 Vrms, vale a dire con il segnale di uscita VLV_sig che è una versione ridotta o attenuata del segnale di ingresso VHV_sig.
Naturalmente, i valori indicati in precedenza sono puramente esemplificativi e non limitativi.
Come rappresentato qui a titolo di esempio, il segnale di ingresso VHV_sig può essere un segnale di tensione differenziale applicato tra un primo nodo di ingresso (positivo) VHV_sig_P e un secondo nodo di ingresso (negativo) VHV_sig_N.
Similmente, il segnale di uscita VLV_sig come rappresentato qui a titolo di esempio può essere una tensione differenziale tra un primo nodo di uscita (positiva) VLV_sig_P e un secondo nodo di uscita (negativa) VLV_sig_N.
Si apprezzerà che, in tutta questa descrizione, una stessa designazione può essere usata per semplicità e facilità di comprensione per indicare un certo componente o nodo del circuito (per esempio, un resistore) così come un segnale presente a quel nodo/componente.
Nell’esempio del caso presentato nella Figura 1 (e anche nella Figura 2), la tensione di ingresso VHV_sig è rappresentata a titolo di esempio come applicata (o rilevata) attraverso un circuito risonante LC di antenna equivalente che comprende un condensatore C e un induttore L, con Cext esemplificativa di possibili capacità di cablaggio/ parassite a ciò associate.
Si apprezzerà che una tale rappresentazione è puramente esemplificativa e non è da interpretare, neppure indirettamente, in un senso limitativo delle forme di attuazione.
In una o più forme di attuazione, il segnale di ingresso VHV_sig differenziale è trasferito verso i pad di ingresso 12a, 12b di uno stadio di circuito differenziale comprendente un amplificatore completamente differenziale 14 avente un primo ingresso 141a (per esempio, invertente) e un secondo ingresso 141b (per esempio, non invertente).
L’amplificatore completamente differenziale 14 ha anche un primo nodo di uscita 142a (positiva, per esempio) e un secondo nodo di uscita 142b (negativa, per esempio) con la tensione di uscita VLV_sig disponibile attraverso i nodi di uscita 142a, 142b.
Come tradizionale negli amplificatori completamente differenziali, la differenza delle tensioni di uscita (cioè, VLV_sig_P - VLV_sig_N = VLV_sig, vale a dire la tensione tra i nodi di uscita 142a, 142b) è uguale alla differenza tra le tensioni di ingresso (vale a dire, la tensione tra i nodi di ingresso 141a, 141b) moltiplicata per il guadagno dell’amplificatore completamente differenziale 14.
La tensione di modo comune delle tensioni di uscita, cioè, (VLV_sig_P + VLV_sig_N)/2 non dipende dalle tensioni di ingresso. Come rappresentato qui a titolo di esempio, si può considerare che la tensione di modo comune VCM sia impostata direttamente da un terzo ingresso di tensione avente un valore vicino a metà della tensione di alimentazione VCC dell’amplificatore.
Come rappresentato a titolo di esempio nelle Figure 1 e 2, due resistori esterni (grandi) Rext sono disposti:
- in un (primo) percorso o linea di flusso di corrente tra il nodo di ingresso VHV_sig_P e il pad di ingresso 12a, - in un (secondo) percorso o linea di flusso di corrente tra il nodo di ingresso VHV_sig_N e il pad di ingresso 12b.
Questi due resistori possono avere un (primo) valore di resistenza - indicato per semplicità con Rext - e possono convertire la (alta) tensione differenziale VHV_sig = VHV_sig_P - VHV_sig_N in una corrente differenziale attraverso i pad 12a, 12b.
La corrente differenziale così prodotta può essere convertita nella tensione differenziale VLV_sig = VLV_sig_P -VLV_sig_N all’uscita dell’amplificatore 14 grazie a due resistori RG in una seconda coppia di resistori RG.
Questi due resistori possono avere un (secondo) valore di resistenza - indicato per semplicità con RG - e possono essere considerati come resistori di retroazione “trimmerabili” interni disposti:
- tra la prima uscita 142a e il primo ingresso 141a dell’amplificatore 14, e
- tra la seconda uscita 142b e il secondo ingresso 141b dell’amplificatore 14.
Nel diagramma della Figura 1, i riferimenti 16a e 16b indicano circuiti di livellamento attivi (di un tipo noto agli esperti nella tecnica) che agiscono ai pad 12a, 12b al fine di livellare a massa i livelli (di tensione) indesiderabilmente elevati presenti ai pad 12a, 12b per qualsiasi motivo.
Il guadagno di ingresso-uscita di un circuito 10, come rappresentato a titolo di esempio nella Figura 1, può essere espresso come VLV_sig/VHV_sig = -RG/Rext.
Per esempio, con un amplificatore 10 alimentato a una tensione VCC nell’intervallo da 1,8 V a 5 V e una tensione di modo comune VCM nell’intervallo da 0,9 V a 2,5 V, il valore di resistenza dei resistori “esterni” Rext può essere impostato nell’intervallo delle centinaia di kohm, 300 kohm per esempio, mentre il valore di resistenza per i resistori RG può essere impostato (per esempio, programmato o regolato) da alcuni kohm alle decine di kohm, per esempio, da 3 kohm a 30 kohm.
Un dispositivo rappresentato a titolo di esempio nella Figura 1 può presentare certi inconvenienti in relazione a un’alta sensibilità ai problemi di stabilità. Questi possono essere relativi al fatto che, con il valore di resistenza per i resistori RG reso variabile, una certa Cext può essere associata ai resistori Rext e ai pad 12a, 12b.
Il valore per Cext è generalmente noto e può dipendere da vari fattori, come l’applicazione considerata o l’implementazione della scheda (come una scheda a circuito stampato o PCB (“Printed Circuit Board”), per esempio). Il valore per Cext può così trovarsi in un intervallo da 5 pF a 50 pF e dare origine (in combinazione con i valori di resistenza per i resistori RG come discusso in precedenza) a un polo nel guadagno di anello a una frequenza fpole data da:
fpole = (1/2π).(1/RGCext)
Un tale polo non si trova necessariamente a un’alta frequenza (vale a dire, una frequenza più alta della larghezza di banda di guadagno unitario dell’amplificatore 14). Questo rende desiderabile la cancellazione o la compensazione di un tale polo, al fine di evitare problemi di instabilità.
Un modo per compensare un tale polo può comportare di fornire uno zero nel semipiano di sinistra (molto) vicino alla frequenza del polo. Questo risultato può essere ottenuto inserendo un condensatore attraverso i resistori RG nelle linee di retroazione dell’amplificatore 14 o sfruttando un resistore di annullamento come derivante eventualmente da una compensazione di Miller (si veda, per esempio P. R. Gray e R. G. Meyer: “MOS Operational Amplifier Design – A Tutorial Overview”, IEEE. JSSC, vol.
17, n. 6, pagine da 969 a 982, dicembre 1982).
Il primo approccio considerato in precedenza può comportare di usare una capacità di retroazione di (almeno) un ordine di grandezza più grande del massimo valore atteso per Cext (50 pF, per esempio), vale a dire con un valore di capacità, diciamo, di 500 pF o maggiore. Ciò può avere come risultato una enorme occupazione di area di silicio: la capacità aggiunta occuperebbe facilmente un’area maggiore dell’intero circuito, rendendo così difficilmente accettabile una tale soluzione.
Il secondo approccio considerato in precedenza può comportare di inserire un resistore in serie con il condensatore di Miller. Un tale resistore dovrebbe essere desiderabilmente dello stesso tipo di RG al fine di facilitare l’inseguimento delle variazioni di processo e di temperatura in RG, con il resistore di compensazione reso anche programmabile insieme a RG al fine di potere inseguire il valore selezionato per RG.
Questo può comportare di replicare un trimming di RG intorno al resistore di annullamento con, di nuovo, uno spreco di area.
In aggiunta, un tale approccio soffrirà di nuovo per il fatto che Cext è incognita. Il fatto che l’ubicazione esatta del polo alla frequenza fpole è incognita a priori ostacola una compensazione dello zero buona o perfino appena approssimata.
Per esempio, una cancellazione soddisfacente può essere perseguita con riferimento a un valore per Cext più o meno nel mezzo dell’intervallo atteso di variazione, tuttavia con problemi di stabilità che rimangono per i valori alle estremità dell’intervallo.
Nella Figura 2 le parti, gli elementi e/o i segnali simili a parti, a elementi e/o a segnali già discussi in precedenza con riferimento alla Figura 1 sono indicati con simboli di riferimento simili. Perciò, una descrizione dettagliata corrispondente non sarà ripetuta per brevità.
In forme di attuazione, come rappresentato a titolo di esempio nella Figura 2, è fornita una coppia di circuiti di amplificatore di polarizzazione 20a e 20b:
- tra il pad 12a e il primo ingresso 141a dell’amplificatore 14, e
- tra il pad 12b e l’ingresso 141b dell’amplificatore 14.
In forme di attuazione, come rappresentato a titolo di esempio nella Figura 2, ciascuno dei due stadi di amplificatore di polarizzazione 20a e 20b comprende, a sua volta, un circuito differenziale 200a, 200b (un amplificatore operazionale o OpAmp, per esempio) avente un primo ingresso di riferimento (per esempio, invertente) accoppiato alla tensione di modo comune VCM dell’amplificatore 14 e un secondo ingresso (per esempio, non invertente) accoppiato a uno rispettivo dei pad 12a, 12b.
In forme di attuazione, come rappresentato a titolo di esempio nella Figura 2, i circuiti differenziali (gli OpAmp, per semplicità) 200a, 200b pilotano mediante i loro nodi di uscita rispettive coppie di transistori 202a, 204a e 202b, 204b rappresentati qui a titolo di esempio sotto forma di transistori MOSFET.
In una o più forme di attuazione come rappresentato qui a titolo di esempio, le uscite dai circuiti differenziali 200a, risp. 200b sono accoppiate ai terminali o agli elettrodi di controllo (i gate nell’esempio del caso di transistori a effetto di campo, come i transistori MOSFET) dei transistori 202a, 204a risp. 202b, 204b.
Inoltre, il “primo” transistore in ciascuna coppia (cioè, il transistore 202a, risp. 202b) ha i canali di percorsi di corrente attraverso di esso (source-drain, nel caso di transistori a effetto di campo come i MOSFET rappresentati qui a titolo di esempio) accoppiati tra il pad 12a, 12b e la massa.
Il “secondo” transistore in ciascuna coppia (cioè, i transistori 204a, risp. 204b) è accoppiato, a sua volta, con i canali o i percorsi di corrente attraverso di esso (source-drain, nel caso di transistori a effetto di campo come i MOSFET rappresentati qui a titolo di esempio) accoppiati tra il primo ingresso 141a e la massa e tra il secondo ingresso 141b dell’amplificatore 14 e la massa.
In un dispositivo come rappresentato a titolo di esempio nella Figura 2, di nuovo i resistori (esterni) Rext convertono una (alta) tensione differenziale VHV_sig = VVH_sig_P - VHV_sig_N in una corrente differenziale con le tensioni di pad VPAD_P e VPAD_N fissate a VCM dagli amplificatori di polarizzazione 200a, 200b.
Allo stesso tempo, gli amplificatori di polarizzazione 200a, 200b implementano anche specchi di corrente differenziali (per esempio, due specchi di corrente attivi a canale n) insieme a generatori di corrente IB accoppiati tra la tensione di alimentazione VCC e i pad 12a, 12b con la corrente IB rispecchiata in linee di corrente tra il terminale di alimentazione VCC e gli ingressi dell’amplificatore 14 ai quali sono accoppiati i transistori 204a, 204b.
In una o più forme di attuazione, i generatori di corrente che forniscono alla corrente IB possono essere implementati e configurati - in maniera nota agli esperti nella tecnica - in modo tale che la corrente IB possa avere un’intensità più alta (per esempio, dal 20% al 50% più alta) della più alta (massima) corrente che ci si aspetta che scorra nei resistori esterni Rext. Ci si può aspettare che quest’ultima corrente abbia un’intensità, per esempio, di circa 100 microA.
Di nuovo, la corrente differenziale è convertita mediante l’amplificatore 14 in una tensione di uscita differenziale VLV_sig = VLV_sig_P - VLV_sig_N grazie ai resistori di retroazione RG con un guadagno di ingresso-uscita per un dispositivo come rappresentato a titolo di esempio nella Figura 2 dato di nuovo da
VLV_sig/VHV_sig = -RG/Rext
In un dispositivo come rappresentato a titolo di esempio nella Figura 2, il guadagno è determinato di nuovo dal rapporto tra il valore di resistenza dei resistori di retroazione RG dell’amplificatore 14 e il valore di resistenza dei resistori esterni Rext con tale rapporto atto di nuovo a essere reso regolabile/programmabile e il polo nel guadagno di anello mosso in questo caso a una frequenza
f’pole = (1/2π).(1/RGCP)
dove CP è la capacità parassita ai nodi di ingresso 141a, 141b dell’amplificatore 14 che è nota e presumibilmente (molto) bassa.
Di conseguenza, il polo alla frequenza f’pole sarà situato a una frequenza (molto) alta, il che evita problemi di stabilità. Un tale polo si trova in effetti al di fuori della larghezza di banda di guadagno unitario dell’amplificatore, il che facilita il fatto di evitare una qualsiasi compensazione e degli inconvenienti ad essa associati.
Lo schema a blocchi della Figura 3 è un esempio di un dispositivo che può comprendere un circuito 10 come rappresentato a titolo di esempio in precedenza nel quadro di un sistema di rilevamento di oggetti.
Tali sistemi di rilevamento sono sempre più considerati per l’uso nel settore automotive come rappresentato a titolo di esempio , per esempio in:
https://www.electronicdesign.com/automotive/radar-andultrasonic-sensors-strengthen-adas-object-detection
Un tale sistema, come rappresentato a titolo di esempio nella Figura 3, comprende un ricetrasmettitore a ultrasuoni 1000 pilotato dalle uscite OUTA, OUTB di un trasmettitore TX.
Il ricetrasmettitore a ultrasuoni 1000 può generare un’onda trasmessa TW che ci si aspetta che sia riflessa in un bersaglio T da rilevare e che sia inviata a ritroso come un’onda riflessa RW.
Il trasduttore a ultrasuoni 1000 può essere configurato (in maniera nota agli esperti nella tecnica) in modo da agire sia come un trasduttore di trasmissione per generare l’onda trasmessa, TW, sia come un trasduttore di ricezione per convertire l’onda riflessa, RW, in un segnale di ricezione elettrico applicato come un segnale ad alta tensione VHV_sig all’ingresso IN di un circuito di interfaccia 10 come qui discusso.
Il segnale a bassa tensione VLV_sig fornito in uscita dal circuito di interfaccia 10 può essere applicato, come un segnale a bassa tensione VLV_sig, all’ingresso di una catena di elaborazione comprendente, per esempio:
- un convertitore analogico/digitale 2000, e
- un circuito di riconoscimento di oggetti 3000.
Sia il circuito di elaborazione 2000 sia il circuito di riconoscimento di oggetti 3000 sono atti ad essere configurati secondo criteri noti agli esperti nella tecnica, rendendo così superfluo fornire una descrizione dettagliata corrispondente.
In maniera nota similmente agli esperti nella tecnica, il guadagno (attenuazione) del circuito di interfaccia 10 può essere regolato, in base alla relazione VLV_sig/VHV_sig = RG/Rext, agendo sui resistori RG.
In tal modo, il valore dei resistori RG può essere regolato in funzione di VHV_sig (in base alla relazione VLV_sig/VHV_sig = -RG/Rext), al fine di mantenere VLV_sig entro un intervallo di funzionamento “sicuro” della circuiteria 2000 (e 3000).
Questo può facilitare, per esempio, il fatto di rendere il circuito di interfaccia 10 “programmabile” (per es. agendo sui resistori RG) con un guadagno che può essere programmato in un certo intervallo.
Similmente, forme di attuazione come rappresentato qui a titolo di esempio possono essere “robuste” nella misura in cui possono essere atte a resistere a livelli di alta tensione di circa 70 V o più, per esempio, senza che questo abbia come risultato un danno di una sezione a bassa tensione (si vedano, per esempio, i circuiti 2000 e 3000 nella Figura 3).
Un circuito (per esempio, 10) come rappresentato qui a titolo di esempio può comprendere:
- un ingresso differenziale comprendente un primo nodo di ingresso (per esempio, VHV_sig_P) e un secondo nodo di ingresso (per esempio, VHV_sig_N) configurati per ricevere tra loro un segnale di ingresso (per esempio, VHV_sig),
- uno stadio di circuito differenziale, avente un primo pad di ingresso (per esempio, 12a) e un secondo pad di ingresso (per esempio, 12b), lo stadio di circuito differenziale comprendendo un circuito amplificatore completamente differenziale (per esempio, 14) avente un primo ingresso (per esempio, invertente) (per esempio, 141a) accoppiato al primo pad di ingresso, un secondo ingresso (per esempio, non invertente) (per esempio, 141b) accoppiato al secondo pad di ingresso, così come un’uscita differenziale comprendente un primo nodo di uscita (per esempio VLV_sig_P) e un secondo nodo di uscita (per esempio, VLV_sig_N) configurati per fornire tra loro un segnale di uscita (per esempio, VLV_sig), il circuito amplificatore completamente differenziale avendo una tensione di modo comune (per esempio, VCM),
- una prima coppia di resistori (per esempio, Rext) aventi un primo valore di resistenza, i resistori nella prima coppia di resistori disposti rispettivamente (l’uno) in un primo percorso di flusso di corrente dal primo nodo di ingresso al primo pad di ingresso dello stadio di circuito differenziale e (l’altro) in un secondo percorso di flusso di corrente dal secondo nodo di ingresso al secondo pad di ingresso dello stadio di circuito differenziale,
- una seconda coppia di resistori (per esempio, RG) aventi un secondo valore di resistenza, i resistori nella seconda coppia di resistori disposti rispettivamente (l’uno) in un primo percorso di retroazione dal primo nodo di uscita al primo ingresso del circuito amplificatore completamente differenziale e (l’altro) in un secondo percorso di retroazione dal secondo nodo di uscita al secondo ingresso del circuito amplificatore completamente differenziale,
in cui il circuito può comprendere una coppia di stadi di amplificatore di polarizzazione (per esempio, 20a, 20b) sensibile alla tensione di modo comune (per esempio, VCM) del circuito amplificatore completamente differenziale, gli stadi di amplificatore di polarizzazione nella coppia di stadi di amplificatore di polarizzazione disposti rispettivamente in un primo percorso di specchio di corrente (per esempio, 202a, 204a) dal primo pad di ingresso dello stadio di circuito differenziale al primo ingresso del circuito amplificatore completamente differenziale e in un secondo percorso di specchio di corrente (per esempio, 202b, 204b) dal secondo pad di ingresso dello stadio di circuito differenziale al secondo ingresso del circuito amplificatore completamente differenziale, in cui gli stadi di amplificatore di polarizzazione nella coppia di stadi di amplificatore di polarizzazione sono configurati per mantenere il primo pad di ingresso e il secondo pad di ingresso dello stadio di circuito differenziale alla tensione di modo comune del circuito amplificatore completamente differenziale.
In un circuito come rappresentato qui a titolo di esempio, gli stadi di amplificatore di polarizzazione nella coppia di stadi di amplificatore di polarizzazione possono comprendere rispettivi circuiti differenziali (per esempio, 200a, 200b), detti circuiti differenziali avendo:
- un ingresso di riferimento configurato per rilevare la tensione di modo comune del circuito amplificatore completamente differenziale;
- un ingresso di confronto accoppiato al primo pad di ingresso, risp. al secondo pad di ingresso dello stadio di circuito differenziale; e
- una uscita di polarizzazione accoppiata (per esempio, 204a, 204b) al primo ingresso (invertente, per esempio) risp. al secondo ingresso (non invertente, per esempio) del circuito amplificatore completamente differenziale.
In un circuito come rappresentato qui a titolo di esempio il primo percorso di specchio di corrente (per esempio, 202a, 204a) e il secondo percorso di specchio di corrente (per esempio, 202b, 204b) comprendono un rispettivo primo (per esempio, 202a, 202b) e un rispettivo secondo (per esempio, 204a, 204b) transistore aventi i loro terminali di controllo pilotati congiuntamente da un circuito differenziale in un rispettivo stadio di amplificatore di polarizzazione nella coppia di stadi di amplificatore di polarizzazione con:
- il primo transistore (per esempio, 202a, 202b) avente il percorso di corrente attraverso di esso accoppiato tra il primo pad di ingresso (per esempio, 12a) dello stadio di circuito differenziale e la massa, risp. il secondo pad di ingresso (per esempio, 12b) dello stadio di circuito differenziale e la massa; e
- il secondo transistore avente il percorso di corrente attraverso di esso accoppiato tra il primo ingresso (per esempio, 141a) del circuito amplificatore completamente differenziale e la massa, risp. il secondo ingresso (per esempio, 141b) del circuito amplificatore completamente differenziale e la massa.
In un circuito come rappresentato qui a titolo di esempio, i resistori nella seconda coppia di resistori possono essere resistori variabili con un secondo valore di resistenza variabile selettivamente.
Un circuito come rappresentato qui a titolo di esempio può comprendere livellamenti di tensione attivi disposti tra il primo pad di ingresso (per esempio, 12a) dello stadio di circuito differenziale e la massa, risp. il secondo pad di ingresso (per esempio, 12b) dello stadio di circuito differenziale e la massa.
In un circuito come rappresentato qui a titolo di esempio, i resistori nella prima coppia di resistori possono avere un primo valore di resistenza, il primo valore di resistenza più alto del secondo valore di resistenza dei resistori nella seconda coppia di resistori, in cui detto segnale di uscita può essere una versione attenuata del segnale di ingresso.
In un circuito come rappresentato qui a titolo di esempio:
- i resistori nella prima coppia di resistori (Rext) possono essere configurati per essere attraversati da una corrente che ha un certo valore più alto,
- il primo percorso di specchio di corrente (per esempio, 202a, 204a) e il secondo percorso di specchio di corrente (per esempio, 202b, 204b) possono essere dimensionati per rispecchiare una corrente (Ib) che ha un valore più alto, opzionalmente dal 20% al 50% più alto, di detto certo valore più alto.
Un dispositivo come rappresentato qui a titolo di esempio può comprendere:
- un circuito ricevitore (per esempio, 1000) configurato per produrre segnali ad alta tensione,
- una circuiteria di elaborazione di segnale (per esempio, 2000, 3000) configurata per operare su segnali a bassa tensione,
- un circuito secondo una qualsiasi delle rivendicazioni precedenti, il circuito avendo detto ingresso differenziale accoppiato al circuito ricevitore e configurato per ricevere da esso segnali ad alta tensione, e detta uscita differenziale accoppiata a detta circuiteria di elaborazione di segnale per fornire a essa segnali a bassa tensione.
Un dispositivo come rappresentato qui a titolo di esempio può comprendere:
- il circuito ricevitore configurato per ricevere un’onda di rilevazione di oggetti (per esempio, RW) riflessa da un oggetto (per esempio, T) e per produrre segnali ad alta tensione in funzione dell’onda di rilevazione di oggetti ricevuta,
- la circuiteria di elaborazione di segnale comprendendo un circuito di riconoscimento di oggetti configurato per riconoscere l’oggetto sotto rilevazione in funzione di segnali a bassa tensione dal circuito.
Un procedimento per fare funzionare un circuito come rappresentato qui a titolo di esempio o un dispositivo come rappresentato qui a titolo di esempio può comprendere almeno uno tra:
- variare selettivamente il rapporto tra detto secondo valore di resistenza e detto primo valore di resistenza variando con ciò il rapporto tra detto segnale di uscita e detto segnale di ingresso, e/o
- dimensionare i resistori nella prima coppia di resistori che devono essere attraversati da una corrente che ha un certo valore più alto e configurare il primo percorso di specchio di corrente e il secondo percorso di specchio di corrente per rispecchiare una corrente (Ib) che ha un valore più alto, opzionalmente dal 20% al 50% più alto, di detto certo valore più alto.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto qui, puramente a titolo di esempio, senza uscire dall’ambito di protezione.
L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims (10)

  1. RIVENDICAZIONI 1. Circuito (10), comprendente: - un ingresso differenziale comprendente un primo nodo di ingresso (VHV_sig_P) e un secondo nodo di ingresso (VHV_sig_N) configurati per ricevere tra loro un segnale di ingresso (VHV_sig), - uno stadio di circuito differenziale avente un primo pad di ingresso (12a) e un secondo pad di ingresso (12b), lo stadio di circuito differenziale comprendendo un circuito amplificatore completamente differenziale (14) avente un primo ingresso (141a) accoppiato al primo pad di ingresso (12a), un secondo ingresso (141b) accoppiato al secondo pad di ingresso (12b) così come un’uscita differenziale comprendente un primo nodo di uscita (VLV_sig_P) e un secondo nodo di uscita (VLV_sig_N) configurati per fornire tra loro un segnale di uscita (VLV_sig), il circuito amplificatore completamente differenziale avendo una tensione di modo comune (VCM), - una prima coppia di resistori (Rext) aventi un primo valore di resistenza, i resistori nella prima coppia di resistori disposti rispettivamente in un primo percorso di flusso di corrente dal primo nodo di ingresso (VHV_sig_P) al primo pad di ingresso (12a) dello stadio di circuito differenziale e in un secondo percorso di flusso di corrente dal secondo nodo di ingresso (VHV_sig_N) al secondo pad di ingresso (12b) dello stadio di circuito differenziale, - una seconda coppia di resistori (RG) aventi un secondo valore di resistenza, i resistori nella seconda coppia di resistori disposti rispettivamente in un primo percorso di retroazione dal primo nodo di uscita (VLV_sig_P) al primo ingresso (141a) del circuito amplificatore completamente differenziale (14) e in un secondo percorso di retroazione dal secondo nodo di uscita (VLV_sig_N) al secondo ingresso (141b) del circuito amplificatore completamente differenziale (14), in cui il circuito comprende una coppia di stadi di amplificatore di polarizzazione (20a, 20b) sensibile alla tensione di modo comune (VCM) del circuito amplificatore completamente differenziale (14), gli stadi di amplificatore di polarizzazione nella coppia di stadi di amplificatore di polarizzazione (20a, 20b) disposti rispettivamente in un primo percorso di specchio di corrente (202a, 204a) dal primo pad di ingresso (12a) dello stadio di circuito differenziale al primo ingresso (141a) del circuito amplificatore completamente differenziale (14) e in un secondo percorso di specchio di corrente (202b, 204b) dal secondo pad di ingresso (12b) dello stadio di circuito differenziale al secondo ingresso (141b) del circuito amplificatore completamente differenziale (14), in cui gli stadi di amplificatore di polarizzazione nella coppia di stadi di amplificatore di polarizzazione (20a, 20b) sono configurati per mantenere il primo pad di ingresso (12a) e il secondo pad di ingresso (12b) dello stadio di circuito differenziale alla tensione di modo comune (VCM) del circuito amplificatore completamente differenziale (14).
  2. 2. Circuito (10) secondo la rivendicazione 1, in cui gli stadi di amplificatore di polarizzazione nella coppia di stadi di amplificatore di polarizzazione (20a, 20b) comprendono rispettivi circuiti differenziali (200a, 200b), detti circuiti differenziali (200a, 200b) avendo: - un ingresso di riferimento configurato per rilevare la tensione di modo comune (VCM) del circuito amplificatore completamente differenziale (14); - un ingresso di confronto accoppiato al primo pad di ingresso (12a), risp. al secondo pad di ingresso (12b) dello stadio di circuito differenziale; e - una uscita di polarizzazione accoppiata (204a, 204b) al primo ingresso (141a) risp. al secondo ingresso (141b) del circuito amplificatore completamente differenziale (14).
  3. 3. Circuito (10) secondo la rivendicazione 1 o la rivendicazione 2, in cui il primo percorso di specchio di corrente (202a, 204a) e il secondo percorso di specchio di corrente (202b, 204b) comprendono un rispettivo primo (202a, 202b) e un rispettivo secondo (204a, 204b) transistore aventi i loro terminali di controllo pilotati congiuntamente da un circuito differenziale (200a, 200b) in un rispettivo stadio di amplificatore di polarizzazione nella coppia di stadi di amplificatore di polarizzazione (20a, 20b) con: - il primo transistore (202a, 202b) avente il percorso di corrente attraverso di esso accoppiato tra il primo pad di ingresso (12a) dello stadio di circuito differenziale e la massa, risp. il secondo pad di ingresso (12b) dello stadio di circuito differenziale e la massa; e - il secondo transistore (204a, 204b) avente il percorso di corrente attraverso di esso accoppiato tra il primo ingresso (141a) del circuito amplificatore completamente differenziale (14) e la massa, risp. il secondo ingresso (141b) del circuito amplificatore completamente differenziale (14) e la massa.
  4. 4. Circuito (10) secondo una qualsiasi delle rivendicazioni precedenti, in cui i resistori nella seconda coppia di resistori (RG) sono resistori variabili con un secondo valore di resistenza variabile selettivamente (RG).
  5. 5. Circuito (10) secondo una qualsiasi delle rivendicazioni precedenti, comprendente livellamenti di tensione attivi (16a, 16b) disposti tra il primo pad di ingresso (12a) dello stadio di circuito differenziale e la massa, risp. il secondo pad di ingresso (12b) dello stadio di circuito differenziale e la massa.
  6. 6. Circuito (10) secondo una qualsiasi delle rivendicazioni precedenti, in cui i resistori nella prima coppia di resistori (Rext) hanno un primo valore di resistenza, il primo valore di resistenza più alto del secondo valore di resistenza dei resistori nella seconda coppia di resistori (RG), in cui detto segnale di uscita (VLV_sig) è una versione attenuata del segnale di ingresso (VHV_sig).
  7. 7. Circuito (10) secondo una qualsiasi delle rivendicazioni precedenti, in cui: - i resistori nella prima coppia di resistori (Rext) sono configurati per essere attraversati da una corrente che ha un certo valore più alto, - il primo percorso di specchio di corrente (202a, 204a) e il secondo percorso di specchio di corrente (202b, 204b) sono dimensionati per rispecchiare una corrente (Ib) che ha un valore più alto, preferibilmente dal 20% al 50% più alto di detto certo valore più alto.
  8. 8. Dispositivo, comprendente: - un circuito ricevitore (1000) configurato per produrre segnali ad alta tensione (VHV_sig), - una circuiteria di elaborazione di segnale (2000, 3000) configurata per operare su segnali a bassa tensione (VLV_sig), - un circuito (10) secondo una qualsiasi delle rivendicazioni precedenti, il circuito avendo detto ingresso differenziale (VHV_sig_P; VHV_sig_N) accoppiato al circuito ricevitore (1000) e configurato per ricevere da esso segnali ad alta tensione (VHV_sig) e detta uscita differenziale (VLV_sig_P; VLV_sig_N) accoppiata a detta circuiteria di elaborazione di segnale (2000, 3000) per fornire a essa segnali a bassa tensione (VLV_sig).
  9. 9. Dispositivo secondo la rivendicazione 8, comprendente: - il circuito ricevitore (1000) configurato per ricevere un’onda di rilevazione di oggetti (RW) riflessa da un oggetto sotto rilevazione (T) e per produrre segnali ad alta tensione (VHV_sig) in funzione dell’onda di rilevazione di oggetti (RW) ricevuta, - la circuiteria di elaborazione di segnale (2000, 3000) comprendendo un circuito di riconoscimento di oggetti (3000) configurato per riconoscere l’oggetto sotto rilevazione (T) in funzione di segnali a bassa tensione (VLV_sig) dal circuito (10).
  10. 10. Procedimento per fare funzionare un circuito (10) secondo una qualsiasi delle rivendicazioni da 1 a 7 o un dispositivo secondo la rivendicazione 8 o la rivendicazione 9, il procedimento comprendendo almeno uno tra: - variare selettivamente il rapporto tra detto secondo valore di resistenza (RG) e detto primo valore di resistenza (Rext) variando con ciò il rapporto tra detto segnale di uscita (VLV_sig) e detto segnale di ingresso (VHV_sig), e/o - dimensionare i resistori nella prima coppia di resistori (Rext) che devono essere attraversati da una corrente che ha un certo valore più alto e configurare il primo percorso di specchio di corrente (202a, 204a) e il secondo percorso di specchio di corrente (202b, 204b) per rispecchiare una corrente (Ib) che ha un valore più alto, preferibilmente dal 20% al 50% più alto, di detto certo valore più alto.
IT102019000001913A 2019-02-11 2019-02-11 Circuito di interfaccia e procedimento corrispondente IT201900001913A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT102019000001913A IT201900001913A1 (it) 2019-02-11 2019-02-11 Circuito di interfaccia e procedimento corrispondente
US16/785,831 US11171620B2 (en) 2019-02-11 2020-02-10 Interface circuit and corresponding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102019000001913A IT201900001913A1 (it) 2019-02-11 2019-02-11 Circuito di interfaccia e procedimento corrispondente

Publications (1)

Publication Number Publication Date
IT201900001913A1 true IT201900001913A1 (it) 2020-08-11

Family

ID=66380054

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102019000001913A IT201900001913A1 (it) 2019-02-11 2019-02-11 Circuito di interfaccia e procedimento corrispondente

Country Status (2)

Country Link
US (1) US11171620B2 (it)
IT (1) IT201900001913A1 (it)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0736968A2 (en) * 1995-04-07 1996-10-09 Nec Corporation Offset cancelling amplifier circuit
GB2344902A (en) * 1998-12-18 2000-06-21 Ericsson Telefon Ab L M Level shift circuit with feedback
US20080157847A1 (en) * 2007-01-03 2008-07-03 Ren-Chieh Liu Dc offset calibration apparatus and method for differential signals
US20130300503A1 (en) * 2012-05-10 2013-11-14 That Corporation Programmable-gain amplifier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605658B2 (en) * 2007-08-31 2009-10-20 Cavium Networks, Inc. Resistively loaded single stage differential amplifier having zero volt common mode input
US8013677B2 (en) * 2009-12-16 2011-09-06 Texas Instruments Incorporated One-sided switching pulse width modulation amplifiers
JP5829099B2 (ja) * 2011-10-27 2015-12-09 ルネサスエレクトロニクス株式会社 半導体集積回路、それを備えた受信装置及び無線通信端末
US10063195B2 (en) * 2013-06-19 2018-08-28 Asahi Kasei Microdevices Corporation Amplifier circuit and amplifier circuit IC chip
US9729126B2 (en) * 2015-10-28 2017-08-08 Futurewei Technologies, Inc. Method and implementation for accurate gain-bandwidth product tuning
US10141964B1 (en) * 2017-10-02 2018-11-27 King Fahd University Of Petroleum And Minerals Low-power channel select filter using transresistance amplifier for DVB-H receivers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0736968A2 (en) * 1995-04-07 1996-10-09 Nec Corporation Offset cancelling amplifier circuit
GB2344902A (en) * 1998-12-18 2000-06-21 Ericsson Telefon Ab L M Level shift circuit with feedback
US20080157847A1 (en) * 2007-01-03 2008-07-03 Ren-Chieh Liu Dc offset calibration apparatus and method for differential signals
US20130300503A1 (en) * 2012-05-10 2013-11-14 That Corporation Programmable-gain amplifier

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P. R. GRAYR. G. MEYER: "MOS Operational Amplifier Design - A Tutorial Overview", IEEE. JSSC, vol. 17, no. 6, December 1982 (1982-12-01), pages 969 - 982

Also Published As

Publication number Publication date
US20200259475A1 (en) 2020-08-13
US11171620B2 (en) 2021-11-09

Similar Documents

Publication Publication Date Title
US6046632A (en) Differential calibration signal generator
US7253680B2 (en) Amplifier system with current-mode servo feedback
US10018658B2 (en) Class D audio amplifier and method for reading a current supplied by the amplifier
US8143944B2 (en) Method and apparatus for sensing a current for varying impedance loads
JP2014515577A (ja) 動的視覚センサでの光センシングシステムを時間的に識別するための低ミスマッチ及び低消費のトランスインピーダンス利得回路
JPH06314934A (ja) 低電圧回路
EP0415080B1 (en) Device for converting unbalanced analog electric signals into fully-differential signals
KR20140104919A (ko) 자기 센서 장치
US7149317B2 (en) CMOS high impedance circuit
US7248105B2 (en) Method and circuit for input offset correction in an amplifier circuit
US7123080B2 (en) Differential amplification input circuit
JPH052037A (ja) ゼロクロス検出回路
US9319041B1 (en) Squelch detector
IT201900001913A1 (it) Circuito di interfaccia e procedimento corrispondente
US6710605B2 (en) Method and apparatus for detecting valid signal information
US6717451B1 (en) Precision analog level shifter with programmable options
KR20210145819A (ko) 보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치
US6731165B1 (en) Electronic amplifier
US6417655B2 (en) Common mode bias voltage generator
CN114640349A (zh) 一种差分信号采样电路、差分信号的采样方法及装置
NL2024625B1 (en) Bias circuit and bias system using such circuit
JP2542311Y2 (ja) 電圧検出器
CN102480274A (zh) 一种用于超声检测中的等幅放大电路
JP4839572B2 (ja) 入力回路
US6958872B1 (en) Method and apparatus for measuring an output signal of a floating transducer