JP7110091B2 - 信号歪みを抑制するフィルタ回路 - Google Patents

信号歪みを抑制するフィルタ回路 Download PDF

Info

Publication number
JP7110091B2
JP7110091B2 JP2018500563A JP2018500563A JP7110091B2 JP 7110091 B2 JP7110091 B2 JP 7110091B2 JP 2018500563 A JP2018500563 A JP 2018500563A JP 2018500563 A JP2018500563 A JP 2018500563A JP 7110091 B2 JP7110091 B2 JP 7110091B2
Authority
JP
Japan
Prior art keywords
signal
current
output
impedance
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018500563A
Other languages
English (en)
Other versions
JP2018520597A (ja
JP2018520597A5 (ja
Inventor
グレウィング,クリスティアン
ローベンス,マルクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of JP2018520597A publication Critical patent/JP2018520597A/ja
Publication of JP2018520597A5 publication Critical patent/JP2018520597A5/ja
Application granted granted Critical
Publication of JP7110091B2 publication Critical patent/JP7110091B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/466Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source particularly adapted as input circuit for receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2173Class D power amplifiers; Switching amplifiers of the bridge type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0153Electrical filters; Controlling thereof
    • H03H7/0161Bandpass filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12Neutralising, balancing, or compensation arrangements
    • H04B1/123Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H04B1/126Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means having multiple inputs, e.g. auxiliary antenna for receiving interfering signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Description

本発明は信号歪みを抑制するフィルタ回路、および信号歪みを抑制する方法に関する。
受信器の信号経路は信号源に結合される。この信号源の動作点は受信器が必要とする動作点とは同じでないことがしばしばある。たとえばアンテナは接地レベルで動作させることが多く、光電子増倍管(PMT)はおよそ2000Vで動作させる。この理由から、動作点を分離するために高域通過フィルタが用いられる。この高域通過フィルタは原理的にはコンデンサである。動作点を規定するために、このコンデンサの一方の側に低域通過フィルタを取り付けたものは、バイアス・ティーとも呼ばれる。そのような構成では、信号歪みが生じやすい。
本発明の目的は改善されたフィルタ回路を提示することである。
本発明の第1の態様によると、信号歪みを抑制するためのフィルタ回路が提示される。フィルタ回路は、電流電圧変換器、周波数分割器および補償回路構成を含む。周波数分割器は少なくとも1つの入力、第1の出力および第2の出力を有する。周波数分割器の入力は、第1の周波数帯域の第1のインピーダンス、および第2の周波数帯域の第2のインピーダンスを有する。第2の周波数帯域は第1の周波数帯域よりも高い周波数を有する。第1の出力は第1の周波数帯域の第3のインピーダンスおよび第2の周波数帯域の第4のインピーダンスを有し、第4のインピーダンスの絶対値は第3のインピーダンスの絶対値以上である。第2の出力は第1の周波数帯域の第5のインピーダンスおよび第2の周波数帯域の第6のインピーダンスを有し、第5のインピーダンスの絶対値は第6のインピーダンスの絶対値よりも大きい。電流電圧変換器の入力は周波数分割器の第2の出力に接続される。補償回路構成は、周波数分割器の入力および第1の出力との間の第1の信号電流を検出するように構成される。この信号電流により、電流電圧変換器の入力および周波数分割器の第2の出力との間で歪み電流が生成される。補償回路構成はまた、歪み無しの出力信号が利用可能となるように、歪み電流を補償するように構成される。
本文脈中、「歪み無し出力信号」という表現は、歪み電流により引き起こされる干渉が、たとえば更なる処理をするために歪み無し出力信号を受信する受信器にとって、基本的にはもはや関係がない、と理解されるべきである。その結果、この歪みはハードウェア・レベルで低減され、好ましくはハードウェア・レベルで完全に抑制されるため、フィルタ回路の出力信号に対する時間と労力を要する後処理を大幅に防止することが可能となる。信号電流は、周波数分割器の入力および第1の出力において検出され得る。フィルタ回路は、特に高性能な検出器における用途で、または、たとえば、検出器のチップ上の集積回路として用いられる。
一実施形態では、補償回路構成は周波数分割器の入力、および周波数分割器の第2の出力との間に接続される。したがって信号電流が由来する信号源から見て、補償回路構成は、周波数分割器の第1および第2の出力を規定するインピーダンスの間に接続される。したがって本質的には、補償回路構成を制御するために、電圧信号が周波数分割器の入力において用いられる。歪み電流を補償する役割を担い、補償回路構成によって生成される補償信号は、好ましくは周波数分割器の第2の出力および電流電圧変換器の入力との間に結合される。
別の実施形態では、補償回路構成は周波数分割器の第1の出力に接続される。したがって信号電流が由来する信号源から見て、補償回路構成は、周波数分割器の第1の出力を規定するインピーダンスの下流側に接続される。したがって本質的には、補償回路構成を制御するために、周波数分割器の第1の出力における電流信号が用いられる。歪み電流を補償する役割を担い、補償回路構成によって生成される補償信号は、好ましくは電流電圧変換器の出力において結合される。
周波数分割器は、好ましくは第1の出力において第1のオーミック抵抗を有し、第2の出力において第1のコンデンサを有し、第1のオーミック抵抗値は周波数分割器の入力におけるライン抵抗値よりも大きい。本実施形態では、周波数分割器の構造は基本的には非常に簡単な構成の周波数分割器である。追加の受動部品を含む代替実施形態を用いることができる。
すでに上述したとおり、補償回路構成は、一実施形態では周波数分割器の入力における信号電圧を補償電流に変換するように構成される。ここで、補償回路構成は補償電流が歪み電流とは逆向きであり、可能ならば同じ大きさであるように構成され、たとえば周波数分割器の第2の出力および電流電圧変換器の入力との間に結合されるとき、本質的に歪み電流を補償するように構成される。
一実施形態では、補償回路構成は第2のコンデンサを有する。第2のコンデンサは高抵抗アンプに接続され、信号電圧を高抵抗アンプに中継する。ここで、高抵抗アンプは信号電圧を補償電流に変換するように構成される。「高抵抗アンプ」という用語は、周波数分割器の入力における信号がアンプによって影響されない、または基本的に影響されないということを意味する。本文脈中、高周波の干渉信号を高抵抗アンプに結合する役割を担う第2のコンデンサは、好ましくは第1のコンデンサと同じ容量値を有する。第2のオーミック抵抗を介して、補償電流は、好ましくは電流電圧変換器に面する側の第1のコンデンサに接続される。第2のオーミック抵抗は、好ましくは第1のオーミック抵抗と厳密に同じ大きさである。
フィルタ回路の別の実施形態は、電流センサを備える補償回路構成を有する。電流センサは、好ましくは第1のオーミック抵抗を流れる電流を検出するように構成される。電流センサは、好ましくは歪み電流によって歪んだ信号が電流電圧変換器の出力において補償されるように、調整可能電流源を制御するように構成される。ここで補償回路構成は、好ましくは電流電圧変換器の出力および調整可能電流源との間に第2のオーミック抵抗を有し、その結果、歪んだ信号が調整可能電流源および第2のオーミック抵抗との間において補償される。
本発明の別の目的は改善された信号受信器を提示することである。
信号受信器は上述した種類の受信器およびフィルタ回路を備える。受信器はフィルタ回路を介して信号を受信するように構成される。
本発明の別の目的は改善された信号分析器を提示することである。
信号分析器は上述した種類の信号受信器、および分析ユニットを備える。分析ユニットは受信器によって受信された信号を分析するように構成される。
本発明の別の目的は、信号歪みを抑制する改善された方法を提示することである。その方法は以下の、
電流電圧変換器の入力および周波数分割器の第2の出力との間の歪み電流が、周波数分割器の入力および第1の出力との間の第1の信号電流によって生成されるステップであって、電流電圧変換器の入力は周波数分割器の第2の出力に接続されるステップと、
第1の信号電流が検出されるステップであって、周波数分割器は少なくとも入力、第1の出力および第2の出力を備え、入力は第1の周波数帯域の第1のインピーダンスおよび第2の周波数帯域の第2のインピーダンスを有し、第2の周波数帯域は第1の周波数帯域よりも高い周波数を有し、第1の出力は第1の周波数帯域の第3のインピーダンスおよび第2の周波数帯域の第4のインピーダンスを有し、第4のインピーダンスの絶対値は第3のインピーダンスの絶対値以上であり、第2の出力は第1の周波数帯域の第5のインピーダンスおよび第2の周波数帯域の第6のインピーダンスを有し、第5のインピーダンスの絶対値は第6のインピーダンスの絶対値よりも大きいステップと、
歪み電流が補償されるステップ、とを包含する。
本方法の各ステップは、必ずしも上述の順序で実施される必要はない。
請求項1に係るフィルタ回路、請求項12に係る信号受信器、および請求項14に係る方法は、特にこれらが従属請求項に記載されているため、類似および/または同一構成であることを指摘しておく。
従属請求項と、それに対応する独立請求項とのあらゆる組み合わせが本発明の好ましい実施形態をなすことも指摘しておく。
追加の好ましい実施形態を以下で説明する。
本発明のこれら態様および他の態様が、以下のとおり図で詳細に示される。
高域通過フィルタを介して受信器に結合された信号源の概略図である。 図1に示した構成の各種電流のグラフである。 図1に示した構成の各種電圧のグラフである。 第1のフィルタ回路を介して受信器に結合した信号源の概略図である。 図4に示した構成の各種電流のグラフである。 図4に示した構成の各種電圧のグラフである。 第2のフィルタ回路を介して受信器に結合した信号源の概略図である。 信号分析器の概略図である。 信号歪みを抑制する方法の概略図である。
図1は高域通過フィルタを介して受信器400に結合した信号源100の概略図である。この場合、信号源100は光電子増倍管である。高域通過フィルタは周波数分割器200および電流電圧変換器300を備える。周波数分割器200は、周波数分割器200の入力および第2の出力との間に第1のコンデンサ220を有し、周波数分割器200の入力と第1の出力との間に第1のオーミック抵抗210を有する、バイアス・ティーとして構成される。周波数分割器200の第2の出力は電流電圧変換器300の入力に接続されており、電流電圧変換器300はトランスインピーダンス抵抗310を有するトランスインピーダンス・アンプ330として構成され、トランスインピーダンス・アンプ330の出力は、トランスインピーダンス抵抗310を介してトランスインピーダンス・アンプ330の入力に帰還または負帰還される。トランスインピーダンス・アンプの他の実施が同様に可能である。トランスインピーダンス・アンプ330の出力における信号325は受信器400に中継される。トランスインピーダンス・アンプ330は第1のコンデンサ220の側を調整し、そこの電圧がほとんど変化しないようにする(仮想接地)。対照的に、高電圧側はバイアス・ティーの第1のオーミック抵抗210によって高抵抗である。トランスインピーダンス・アンプ330から遠い側の第1のコンデンサ220上の電荷は、トランスインピーダンス・アンプ330に面する側の第1のコンデンサ220上の電荷と均等になり、それによって、図2および図3でさらに明らかにされるように、信号325が歪む。
図2は図1に示した構成の各種電流のグラフである。y軸は電流強度10を示し、x軸は時間20を示す。信号の大きさは数100mAであり、パルスの長さは数マイクロ秒である。本実施例では、信号源100に由来する信号電流105は大きいパルスと、短い時間間隔でそれに続く小さいパルスを有する。これらパルスは両方とも受信器400で互いに別々に検出されなければならない。第1のオーミック抵抗210を流れる第1の信号電流215は、第1のコンデンサ220のトランスインピーダンス・アンプ330に面する側で電荷移動を引き起こす。この電荷移動は歪み電流に関連しており、信号電流105に重畳され、歪んだ電流信号305を生成する。
図3は図1に示した構成の各種電圧のグラフである。y軸は電圧30を示し、x軸は時間20を示す。このグラフはトランスインピーダンス・アンプの入力における電圧315を示し、基本的に一定である。信号源100(光電子増倍管)に面する周波数分割器200(バイアス・ティー)の入力における信号電圧205は、大きいパルスの初期で急激に増加し、その後に小さいパルスが始まるまで減少し、次いで小さいパルスの持続中はほぼ一定のままであり、最後に再び小さいパルスが終わった後に数マイクロ秒内でゼロまで減少する。トランスインピーダンス・アンプの出力における電圧、すなわち受信器400に中継される信号325の時間推移は、歪んだ電流信号305と同じ形状を有する。したがって信号325は歪み電流によって歪む。
図4は第1のフィルタ回路を介して受信器400に結合した信号源100の概略図である。この場合、信号源100は光電子増倍管である。フィルタ回路は周波数分割器200、電流電圧変換器300および補償回路構成500を備える。周波数分割器200は、周波数分割器200の入力および第2の出力との間に第1のコンデンサ220を有し、周波数分割器200の入力と第1の出力との間に第1のオーミック抵抗210を有する、バイアス・ティーとして構成される。周波数分割器200の第2の出力は電流電圧変換器300の入力に接続され、電流電圧変換器300はトランスインピーダンス抵抗310を有するトランスインピーダンス・アンプ330として構成され、トランスインピーダンス・アンプ330の出力は、トランスインピーダンス抵抗310を介してトランスインピーダンス・アンプ330の入力に帰還される。トランスインピーダンス・アンプ330の出力における信号325aは受信器400に中継される。トランスインピーダンス・アンプ330は第1のコンデンサ220の側を調整し、電圧がほとんど変化しないようにする(仮想接地)。対照的に、高電圧側はバイアス・ティーの第1のオーミック抵抗210によって高抵抗である。トランスインピーダンス・アンプ330から遠い側の第1のコンデンサ220上の電荷は、トランスインピーダンス・アンプ330に面する側の第1のコンデンサ220上の電荷と均等になる。その上、補償回路構成500の第2のコンデンサ520を介して、周波数分割器200(バイアス・ティー)の入力は補償回路構成500の高抵抗アンプ530の入力に接続される。本実施形態では、第2のコンデンサ520の容量値は第1のコンデンサ220の容量値と同じくなるように選択される。補償回路構成500の第2のオーミック抵抗510を介して、高抵抗アンプ530の出力がトランスインピーダンス・アンプの入力に面する側の第1のコンデンサ220に接続される。第2のオーミック抵抗510は第1のオーミック抵抗210と同じ大きさである。第2のコンデンサ520によって、信号電圧205aが周波数分割器200の入力において高抵抗アンプ530に供給される。信号電圧205aは、高抵抗アンプ530によって、補償電流515として、第1のコンデンサ220のトランスインピーダンス・アンプ330に面する側での電荷移動を補償する電流に変換される。したがって、トランスインピーダンス・アンプ330は電荷移動のための電流をもはや供給せず、その結果、信号325aはもはや歪まない。第2のコンデンサ520の容量値および第2のオーミック抵抗510の値は、高抵抗アンプ530に接続される追加の部品に対して適合され得る。その結果、第2のコンデンサ520の容量値および第2のオーミック抵抗510の抵抗値が、第1のコンデンサ220の容量値および第1のオーミック抵抗210の抵抗値と同一とは限らない。このような追加の部品は、たとえば、高抵抗アンプ530の理想的とは言えない挙動を補償するために用いることができる、または必要であり得る。
図5は図4に示した構成の各種電流のグラフである。y軸は電流強度10を示し、x軸は時間20を示す。信号の大きさは数100mAであり、パルスの長さは数マイクロ秒である。本実施例でもまた、信号源100に由来する信号電流105は大きいパルスと、短い時間間隔でそれに続く小さいパルスを有する。これらパルスは両方とも受信器400で互いに別々に検出されなければならない。図2に示す第1のオーミック抵抗210を流れる第1の信号電流215は、第1のコンデンサ220のトランスインピーダンス・アンプ330に面する側で電荷移動を引き起こす。この電荷移動は歪み電流に関連する。補償回路構成500は次いで、歪み電流とは逆向きで、歪み電流を補償する補償電流515を生成する。したがって信号電流105は歪まない。
図6は図4に示した構成の各種電圧のグラフである。y軸は電圧30を示し、x軸は時間20を示す。このグラフはトランスインピーダンス・アンプの入力における電圧315を示し、これもまた基本的に一定である。信号源100(光電子増倍管)に面する周波数分割器200(バイアス・ティー)の入力における信号電圧205aは、大きいパルスの初期で急激に増加し、その後、小さいパルスが始まるまで減少し、次いで小さいパルスの持続中はほぼ一定のままであり、最後に再び小さいパルスが終わった後に数マイクロ秒内でゼロまで減少する。トランスインピーダンス・アンプの出力における電圧、すなわち受信器400に中継される信号325aの時間推移は、信号電流105と同じ形状を有する。歪み電流により引き起こされる歪みは補償電流515によって補償され、その結果、大きいパルスおよびその後に続く小さいパルスを、時間と労力を要する信号の後処理を一切行うことなく受信器で検出することができる。
図7は第2のフィルタ回路を介して受信器400に結合した信号源100の概略図である。この場合、信号源100は光電子増倍管である。フィルタ回路は周波数分割器200、電流電圧変換器300および補償回路構成500を備える。周波数分割器200は、周波数分割器200の入力および第2の出力との間に第1のコンデンサ220を有し、周波数分割器200の入力および第1の出力との間に第1のオーミック抵抗210を有する、バイアス・ティーとして構成される。周波数分割器200の第2の出力は電流電圧変換器300の入力に接続され、電流電圧変換器300はトランスインピーダンス抵抗310を有するトランスインピーダンス・アンプ330として構成され、トランスインピーダンス・アンプ330の出力は、トランスインピーダンス抵抗310を介してトランスインピーダンス・アンプ330の入力に帰還される。トランスインピーダンス・アンプ330の出力における信号は、補償回路構成500の第2のオーミック抵抗510を介して、受信器400に中継される。トランスインピーダンス・アンプ330は第1のコンデンサ220の側を調整し、電圧がほとんど変化しないようにする(仮想接地)。対照的に、高電圧側はバイアス・ティーの第1のオーミック抵抗210によって高抵抗である。トランスインピーダンス・アンプ330から遠い側の第1のコンデンサ220上の電荷は、トランスインピーダンス・アンプ330によって、トランスインピーダンス・アンプ330に面する側の第1のコンデンサ220上の電荷と均等になる。したがって、図1に関連して論じたように、トランスインピーダンス・アンプの出力信号は干渉を受ける。第2のコンデンサ520を介して、周波数分割器200(バイアス・ティー)の第1の出力は電流センサの入力抵抗540に接続される。ここで、入力抵抗540は、第1のオーミック抵抗210を流れる電流への影響を最小限にするために、第1のオーミック抵抗210よりも小さくなるように選択される。ここで、入力抵抗540を流れる電流は調整可能電流源550を制御するための調整電流として用いられる。調整可能電流源550は調整電流を増幅し、その結果、電圧の観点で、調整電流が調整可能電流源550から見て第2のオーミック抵抗510の上流側にあるトランスインピーダンス・アンプ330の出力の干渉信号の電圧を補償し、その結果、受信器400に中継される信号325aはもはや歪まない。本文脈中、第2のオーミック抵抗510は、好ましくは第1のオーミック抵抗210よりも小さく、特に好ましい実施形態においては、第1のオーミック抵抗210とトランスインピーダンス抵抗310との間の差に相当する大きさである。低抵抗値の入力抵抗540と組み合わせる調整可能電流源550の可能な実施形態として、たとえば適合したミラー係数によって調整電流を増幅し、トランスインピーダンス・アンプ330の出力信号との干渉を補償するために補償電流を供給するカレントミラーがある。第2のコンデンサ520の容量値および第2のオーミック抵抗510の値は、電流センサに接続される追加の部品に対して適合され得る。第2のコンデンサ520の容量値および第2のオーミック抵抗510の抵抗値は、電流センサの実際の構成に応じて選択され、該当する場合、用いられる部品の実際の挙動を補償する必要がある。
図4に示す回路とは対照的に、図7に示す回路においては、修正または補償されるのはトランスインピーダンス・アンプ330の入力における信号ではなく、むしろトランスインピーダンス・アンプ330の出力における信号である。このようにして、所望により、補償のための制御信号として、周波数分割器200の入力における電圧信号、または周波数分割器200の第1の出力における電流信号のいずれかを使うことが可能である。制御信号によって生成された補正信号は、トランスインピーダンス・アンプ330の入力および出力との間のいかなる所望の場所にも供給することができる。トランスインピーダンス・アンプ330の入力における干渉信号が、トランスインピーダンス・アンプ330の回路内部の規定の場所で、どのように変換されたかを知ってさえいればよい。このような知見に基づき、制御信号を用いて規定の場所における干渉を補償するために、どのような回路が必要であるかを決定することが可能である。
トランスインピーダンス抵抗310は、基本的に電源電圧および信号の電流強度によって決定される。これら両者とも当該の適用例に依存するため、トランスインピーダンス抵抗310の具体的な値は、当該の適用例に応じて計算することができる。第1のオーミック抵抗210、第2のオーミック抵抗510、第1のコンデンサ220および第2のコンデンサ520の具体的な値はすべて、特に信号の周波数に依存する。同様に、信号の周波数は当該の適用例に依存するため、その値は当該の適用例に応じて計算され得る。
図8は信号分析器700の概略図である。信号分析器700は信号受信器および分析ユニット600を備える。信号受信器は、受信器400および、たとえば図4に関連して述べた種類のフィルタ回路を備える。受信器はフィルタ回路を介して信号325aを受信するように構成される。分析ユニット600は信号325aを分析するように構成される。分析ユニット600は、1つ以上のマイクロプロセッサまたはプロセッサ等、データまたは信号を記憶し処理するための1つ以上の記憶素子または記憶モジュール、を備えることができる。
図9は信号歪みを抑制する方法の概略図である。ステップ810において、歪み電流が、周波数分割器200の入力および第1の出力との間の第1の信号電流によって、電流電圧変換器300の入力および周波数分割器200の第2の出力との間で生成される。本文脈中、電流電圧変換器300の入力は周波数分割器200の第2の出力に接続される。ステップ820において、第1の信号電流が検出される。周波数分割器200は、少なくとも入力、第1の出力および第2の出力を有する。周波数分割器200の入力は、第1の周波数帯域の第1のインピーダンス、および第2の周波数帯域の第2のインピーダンスを有する。第2の周波数帯域は第1の周波数帯域よりも高い周波数を有する。第1の出力は第1の周波数帯域の第3のインピーダンス、および第2の周波数帯域の第4のインピーダンスを有し、第4のインピーダンスの絶対値は第3のインピーダンスの絶対値よりも大きい。第2の出力は第1の周波数帯域の第5のインピーダンス、および第2の周波数帯域の第6のインピーダンスを有し、第5のインピーダンスの絶対値は第6のインピーダンスの絶対値よりも大きい。ステップ830において、歪み電流が補償される。
本発明の発想は、周波数分割器200における1つ以上の電流により引き起こされる電荷移動によって干渉信号が生成されることを防止するために、フィルタ回路を用いることであり、本発明によらなければ干渉信号は時間と労力を要する信号の後処理によって除去されねばならないであろう。この過程において、周波数分割器200の入力における電圧曲線または周波数分割器200の第2の出力における電流が用いられ、その結果、補償回路構成を用いて、電荷移動により引き起こされる干渉信号を本質的に補償する補償信号を生成することが可能である。本文脈中、補償は電流電圧変換器300の構造に応じて、電流電圧変換器300の入力および出力との間の、あらゆる所望の、しかし規定の場所で行われ得る。
本発明の他の変形形態およびその実施は、同業者により前述の開示、図および特許請求の範囲から探り出し得る。
特許請求の範囲で使われる「包含する」、「備える」、「含む」、「有する」等の用語、およびそれらの類似の用語は、追加の要素およびステップを除外しない。不定冠詞を使用していても、複数を除外しない。個々の装置は、特許請求の範囲で言及された複数のユニットまたは装置の機能を実行することができる。特許請求の範囲で示される参照番号は、用いられる方法およびステップの限定と解釈してはならない。
10 電流強度
20 時間
30 電圧
100 信号源
105 信号電流
200 周波数分割器
205、205a 信号電圧
210 第1のオーミック抵抗
215 第1の信号電流
220 第1のコンデンサ
300 電流電圧変換器
305 歪んだ電流信号
310 トランスインピーダンス抵抗
315 トランスインピーダンス・アンプの入力における電圧
325、325a 信号
330 トランスインピーダンス・アンプ
400 受信器
500 補償回路構成
510 第2のオーミック抵抗
515 補償電流
520 第2のコンデンサ
530 高抵抗アンプ
540 入力抵抗
550 調整可能電流源
600 分析ユニット
700 信号分析器
810 歪み電流の生成
820 第1の信号電流の検出
830 歪み電流の補償

Claims (7)

  1. 信号歪みを抑制するフィルタ回路(200、300、500)であって、電流電圧変換器(300)、バイアス・ティー(200)および補償回路構成(500)を備え、前記バイアス・ティー(200)は少なくとも1つの入力、第1の出力および第2の出力を有し、前記バイアス・ティー(200)の前記入力は、第1の周波数帯域の第1のインピーダンスおよび第2の周波数帯域の第2のインピーダンスを有し、前記第2の周波数帯域は前記第1の周波数帯域よりも高い周波数を有し、前記第1の出力は前記第1の周波数帯域の第3のインピーダンスおよび前記第2の周波数帯域の第4のインピーダンスを有し、前記第4のインピーダンスが低域通過を示し、前記第4のインピーダンスの絶対値は前記第3のインピーダンスの絶対値以上であり、前記第2の出力は前記第1の周波数帯域の第5のインピーダンスおよび前記第2の周波数帯域の第6のインピーダンスを有し、前記第6のインピーダンスが高域通過を示し、前記第5のインピーダンスの絶対値は前記第6のインピーダンスの絶対値以上であり、前記電流電圧変換器(300)の入力は前記バイアス・ティー(200)の前記第2の出力に接続され、前記補償回路構成(500)は前記バイアス・ティー(200)の前記入力と前記第1の出力との間の第1の信号電流を検出するように構成され、前記信号電流は、前記電流電圧変換器(300)の前記入力、および前記バイアス・ティー(200)の前記第2の出力との間で歪み電流を生成し、前記補償回路構成(500)は、歪み無し出力信号が利用可能となるように、前記歪み電流を補償するように構成され、前記バイアス・ティー(200)は、前記第1の出力に第1のオーミック抵抗(210)を有し、かつ前記第2の出力に第1のコンデンサ(220)を有し、前記第1のオーミック抵抗(210)は前記バイアス・ティー(200)の前記入力における寄生的な配線抵抗値よりも大きく、
    前記補償回路構成(500)は前記バイアス・ティー(200)の前記入力における信号電圧(205、205a)を補償電流(515)に変換するように構成され、前記補償電流(515)は前記歪み電流を補償することが可能であり、
    前記補償回路構成(500)は第2のコンデンサ(520)を有し、前記第2のコンデンサ(520)は高抵抗アンプ(530)に接続され、前記信号電圧(205、205a)を前記高抵抗アンプ(530)に中継し、前記高抵抗アンプ(530)は前記信号電圧(205、205a)を前記補償電流(515)に変換するように構成される、
    フィルタ回路。
  2. 前記補償回路構成(500)は、前記バイアス・ティー(200)の前記入力、および前記バイアス・ティー(200)の前記第2の出力との間に接続される、請求項1に記載のフィルタ回路。
  3. 前記第2のコンデンサ(520)は前記第1のコンデンサ(220)と同じ容量値を有する、請求項1または2に記載のフィルタ回路。
  4. 前記補償電流(515)は第2のオーミック抵抗(510)を介して前記第1のコンデンサ(220)に接続される、請求項1からのいずれか一項に記載のフィルタ回路。
  5. 前記第2のオーミック抵抗(510)は前記第1のオーミック抵抗(210)と厳密に同じ大きさの抵抗値である、請求項に記載のフィルタ回路。
  6. 受信器(400)、および請求項1から請求項のいずれか1項に記載のフィルタ回路、を備える信号受信器であって、前記受信器(400)は前記フィルタ回路を介して信号(325a)を受信するように構成される、信号受信器。
  7. 請求項に記載の信号受信器、および分析ユニット(600)を備える信号分析器(700)であって、前記分析ユニット(600)は前記信号(325a)を分析するように構成される、信号分析器。
JP2018500563A 2015-07-09 2016-07-05 信号歪みを抑制するフィルタ回路 Active JP7110091B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015212845.8 2015-07-09
DE102015212845.8A DE102015212845A1 (de) 2015-07-09 2015-07-09 Filterschaltung zur Unterdrückung einer Signalverzerrung
PCT/EP2016/065850 WO2017005744A1 (de) 2015-07-09 2016-07-05 Filterschaltung zur unterdrückung einer signalverzerrung

Publications (3)

Publication Number Publication Date
JP2018520597A JP2018520597A (ja) 2018-07-26
JP2018520597A5 JP2018520597A5 (ja) 2019-06-06
JP7110091B2 true JP7110091B2 (ja) 2022-08-01

Family

ID=56550838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018500563A Active JP7110091B2 (ja) 2015-07-09 2016-07-05 信号歪みを抑制するフィルタ回路

Country Status (7)

Country Link
US (1) US10505513B2 (ja)
EP (1) EP3320373B1 (ja)
JP (1) JP7110091B2 (ja)
CN (1) CN107850681B (ja)
DE (1) DE102015212845A1 (ja)
ES (1) ES2929197T3 (ja)
WO (1) WO2017005744A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3369041A1 (en) * 2015-10-30 2018-09-05 Unilever Plc. Hair diameter measurement
US11112303B2 (en) * 2019-02-15 2021-09-07 Semiconductor Components Industries, Llc Measurement circuit and method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5771095B2 (ja) 2010-08-31 2015-08-26 ゼネラル・エレクトリック・カンパニイ 多焦点超音波のシステムおよび方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016497A (en) * 1976-05-05 1977-04-05 Bell Telephone Laboratories, Incorporated Feedbackward distortion compensating circuit
JPS5771095A (en) * 1980-10-22 1982-05-01 Oki Electric Ind Co Ltd Current/voltage converter
US4918314A (en) * 1989-01-06 1990-04-17 Halliburton Logging Services, Inc. Gain stabilization circuit for photomultiplier tubes
US5262635A (en) 1991-11-20 1993-11-16 Bio-Rad Laboratories, Inc. Techniques for correcting non-linearity in a photodetector using predefined calibration information
DE10038616B4 (de) * 2000-08-08 2012-07-12 Atmel Automotive Gmbh Verfahren und Anordnung zur Störunterdrückung in einer Empfängerschaltung
DE102005061572B4 (de) * 2005-06-28 2008-05-29 Infineon Technologies Ag Leistungsverstärkeranordnung, insbesondere für den Mobilfunk, und Verfahren zum Ermitteln eines Performanceparameters
EP1758248B1 (en) * 2005-08-22 2009-06-10 Infineon Technologies AG Circuit and method for filtering a radio frequency signal
US20070063771A1 (en) * 2005-09-21 2007-03-22 Bookham Technology, Plc. Bias-T circuit
DE102007011715B4 (de) * 2007-03-09 2012-08-30 Austriamicrosystems Ag Verstärkeranordnung zum Verstärken eines Signals
FR2951036A1 (fr) * 2009-10-01 2011-04-08 Commissariat Energie Atomique Dispositif de traitement d'un signal delivre par un detecteur de rayonnement
DE102010043730A1 (de) * 2010-11-10 2012-05-10 Intel Mobile Communications GmbH Strom-Spannungs-Wandler, Empfänger, Verfahren zum Bereitstellen eines Spannungssignals und Verfahren zum Empfangen eines Empfangssignals

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5771095B2 (ja) 2010-08-31 2015-08-26 ゼネラル・エレクトリック・カンパニイ 多焦点超音波のシステムおよび方法

Also Published As

Publication number Publication date
WO2017005744A1 (de) 2017-01-12
EP3320373A1 (de) 2018-05-16
EP3320373B1 (de) 2022-08-17
CN107850681B (zh) 2020-04-14
JP2018520597A (ja) 2018-07-26
DE102015212845A1 (de) 2017-01-12
US10505513B2 (en) 2019-12-10
ES2929197T3 (es) 2022-11-25
CN107850681A (zh) 2018-03-27
US20180198435A1 (en) 2018-07-12

Similar Documents

Publication Publication Date Title
US8487686B2 (en) Active guarding for reduction of resistive and capacitive signal loading with adjustable control of compensation level
US9595931B2 (en) Two differential amplifier configuration
US11099065B2 (en) Method and system for balancing optical receiver
JP6877131B2 (ja) 電流検出回路
US8525529B2 (en) Impedance detection circuit and adjustment method of impedance detection circuit
CN107743589B (zh) 采用自校正的高压测量单元
JP2014192895A (ja) アバランシェフォトダイオード及びSiPMのための差動光受信器
US8975963B2 (en) Offset reduction for analog front-ends
JP6744695B2 (ja) アクティブ・シャント電流計
US9667233B2 (en) Compensation circuit for offset voltage in a measurement amplifier and/or for DC-signal component in a measurement signal
JP6622970B2 (ja) 試験測定用システム及びアクセサリ補償方法
JP7110091B2 (ja) 信号歪みを抑制するフィルタ回路
EP2725368A2 (en) Impedance source ranging apparatus and method
JP6153387B2 (ja) 電流センサ
CN110431383B (zh) 用于校准电容传感器接口的装置和方法
JP4776724B2 (ja) 補正回路及び試験装置
US7436165B2 (en) Device for measuring very short current pulses
JP2018520597A5 (ja)
JP2011247610A (ja) インピーダンス検出回路およびインピーダンス検出方法
CN110441579A (zh) 非线性有源分流安培计
JP2013029349A (ja) 衝撃電流検出装置
EP3123183A1 (en) Apparatus and methods for measuring electrical current
US10514434B2 (en) Calibration for common mode current
JP2009031223A (ja) 補償回路、プローブ装置、プローブ装置キット
CZ2021146A3 (cs) Zapojení s proudovými zrcadly, způsob měření impedance a způsob převodu proudu na napětí v tomto zapojení

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210604

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210607

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210715

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210720

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210820

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210824

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211102

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211214

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220331

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220531

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220628

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220720

R150 Certificate of patent or registration of utility model

Ref document number: 7110091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150