TW448357B - Signal processing apparatus - Google Patents
Signal processing apparatus Download PDFInfo
- Publication number
- TW448357B TW448357B TW088118138A TW88118138A TW448357B TW 448357 B TW448357 B TW 448357B TW 088118138 A TW088118138 A TW 088118138A TW 88118138 A TW88118138 A TW 88118138A TW 448357 B TW448357 B TW 448357B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- register
- access
- block
- lsi
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/366—Software debugging using diagnostics
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3476—Data logging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Storage Device Security (AREA)
Description
經濟部智慧財產局員工消费合作社印製 4 483 5 7 a? B7 五、發明說明(1 ) 技術領域 本發明係關於具有建於一個LSI中的一個記愧體之一 信號處理裝置。 發明背景 在一習用信號處理裝置中,為了使用如在系統操作中 出現在®流排上作為在系統中發生錯誤的事件時之錯誤分 析資料的資料和位址之匯流排資訊,它被儲存在如邏輯分 1塁’或如在曰本早期公開專利第6-187256號中揭露的一 追縱機構的一分析裝置被加於系統。 然而’由於在半導艘技術上的近來進展,把各種功能 方塊和記憶體大量積組在一晶片上的LSI正被發展,但在 如上述的信號處理裝置之習用構造中,因為記憶體介面信 號不被發出到LSI外,故分析器無法被連接,且在錯誤之 事件中’無法獲得用作錯誤分析的需要資訊;或,為了在 LSI内形成追蹤機構,由於需要用作錯誤分析的一專用控 制電路和一專用軌跡記憶體而引起增加LSI之面積和成本 〇 本發明之概晷 為了解決上述問題,本發明之信號處理裝置具有一記 憶體及用來存取設在LSI内的記憶體之多個方塊,其包含 有用來接收從記憶體存取方塊發出的各個記憶體使用要求 信號來裁定記憶體使用權並存取記憶體的一裁定方塊;及 用來發出一記憶體要求信號以在裁定之結果的基礎上來把 記憶體存取記錄儲存在記憶體中,並控制把這存取記録儲 本紙張尺度適用+國國家標準(CNS)A4規格(210 X 297公釐) 4 I n n 1· ·1 ·1 fe^i (Γ .^1 I ^» ϋ n t— It » n n I 1. (請先閱讀背面之注意事項再填寫本頁) A7 B7____ 五、發明說明(2 ) 存在記憶趙中的起動和終止和健存之内容的_軌跡控制方 塊,並因此無需專門用作錯誤分析的任何特殊控制電路或 II--1---II 1 — I— · 1 1 <請先閱讀背面之注意事項再填罵本頁> 專用轨跡記憶體’在錯誤之事件中可易於獲得用作錯誤分 析的需要資訊》 -線 經濟部智慧財產局具工消費合作社印製 本發明之一第一層面關於具有一記憶體及用來存取設 在LSI内的記憶體之多個方塊的一信號處理裝置,其包含 有用來接收從記憶體存取方塊發出的各個記憶體使用要求 信號來裁定記憶體使用權並存取記憶體的一裁定方塊;及 用來發出一記憶體要求信號以在裁定之結果的基礎上來把 3己憶想存取S己錄儲存在記憶艘中,並控制把這存取記錄館 存在6己憶體中的起動和終止和儲存之内容的一軌跡控制方 塊’其中軌跡控制方塊作用來控制當追縱在記憶錄中的存 取記錄和儲存之内容時所需的存取記錄之起動和終止a 本發明之一第二層面關於第一層面的_信號處理裝置 ,其中在執跡控制方塊中設有一可寫入暫存器,且藉由從 該LSI外部設定該暫存器來選擇用來儲存存取記錄的記憶 體存取方塊’並因此藉由如期望的從LSI外部設定該可寫 入暫存器,可從外部自由選擇用來儲存存取記錄的記憶體 存取方塊。 本發明之一第三層面關於第一層面的一信號處理裝置 ,其中在軌跡控制方塊中設有_可寫入暫存器,且在當從 LSI外部在暫存器中設定的值與要被儲存的存取記錄匹配 時從LSI外部決定的一特定期間後在LSI外部發出一觸發信 號,並因此發出到LSI外部的觸發信號開始操作或終止操 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公釐) 經濟部智慧財產局負工消费合作社印製 448357 A7 __ B7 五、發明說明(3 ) 作一外部量測儀器,且也可易於辨識在LSI外部與追蹤處 理同步的一信號。 本發明之一第四層面關於第一層面的一信號處理裝置 ’其中在轨跡控制方塊中設有一可寫入暫存器,且在當從 LSI外部在暫存器中設定的值與要被儲存的存取記錄匹配 時從LSI外部決定的一特定期間後儲存功能被起動,並因 此藉由在從LSI外部設定特定期間後起動儲存功能,從對 於一特定存取記錄之記憶體的追蹤處理開始,可保留後續 的追蹤處理’並當例如分析一麻煩原因時,如果已知問題 的觸發存取,則藉由設定如此存取可易於分析原因。 本發明之一第五層面關於第一層面的一信號處理裝置 ,其中在軌跡控制方塊中設有一可寫入暫存器,且在當從 LSI外部在暫存器中設定的值與要被儲存的存取記錄匹配 時從LSI外部決定的一特定期間後儲存功能被終止,並因 此藉由在從LSI外部設定特定期間後终止儲存功能,從對 於一特定存取記錄之記憶體的追蹤回溯,可保留先前的追 蹤處理,並當例如分析一麻煩原因時,如果已知在問題發 生後的存取,則藉由設定如此存取可易於分析原因。 本發明之一第六層面關於第_層面的一信號處理裝置 ,其中在軌跡控制方塊中設有一可寫入暫存器,且從在.記 憶體中的一特定位置來儲存存取記錄,並因此藉由從在記 憶體中的特定位置來儲存存取記錄,如果不需要在記憶體 中存取記錄之追蹤處理,用作追蹤處理的記憶體區可被最 小化,並在一麻煩之事件中依賴所需的軌跡儲存量可改變 本紙張尺度適用中國固家標翠(CNS)A4規格(210 X 297公釐) 6 ---I---I---------- -----訂·--ft---- (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消f合作杜印製 A7 B7 五、發明說明(4 ) 儲存開始位置》 本發明之一第七層面關於第—層面的一信號處理裝置 ,其令在軌跡控制方塊令設有一可寫入暫存器,且存取記 錄被儲存至在記憶體中的一特定位置,並因此藉由把存取 記錄儲存在記憶體中的特定位置,如果不需要在記憶體中 存取記錄之追蹤處理,用作追蹤處理的記憶體區可被最小 化,且它可被用作與追蹤處理不同的普通功能’並在一麻 煩之事件中依賴所需的軌跡储存量可改變儲存終止位置。 圖式之簡單描述 第1圊係在本發明之一信號處理裝置的一實施例中之 一電氣方塊圊;及 第2圖係第1圖之一.部分祥細電氣方域围。 較佳實施例之描述 當參考圖式時本發明之一信號處理裝置的一實施例被 描述於下。 在第1圖卡’一信號處理裝置i〇〇從外面被一微電腦no 控制:信號處理裝置100包含有用來讀取或寫入一内建記 憶體160的一記愧艘存取方塊A120、一記憶艘存取方塊 B130'及一記憶想存取方塊C140;信號處理裝置1〇〇包含 有用來在來自記憶體存取方塊A120、記憶艘存取方塊B130 、及記憶體存取方塊C 140的各記憶體存取要求之基礎上 來裁定記憶體的存取權並存取内建記憶體16〇的一裁定方 塊150 ;及用來控制在被裁定方塊150所作裁定的結果之基 礎上把記憶體存取記錄儲存在内建記憶體160中的一轨跡 本紙張i度適用中國國家標準(CNS)A4規格(21〇χ 29了公釐) 7 -------------裝--------訂---------線 <請先閱讀背面之注意事項再填寫本頁) 4 5 A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明說明( 控制方塊170。 在第2圖中’軌跡控制方塊170合併有用來產生來儲存 記憶體存取記錄的一控制信號之一控制方塊200,用來藉 由使用微電腦位址匯流排111、微電雎資料匯流排112及微 電腦控制信號103而被微電腦110初始設定的一軌跡選擇暫 存器210, 一比較資料暫存器230, 一儲存開始時序暫存器 250, 一儲存终止時序暫存器270, 一儲存開始放置暫存器 280,一儲存終止放置暫存器290,及再有設在一存取記錄 產生方塊220中用來產生存取記錄資料的一比較器240和一 計數器260。 為了更特別解說實施例之操作,在從在内建記憶體160 中的位址AAA到BBB之區域中,在記憶濮存取方塊B130 開始它的操作後,記憶體存取方塊A120把資料DDD寫入 位址CCC,高至計數EEE,記憶體存取方塊C140之存取記 錄被儲存,然後記憶醴存取方塊C140把資料GGG寫入位 址 FFF 〇 在此,存取記錄包括存取方塊名稱、存取之型式、記 憶體位址及記憶髋資料。 在此實施例中的操作被描述於下;在開始存取内建記 憶體160前,首先可寫入暫存器起初被微電腦110設定。 在軌跡選擇暫存器210中,記憶饉存取方塊C140被設 定為存取方塊名稱、讀取或寫入為存取之型式、且記愧殖 位址和記憶體資料為記錄資料,在比較資料暫存器中,記 憶體存取方塊C140被設定為比較方塊名稱、寫入為存取 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公茇> n n I t— I I n n I— I 一6J· If ϋ {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明(6 ) 之型式、:FFF為比較位址' iGGG為比較資料,在儲存開 始時序暫存器250中,記憶體存取方塊B13〇被設定為儲存 開始時序方塊名稱、讀取或寫入為存取之型式、所有為健 存開始時序位址、所有為儲存開始時序資料、且〇計數為 儲存開始時序’在鍺存終土時序暫存器270中,記憶體存 取方塊A120被設定為儲存終止時序方塊名稱、寫入為存 取之型式、CCC為儲存終止時序位址' DDD為儲存終止時 序資料、且EEE為儲存終止時序,在儲存開始放置暫存器 280中,AAA被設定為儲存開始位址,在儲存終止放置暫 存器290中,BBB被設定為儲存終止位址。 在此初始設定後’系統開始它的操作,且記憶體存取 方塊A120把一記憶體使用要求信號121、記憶體存取方塊 B13 0把一記憶體使用要求信號13 1、且記憶體存取方塊 C140把一記憶體使用要求信號141送到裁定方塊150 :裁 定方塊150送回記憶體使用認知信號,意味著藉由判定要 求信號之接收優先次序,記憶體使用要求信號被接收到最 高次序之記憶體存取方塊;在此,假設接收優先次序為記 憶體存取方塊八120>記憶體存取方塊B 130>記憶體存取方 塊C 140,裁定方塊150把記愧體使用認知信號122送回到 記憶體存取方塊A120,並藉由使用記憔體控制信號151、 記憶體位址匯流排152、及記憶體資料匯流排153來存取在 記憶體存取方塊A120中的内建記憶體160;此時,裁定方 塊150把一裁定結杲信號173、一裁定結果位址匯流排174 及一裁定結果資料匯流排Π5發出到軌跡控制方塊170,且 本紙張义度適用中國國家標準(CNS)A4規烙(210 * 297公藿) .9 -------------------- I 訂.-------- {請先閲讀背面之注t事項再填罵本頁) 44835 7 A7 經濟部智慧財產局員工消费合作社印製 B7___五、發明說明(7 ) 從裁定方塊150發出的如此資訊與在軌跡控制方塊170之存 取記錄產生方塊220中的比較器240内之一儲存開始時序資 枓匯流排251中的資料作比較’且在此因為在儲存開始時 序資料匯流排251中的儲存開始時序方塊名稱為記憶體存 取方塊B 130,且沒有測到符合性,並因此不執行追蹤處 理β 在認知記憶體使用要求的記憶艘存取方塊ΑΙ20已撤 回記憶體使用要求信號121後,裁定方塊150接收次高接收 優先次序之記憶體存取方塊Β130的記憶體使用要求信號 131並把一記憶體使用認知信號132送回到記憶體存取方塊 Β 130,藉此存取記憶體存取方塊Β130之内建記愧趙160 ;此時,同樣的,裁定方塊150把一裁定結果信號173、一 裁定结果位址匯流排174及一裁定結果資料匯流排175發出 到軌跡控制方塊Π0,且從裁定方塊150發出的如此資訊與 在軌跡控制方塊170之存取記錄產生方塊220中的比較器 240内之一儲存開始時序資料匯流排251中的資料作比較; 在此情形中,因為在記憶體存取方塊Β130中來設定讀取 或寫入故儲存開始時序資料匯流排251符合(在此情形中,‘ 因為沒有.設定位址和資料,故不比較裁定結果位址匯流排 174和裁定結果資料匯流排175); —旦測到符合,在存取 記錄產生方塊220中的計數器260起動;雖然測到符合,因 為在軌跡選擇暫存器210中設定的追蹤目標為記憶體存取 方塊C 140,故在此情形中仍不執行追蹤處理 在認知記憶體使用要求的記憶髖存取方塊Β130已撤 {锖先閱讀背面之注意事項再填寫本頁)
t » n n *1 I I^-"J· n n n 1 n · K t n I* I n n ϋ I I f— I n ϋ If I n 1 I* n I 本紙張尺度適用中國固家標準(CNS)A4说格(210 X 297公爱) 10 經濟邨智慧財產局員工消費合作社印嚷 A7 B7_____ 五、發明說明(8 ) 回記憶體使用要求信號131後,裁定方塊150接收次高接收 優先次序之記憶體存取方塊C 140的記憶體使用要求信號 Η1並把一記憶體使用認知信號142送回到記憶體存取方塊 C 140,藉此存取記憶體存取方塊C140之内建記憶體160 :此時’同樣的’裁定方塊150把一裁定結果信號](73、一 裁定結果位址匯流排174及一裁定結果資料匯流排175發出 到軌跡控制方塊170 ;已經在軌跡控制方塊170之存取記錄 產生方塊220内的比較器240中,已測到與健存起開始時序 資料匯流排25 1符合,並在此後測到在執跡選擇資料匯流 排211和裁定結果信號173間的一致;當由一預設值來計數 符合時(在此實施例中,因為設定值為〇,故追縱立即開始) ,此後每當測到符合時,在存取記錄產生方塊220中,一 軌跡控制信號2 2 1和一記錄資料匯流排2 2 2被裁定結果信號 173、裁定結果位址匯流排174及裁定結果資料匯流排175 產生,並送出到控制方塊200 ;控制方塊200在收到的軌跡 控制信號221和記錄資料匯流排222之基礎上送出用於軌跡 來追蹤存取記錄的一記憶體使用要求信號171 '用於裁定 的一資料匯流排102、及用於裁定的一位址匯流排1 〇 1。 此時,從儲存開始故置資料匯流排281計算的位址 ΑΑΑ被送出到用於裁定的位址匯流排1〇1;此位址被累加 高至儲存終止位置資料匯流排291之位址ΒΒΒ,並被再起 始至儲存開始位置資料匯流排281之位址ΑΑΑ ;在裁定方 塊150中,用於軌跡的記憶體使用要求信號171與其他要求 信號相同地來裁定,並當記憶體使用權被認知時,裁定方 本紙張又度適用f國國家標隼(CNS)A4現格(210 X 297公爱) 11 --------:-----裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 448357 _B7 五、發明說明(9 ) 塊150把用於軌跡的一記憶體使用認知信號172送回到控制 方塊200 ;控制方塊200接收用於軌跡的記憶體使用認知信 號172並認知存取記錄已被追蹤,並撤回用於軌跡的記憶 體使用要求信號Π1。 重菝此操作,此後每當存取記憶體存取方塊C140時 ,記錄資料被追蹤到内建記憶體160,且同時比較器240檢 查裁定結果信號173、裁定結果位址匯流排174及裁定結果 資料匯流排Π5與儲存終止時序資料匯流排271之資料的一 致性;當記憶體存取方塊A120把資料DDD寫入位址CCC 時’測到一致性,且計數器260再開始;開始後,當軌跡 選擇資料匯流排211和裁定結果信號173之一致性被EEE計 數時,記錄資料之後續追蹤被終止》 比較器240檢查裁定結果信號173、裁定結果位址匯流 排174及裁定結果資料匯流排Π5是否與比較資料匯流排 231之資料一致,並每當測到一致性時即發出一觸發信號 176。 在此之解說關於一記憶體存取方塊之存取記錄資料的 追蹤處理之一例,但它也適用於多個記憶髏存取方塊之同 時追縱。 工業上應用性 根據具有設在一個LSI中的一記憶體之本發明的信號 處理裝置不需用於在系統中的存取記錄資料之任何專用軌 跡記憶艘,且在與當不執行追縱處理時相同的情況中,無 需增加記憶艘匯流排之負載,只藉由增加如軌跡控制方塊 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) <請先閲讀背面之注意事項再填寫本頁) 上 1°_ -·線· 經濟部智慧財產局負工消费合作社印製 12 A7 __B7_ 五、發明說明(10 ) 的一小控制電路來獲得在錯誤之事件中用於操作分析所需 的資訊,並因此在各種良好效果中,錯誤之發生可易於複 製,且可平順分析原因。 本紙張尺度適用啦1國家標準(CNS)A4規格(210 X 297公S ) n H - I—. ί n It I n n 11 I I l i n n n^-OJ«- f I n m I (請先閱讀背面之注意事項再填寫本頁) 4 48357 a? B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(11 ) 元件標號對照 100···信號處理裝置 Π6…觸發信號 1 (Π…位址睡流排 200…控制方塊 102…資料匯流排 210…軌跡選擇暫存器 103…微電腦控制信號 211…軌跡選擇資料匯流排 110···微電腦 220…存取記錄產生方塊 111…微電腦位址匯流排 221…軌跡控制信號 112…微電腦資料匯流排 222…記錄資料匯流排 120…記憶體存取方塊A 230…比較資料暫存器 121 ' 131 ' 141 ' 171 231…比較資料匯流排 …記憶體使用要求信號 240…比較器 122 ' 132 、 142 、 172 250…儲存開始時序暫存器 …記憶體使用認知信號 251…儲存開始時序資料匯 130…記憶體存取方塊B 流排 140…記憶體存取方塊C 260…計數器 150…裁定方塊 270…儲存終點時序暫存器 151…記憶體控制信號 271…儲存終點時序資料医 152…記憶體位址匯流排 流排 153…記憶體資料匯流排 280…儲存開始位置暫存器 160…内建記憶體 281…儲存開始位置資料匯 17 0…轨跡控制方塊 流排 173···裁定結果信號 290…儲存終點位置暫存器 174···裁定結果位址匯流排 291…儲存終點位置資料匯 175…裁定結果資料匯流排 流排 n IT n i n υ n 1· Kr I V - 1 n t—^OJ* n n n If n n I If 1,. ^ (請先閱讀背面之注意事項再填寫本頁-· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 14
Claims (1)
- 4 仙357 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 申請專利範圍 I 一種信號處理裝置,具有設在LSI内的一記憶體及用來 存取該記憶體之多個方塊,該裝置包含有用來接收從 該等記憶體存取方塊發出的各個記憶艘使用要求信號 、裁定記憶髏使用權並存取該記憶體的一裁定方塊; 及用來發出一記憶體要求信號以根據該裁定之结果把 記憶體存取記錄儲存在該記愫體中,並控制把此存取 記錄儲存在記憶體中之動作的起動和终止和儲存之内 容的_軌跡控制方塊。 2.依據申請專利範圍第1項的信號處理裝置,其中在軌跡 控制方塊令設有一可再寫入暫存器,且用來儲存該存 取記錄的記憶體存取方塊係藉由從LSI外部設定該暫存 器來選擇。 3·依據申請專利範圍第丨項的信號處理裝置,其中在軌跡 控制方塊中設有一可再寫入暫存器,且當從LSI外部在 該暫存器中設定的值舆要被儲存的存取記錄匹配時, 在從LSI外部決定的一特定期間後,在LSI外部發出一 觸發信號》 4. 依據申請專利範圍第1項的信號處理裝置,其中在軌跡 控制方塊中設有一可再寫入暫存器,且當從LSI外部在 該暫存器中設定的值與要被儲存的存取記錄匹配時, 在從LSI外部決定的一特定期間後,儲存功能被起動。 5. 依據申請專利範圍第!項的信號處理裝置,其中在軌跡 控制方塊f設有一可再寫入暫存器,且當從LSI外部在 該暫存器中設定的值與要被儲存的存取記錄匹配時, 表紙張尺度逋用中«國家揉準(CNS ) A4規格(210X297公鼇) »^n >^n 1 -I 111.. —--If tn i —^1' —^n m n^i )^1 n^l (請先H讀背面之注意事項再4寫本頁) 15 P0882J ABCD 申請專利範圍 在從LSUMw定的—特定射^後,㉝存㈣被終止。 •依據f請專利範圍第1項的信號處理褒置,&中在軌跡 控制方塊中設有一可再寫入暫存器,且係從在記愧體 中的一特定位置來儲存該存取記錄。 7.依據申請專利範圍第}項的信號處理裝置,其中在軌跡 控制方塊中設有一可再寫入暫存器’且該存取記錄被 儲存至在該記憶體中的一特定位置。 ---------1------,ΐτ------I (請先《讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消贫合作社印製 16 木紙張u遑用中國®家揉準(CNS ) Α4洗格(210X29?公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31694198A JP3202700B2 (ja) | 1998-10-20 | 1998-10-20 | 信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW448357B true TW448357B (en) | 2001-08-01 |
Family
ID=18082657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088118138A TW448357B (en) | 1998-10-20 | 1999-10-20 | Signal processing apparatus |
Country Status (7)
Country | Link |
---|---|
US (1) | US6473841B1 (zh) |
JP (1) | JP3202700B2 (zh) |
KR (1) | KR100343765B1 (zh) |
CN (1) | CN1125400C (zh) |
ID (1) | ID23899A (zh) |
TW (1) | TW448357B (zh) |
WO (1) | WO2000023895A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3202696B2 (ja) | 1998-09-18 | 2001-08-27 | 松下電器産業株式会社 | 信号処理装置 |
JP2992284B1 (ja) * | 1998-10-20 | 1999-12-20 | 松下電器産業株式会社 | 信号処理装置 |
JP2003006003A (ja) * | 2001-06-18 | 2003-01-10 | Mitsubishi Electric Corp | Dmaコントローラおよび半導体集積回路 |
JP3793062B2 (ja) * | 2001-09-27 | 2006-07-05 | 株式会社東芝 | メモリ内蔵データ処理装置 |
JP4836408B2 (ja) * | 2004-03-01 | 2011-12-14 | コニカミノルタビジネステクノロジーズ株式会社 | アクセスログ保存システムおよびデジタル複合機 |
JP4504737B2 (ja) * | 2004-05-26 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | パフォーマンス・モニタ回路 |
US7346482B1 (en) * | 2005-03-08 | 2008-03-18 | Xilinx, Inc. | Shared memory for co-simulation |
US7343572B1 (en) | 2005-03-31 | 2008-03-11 | Xilinx, Inc. | Vector interface to shared memory in simulating a circuit design |
US8468283B2 (en) * | 2006-06-01 | 2013-06-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Arbiter diagnostic apparatus and method |
JP5850724B2 (ja) * | 2011-12-02 | 2016-02-03 | キヤノン株式会社 | データ処理装置およびその制御方法 |
US8880860B2 (en) * | 2011-12-02 | 2014-11-04 | Qualcomm Incorporated | Methods and apparatus for saving conditions prior to a reset for post reset evaluation |
JP2013191162A (ja) * | 2012-03-15 | 2013-09-26 | Ricoh Co Ltd | 動作解析装置、画像形成装置、動作解析方法およびプログラム |
CN105630714B (zh) * | 2014-12-01 | 2018-12-18 | 晨星半导体股份有限公司 | 接口资源分析装置及其方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61262945A (ja) * | 1985-05-17 | 1986-11-20 | Nec Corp | 記憶装置 |
JPS63229559A (ja) * | 1987-03-19 | 1988-09-26 | Matsushita Electric Ind Co Ltd | 共有メモリのロギング装置 |
JPH01134541A (ja) * | 1987-11-20 | 1989-05-26 | Toshiba Corp | 情報処理装置 |
JPH04127348A (ja) * | 1990-09-19 | 1992-04-28 | Fujitsu Ltd | 共通メモリアクセストレース方式 |
JPH0750452B2 (ja) | 1992-12-18 | 1995-05-31 | 日本電気株式会社 | バストレース機構 |
JPH0863374A (ja) * | 1994-08-22 | 1996-03-08 | Toshiba Corp | トレース機能内蔵型lsi |
US6330644B1 (en) * | 1994-10-27 | 2001-12-11 | Canon Kabushiki Kaisha | Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control means |
US6314530B1 (en) * | 1997-04-08 | 2001-11-06 | Advanced Micro Devices, Inc. | Processor having a trace access instruction to access on-chip trace memory |
US5944841A (en) * | 1997-04-15 | 1999-08-31 | Advanced Micro Devices, Inc. | Microprocessor with built-in instruction tracing capability |
JPH11242637A (ja) * | 1998-02-25 | 1999-09-07 | Matsushita Electric Ind Co Ltd | Lsi記憶素子監視装置 |
-
1998
- 1998-10-20 JP JP31694198A patent/JP3202700B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-19 US US09/509,520 patent/US6473841B1/en not_active Expired - Lifetime
- 1999-10-19 WO PCT/JP1999/005744 patent/WO2000023895A1/en active IP Right Grant
- 1999-10-19 ID IDW20000701A patent/ID23899A/id unknown
- 1999-10-19 KR KR1020007004250A patent/KR100343765B1/ko not_active IP Right Cessation
- 1999-10-19 CN CN99801410A patent/CN1125400C/zh not_active Expired - Fee Related
- 1999-10-20 TW TW088118138A patent/TW448357B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN1125400C (zh) | 2003-10-22 |
ID23899A (id) | 2000-05-25 |
JP2000132430A (ja) | 2000-05-12 |
KR100343765B1 (ko) | 2002-07-20 |
KR20010031263A (ko) | 2001-04-16 |
WO2000023895A1 (en) | 2000-04-27 |
US6473841B1 (en) | 2002-10-29 |
CN1275219A (zh) | 2000-11-29 |
JP3202700B2 (ja) | 2001-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW448357B (en) | Signal processing apparatus | |
US7496823B2 (en) | Hardware based memory scrubbing | |
US20170322897A1 (en) | Systems and methods for processing a submission queue | |
US8245087B2 (en) | Multi-bit memory error management | |
US20040205418A1 (en) | ECC control apparatus | |
TW201519246A (zh) | 存取快閃記憶中儲存單元的方法以及使用該方法的裝置 | |
US6859904B2 (en) | Apparatus and method to facilitate self-correcting memory | |
WO2017176387A1 (en) | Data storage device having internal tagging capabilities | |
US20140269086A1 (en) | System and method of accessing memory of a data storage device | |
JP2992284B1 (ja) | 信号処理装置 | |
CN105573932B (zh) | 一种基于寄存器的多位宽数据跨时钟域访问方法 | |
TW393647B (en) | One-chip clock synchronized memory device | |
WO1989009471A2 (en) | Memory selftest method and apparatus | |
CN108231134B (zh) | Ram良率补救方法及装置 | |
JP3202696B2 (ja) | 信号処理装置 | |
US20200057570A1 (en) | Method and flash memory controller capable of avoiding inefficient memory block swap or inefficient garbage collection | |
CN111949198A (zh) | 一种坏块管理方法、装置和存储设备 | |
US11327770B2 (en) | Data storage devices, access device and data processing methods | |
US7337284B2 (en) | Integrated semiconductor memory | |
JPH11102328A (ja) | メモリ診断システム | |
SU1580442A1 (ru) | Оперативное запоминающее устройство | |
JPS59129994A (ja) | コンピユ−タの制御プログラムチエツク方式 | |
JPS58201157A (ja) | バンクメモリの制御回路 | |
SU1312584A1 (ru) | Сверхоперативное запоминающее устройство | |
TW393646B (en) | Testing method for dynamic memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |