JPS63229559A - 共有メモリのロギング装置 - Google Patents
共有メモリのロギング装置Info
- Publication number
- JPS63229559A JPS63229559A JP62062726A JP6272687A JPS63229559A JP S63229559 A JPS63229559 A JP S63229559A JP 62062726 A JP62062726 A JP 62062726A JP 6272687 A JP6272687 A JP 6272687A JP S63229559 A JPS63229559 A JP S63229559A
- Authority
- JP
- Japan
- Prior art keywords
- shared memory
- history
- communication
- address
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 25
- 239000000872 buffer Substances 0.000 abstract description 3
- 238000012544 monitoring process Methods 0.000 description 8
- 238000013519 translation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012806 monitoring device Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ワークステーション、情報処理装置。
計算機等に利用するマルチプロセッサ装置に関するもの
である。
である。
（従来の技術）
従来、マルチプロセッサシステムで、その通信内容をモ
ニタするにはＩＣ等を用いてきた。第２図はマルチプロ
セッサシステムの一例を示すブロック図である。同図に
おいて、マスクとなれる各ボード１１．１２．１３は、
システムバス１４に接続された共有メモリ１５を介して
通信を行なってきた。さらに、マスタボード１１．１２
．１３の内、どれか１つにＩＣＥを接続し、そのボード
を通して共有メモリ１５をアクセスし、共有メモリ１５
のその時点における内容を見ることができた。１６はロ
ギング装置をシステムに付加した状態を示している。
ニタするにはＩＣ等を用いてきた。第２図はマルチプロ
セッサシステムの一例を示すブロック図である。同図に
おいて、マスクとなれる各ボード１１．１２．１３は、
システムバス１４に接続された共有メモリ１５を介して
通信を行なってきた。さらに、マスタボード１１．１２
．１３の内、どれか１つにＩＣＥを接続し、そのボード
を通して共有メモリ１５をアクセスし、共有メモリ１５
のその時点における内容を見ることができた。１６はロ
ギング装置をシステムに付加した状態を示している。
（発明が解決しようとする問題点）
上記従来のＩＣＥを用いた方法では、プロセッサ間の通
信が多元的に行なわれた場合、そのすべての通信内容を
システムのパフォーマンスを損なうことなくモニタする
のは、不可能である。さらに、実働時に何らかの障害が
起きた場合、簡単に通信内容の履歴を見るのは、不可能
であるという欠点があった。
信が多元的に行なわれた場合、そのすべての通信内容を
システムのパフォーマンスを損なうことなくモニタする
のは、不可能である。さらに、実働時に何らかの障害が
起きた場合、簡単に通信内容の履歴を見るのは、不可能
であるという欠点があった。
本発明の目的は、従来の欠点を解消し、デバッグ時にお
いても、実働時においても、プロセッサ間通信の履歴を
とることのできる共有メモリのロギング装置を提供する
ことである。
いても、実働時においても、プロセッサ間通信の履歴を
とることのできる共有メモリのロギング装置を提供する
ことである。
（問題点を解決するための手段）
本発明の共有メモリのロギング装置は、マルチプロセッ
サシステムのプロセッサ間通信を共有メモリを用いて実
現し、共有メモリへのアクセスの履歴をとることにより
、プロセッサ間の通信の履歴をとるものである。
サシステムのプロセッサ間通信を共有メモリを用いて実
現し、共有メモリへのアクセスの履歴をとることにより
、プロセッサ間の通信の履歴をとるものである。
（作 用）
本発明によれば、共有メモリを用いてプロセッサ間通信
を行なうシステムにおいて、システムのパフォーマンス
を損なうことなく、その通信内容の履歴をとることがで
きる。また、収集された履歴情報は１通信ボートを通じ
て外部のＣＲＴなどに表示することができる。さらに、
システムの状態を、通信内容を解析することによりモニ
タすることができる。
を行なうシステムにおいて、システムのパフォーマンス
を損なうことなく、その通信内容の履歴をとることがで
きる。また、収集された履歴情報は１通信ボートを通じ
て外部のＣＲＴなどに表示することができる。さらに、
システムの状態を、通信内容を解析することによりモニ
タすることができる。
（実施例）
本発明の一実施例を第１図に基づいて説明する。
第１図は本発明の共有メモリのロギング装置の構成を示
すブロック図である。同図において、１は対象システム
の共有メモリに書き込みが行なわれた場合、そのアドレ
スを装置内部のアドレスに変換するアドレス変換装置、
２は履歴情報を記憶するだめの記憶装置、３は記憶装置
２へのアクセスを制御するバススイッチ、４はロギング
装置全体を制御するＣＰＵ、５はモニタの制御プログラ
ムを格納する記憶装置、６は外部ＣＲＴ、キーボード等
と通信するための通信ポート、７はモニタ対象システム
と接続するバスであり、８はデータバス監視装置である
。
すブロック図である。同図において、１は対象システム
の共有メモリに書き込みが行なわれた場合、そのアドレ
スを装置内部のアドレスに変換するアドレス変換装置、
２は履歴情報を記憶するだめの記憶装置、３は記憶装置
２へのアクセスを制御するバススイッチ、４はロギング
装置全体を制御するＣＰＵ、５はモニタの制御プログラ
ムを格納する記憶装置、６は外部ＣＲＴ、キーボード等
と通信するための通信ポート、７はモニタ対象システム
と接続するバスであり、８はデータバス監視装置である
。
上記構成の動作について説明する。対象システムが共有
メモリへの書き込みを行なった場合、そのアクセスされ
たアドレスにしたがってロギング装置内部のアドレスに
変換する。この際、履歴情報をその通信種別２時系列に
したがって、記憶装置内部を論理的に複数個のリングバ
ッファに構成するような変換を行なう。このアドレス変
換は、ハードウェアで高速に行ない、記憶装置２への書
き込みを対象システムの共有メモリ書き込みと同時に行
なう、履歴情報の収集を行なっている際には、バススイ
ッチ３はアドレス変換装置１の側を向いている。記憶装
置２の内部は、先に述べたように論理的に複数個のリン
グバッファとなっている。したがって、通信内容の履歴
は決められた容量分の最新情報となっている。履歴情報
の読み出しは、ＣＰＵ４を用いて行なう、この際、バス
スイッチ３はＣＰＵ４の側を向いている。読み出された
履歴情報は、通信ポート６を通して外部のＣＲＴ等の表
示装置に送られる。また、システムの簡単な状態のモニ
タリングには、アドレス変換装置１と同期してデータ線
を監視装置８で高速に行なえる。さ−らに、複雑なモニ
タリングには、ＣＰＵ４を用いて行なうことができる。
メモリへの書き込みを行なった場合、そのアクセスされ
たアドレスにしたがってロギング装置内部のアドレスに
変換する。この際、履歴情報をその通信種別２時系列に
したがって、記憶装置内部を論理的に複数個のリングバ
ッファに構成するような変換を行なう。このアドレス変
換は、ハードウェアで高速に行ない、記憶装置２への書
き込みを対象システムの共有メモリ書き込みと同時に行
なう、履歴情報の収集を行なっている際には、バススイ
ッチ３はアドレス変換装置１の側を向いている。記憶装
置２の内部は、先に述べたように論理的に複数個のリン
グバッファとなっている。したがって、通信内容の履歴
は決められた容量分の最新情報となっている。履歴情報
の読み出しは、ＣＰＵ４を用いて行なう、この際、バス
スイッチ３はＣＰＵ４の側を向いている。読み出された
履歴情報は、通信ポート６を通して外部のＣＲＴ等の表
示装置に送られる。また、システムの簡単な状態のモニ
タリングには、アドレス変換装置１と同期してデータ線
を監視装置８で高速に行なえる。さ−らに、複雑なモニ
タリングには、ＣＰＵ４を用いて行なうことができる。
このように。
上記実施例によれば、実時間でパフォーマンスを損なう
ことなく通信内容の履歴をとることができる。また、Ｓ
単な状態監視であれば実時間で行なえる。履歴情報の読
み出し加工は、ＣＰＵで行なうことができる。さらに、
複雑な状態監視等の処理は、ＣＰＵにより行なう二とが
できる。
ことなく通信内容の履歴をとることができる。また、Ｓ
単な状態監視であれば実時間で行なえる。履歴情報の読
み出し加工は、ＣＰＵで行なうことができる。さらに、
複雑な状態監視等の処理は、ＣＰＵにより行なう二とが
できる。
（発明の効果）
本発明によれば、実時間でマルチプロセッサシステムの
プロセッサ間通信の内容の履歴をとることができる。ま
た、簡単な状態監視であれば実時間で行なえ、さらに、
複雑な状態監視も行なうことができ、その実用上の効果
は大なるものがある。
プロセッサ間通信の内容の履歴をとることができる。ま
た、簡単な状態監視であれば実時間で行なえ、さらに、
複雑な状態監視も行なうことができ、その実用上の効果
は大なるものがある。
第１図は本発明の一実施例における共有メモリのロギン
グ装置のブロック図、第２図は従来のマルチプロセッサ
システムの一例を示すブロック図である。 １・・・アドレス変換装置、 ２・・・履歴情報記憶装
置、 ３・・・バススイッチ、 ４・・・ＣＰＵ、 ５
・・・制御プログラム格納記憶装置、６・・・通信ポー
ト、 ７・・・モニタ対象システムと接続するバス、
８・・・データバス監視装置。 特許出願人 松下電器産業株式会社 第１図 １．−７ドし人災洟Ｐ、、ＪＬ２−鰻厘績報鉱速罠１３
、−バ入スＡ・ノ＋ ５．、、ｌ’ｌツブロブラム格納
記を息艮１６、ミ通イ♂ポート ７−、− ｔニタ７・
１叡゛ノ入テムと捧枕Ｔうパ入８１．．テ゛−タハ゛入
監視艮１ 第２図
グ装置のブロック図、第２図は従来のマルチプロセッサ
システムの一例を示すブロック図である。 １・・・アドレス変換装置、 ２・・・履歴情報記憶装
置、 ３・・・バススイッチ、 ４・・・ＣＰＵ、 ５
・・・制御プログラム格納記憶装置、６・・・通信ポー
ト、 ７・・・モニタ対象システムと接続するバス、
８・・・データバス監視装置。 特許出願人 松下電器産業株式会社 第１図 １．−７ドし人災洟Ｐ、、ＪＬ２−鰻厘績報鉱速罠１３
、−バ入スＡ・ノ＋ ５．、、ｌ’ｌツブロブラム格納
記を息艮１６、ミ通イ♂ポート ７−、− ｔニタ７・
１叡゛ノ入テムと捧枕Ｔうパ入８１．．テ゛−タハ゛入
監視艮１ 第２図
Claims (1)
- マルチプロセッサシステムのプロセッサ間通信を共有メ
モリを用いて実現した装置において、前記共有メモリへ
のアクセスの履歴をとることにより、前記プロセッサ間
の通信の履歴をとることを特徴とする共有メモリのロギ
ング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62062726A JPS63229559A (ja) | 1987-03-19 | 1987-03-19 | 共有メモリのロギング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62062726A JPS63229559A (ja) | 1987-03-19 | 1987-03-19 | 共有メモリのロギング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63229559A true JPS63229559A (ja) | 1988-09-26 |
Family
ID=13208655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62062726A Pending JPS63229559A (ja) | 1987-03-19 | 1987-03-19 | 共有メモリのロギング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63229559A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000023895A1 (en) * | 1998-10-20 | 2000-04-27 | Matsushita Electric Industrial Co., Ltd. | Signal processing apparatus with memory access history storage |
| WO2001014972A1 (fr) * | 1998-02-25 | 2001-03-01 | Matsushita Electric Industrial Co., Ltd. | Appareil destine a surveiller un dispositif a memoire lsi |
-
1987
- 1987-03-19 JP JP62062726A patent/JPS63229559A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001014972A1 (fr) * | 1998-02-25 | 2001-03-01 | Matsushita Electric Industrial Co., Ltd. | Appareil destine a surveiller un dispositif a memoire lsi |
| WO2000023895A1 (en) * | 1998-10-20 | 2000-04-27 | Matsushita Electric Industrial Co., Ltd. | Signal processing apparatus with memory access history storage |
| US6473841B1 (en) | 1998-10-20 | 2002-10-29 | Matsushita Electric Industrial Co., Ltd. | Signal processing apparatus with memory access history storage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628511A (en) | Apparatus for analysis of computer channel failures | |
| JP2776602B2 (ja) | 試験システムおよび命令実行シーケンス判定方法 | |
| US6243834B1 (en) | Apparatus and method for capturing information off a plurality of bi-directional communications buses | |
| US20030051194A1 (en) | Portable SCSI bus analyzer | |
| JPH04227574A (ja) | ロジック・シミュレーション・マシンのための全イベント・トレース・ギャザラ | |
| US4813009A (en) | Method and apparatus for determining internal status of a processor | |
| JPS63229559A (ja) | 共有メモリのロギング装置 | |
| KR910003242B1 (ko) | 데이타 수집장치를 구비한 루프로 연결된 제어 시스템 | |
| JP2614866B2 (ja) | 自己診断方式 | |
| JPS63118964A (ja) | 情報処理装置 | |
| CN109698552A (zh) | 一种自动封锁电力设备检修信号装置 | |
| JPS63174142A (ja) | タスクトレ−ス方式 | |
| JP3000779B2 (ja) | プロセッサの実行状態の情報収集方法 | |
| JPS6148186B2 (ja) | ||
| JP2002132743A (ja) | メモリアクセス監視装置、メモリアクセス監視方法およびメモリアクセス監視用プログラムを記録した記録媒体 | |
| JPH02308345A (ja) | 端末装置のデータ収集システム | |
| JPH0766346B2 (ja) | 事象記録方式 | |
| JPS6210737A (ja) | 障害診断支援装置のリセツト回路 | |
| JPH01296351A (ja) | 診断処理システム | |
| JP3177131B2 (ja) | 電子回路解析装置 | |
| JPH04205036A (ja) | トレーサ回路 | |
| JPS62221043A (ja) | 論理装置の監視回路 | |
| JPS63231641A (ja) | 情報処理装置の障害情報格納方式 | |
| JPS6229345A (ja) | ラインモニタ装置 | |
| JPS63305437A (ja) | システムステ−トトレ−サ |