CN1275219A - 信号处理设备 - Google Patents

信号处理设备 Download PDF

Info

Publication number
CN1275219A
CN1275219A CN99801410A CN99801410A CN1275219A CN 1275219 A CN1275219 A CN 1275219A CN 99801410 A CN99801410 A CN 99801410A CN 99801410 A CN99801410 A CN 99801410A CN 1275219 A CN1275219 A CN 1275219A
Authority
CN
China
Prior art keywords
access
storer
memory
lsi
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99801410A
Other languages
English (en)
Other versions
CN1125400C (zh
Inventor
上田泰志
渡部隆弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1275219A publication Critical patent/CN1275219A/zh
Application granted granted Critical
Publication of CN1125400C publication Critical patent/CN1125400C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/366—Software debugging using diagnostics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)

Abstract

在一种使一个存储器和多个用来存取该存储器的块提供在一个LSI中的信号处理设备中,为了使在故障情况下的原因分析容易,提供一个跟踪控制块170,并且通过由一个微型计算机110的设置,控制来自要求存储器存取块的存取历史存储的开始和结束、及存储内容,并且跟踪存储器的一个规定区域。在故障情况下,通过从外部读出在内装存储器160中的特定跟踪区域,能容易地分析原因。

Description

信号处理设备
本发明涉及一种带有装在一个LSI中的一个存储器的信号处理设备。
在常规信号处理设备中，为了把诸如在系统操作中出现在总线中的数据和地址之类的总线信息，用作在设备系统中发生故障的情况下的故障分析数据，把它存储在诸如逻辑分析器之类的分析装置中，或者把在日本公开专利No.6-187256中公开的跟踪机构添加到系统上。
然而，由于半导体技术的最新进步，正在开发把各种功能块和存储器大规模集成在一个芯片上的LSI，但是在上述的信号处理设备的常规构造中，由于存储器接口信号不发出到LSI外，所以不能连接分析器，并且在故障的情况下，不能得到用于故障分析的必要信息。或者，为了形成在LSI内的跟踪机构，需要一个用于故障分析的专用控制电路和一个专用跟踪存储器，这导致增大LSI的面积和成本。
为了解决以上问题，本发明的信号处理设备是一种使一个存储器和多个用来存取存储器的块的信号处理设备，LSI包括：一个仲裁块，用来接收从存储器存取块发出的每个存储器使用请求信号，仲裁存储器使用权，及存取存储器；及一个跟踪控制块，用来根据仲裁结果发出一个存储器请求信号，以便把存储器的存取历史存储在存储器中，和控制把该存取历史存储在存储器中的开始和结束、及存储内容，并因此不需要专用于故障分析的任何具体控制电路、或专用跟踪存储器，在故障的情况下，能容易得到用于故障分析的必要信息。
本发明的第一方面涉及一种使一个存储器和多个用来存取存储器的块提供在LSI中的信号处理设备，是这样一种信号处理设备，包括：一个仲裁块，用来接收从存储器存取块发出的每个存储器使用请求信号，仲裁存储器使用权，及存取存储器；及一个跟踪控制块，用来根据仲裁结果发出一个存储器请求信号，以便把存储器存取历史存储在存储器中，和控制把该存取历史存储在存储器中的开始和结束、及存储内容，其中当跟踪存储器的存取历史和存储内容时，跟踪控制块起控制存储必要的存取历史的开始和结束的作用。
本发明的第二方面涉及第一方面的信号处理设备，其中一个可重写寄存器提供在跟踪控制块中，并且通过从LSI外部设置寄存器选择用来存储存取历史的存储器存取块，并因此通过按从LSI外部希望的那样设置可重写寄存器，从外部能自由地选择用来存储存取历史的存储存取块。
本发明的第三方面涉及第一方面的信号处理设备，其中一个可重写寄存器提供在跟踪控制块中，并且当从LSI外部设置在寄存器中的值与要存储的存取历史匹配时，在从LSI外部确定的规定周期之后一个触发信号发出到LSI外，并因此发出到LSI外部的触发信号启动操作、或终止一个外部测量仪器的操作，及也能容易地识别一个与跟踪过程同步的LSI外的信号。
本发明的第四方面涉及第一方面的信号处理设备，其中一个可重写寄存器提供在跟踪控制块中，并且当从LSI外部设置在寄存器中的值与要存储的存取历史匹配时，在从LSI外部确定的规定周期之后启动存储功能，并因此通过在从LSI外部设置的规定周期之后启动存储功能，从跟踪过程开始到特定存取历史的存储器，能留下以后的跟踪过程，并且当分析故障的原因时，例如，如果已知触发存取的问题，则通过设置这种存取，可以容易地分析原因。
本发明的第五方面涉及第一方面的信号处理设备，其中一个可重写寄存器提供在跟踪控制块中，并且当从LSI外部设置在寄存器中的值与要存储的存取历史匹配时，在从LSI外部确定的规定周期之后终止存储功能，并因此通过在从LSI外部设置的规定周期之后终止存储功能，从跟踪过程追溯到特定存取历史的存储器，能留下以前的跟踪过程，并且当分析故障的原因时，例如，如果已知问题的开始，则通过设置这种存取，可以容易地分析原因。
本发明的第六方面涉及第一方面的信号处理设备，其中一个可重写寄存器提供在跟踪控制块中，并且从存储器中的一个规定位置存储存取历史，并因此通过从存储器中的规定位置存储存取历史，如果存储器中的存取历史的跟踪过程是不必要的，则可以使用于跟踪过程的存储器的区域最小，并且它能用于除跟踪过程之外的普通功能，并且依据在故障情况下需要的跟踪存储量，能改变存储开始位置。
本发明的第七方面涉及第一方面的信号处理设备，其中一个可重写寄存器提供在跟踪控制块中，并且把存取历史存储到存储器中的一个规定位置，并因此通过把存取历史存储到存储器中的一个规定位置，如果存储器中的存取历史的跟踪过程是不必要的，则可以使用于跟踪过程的存储器的区域最小，并且它能用于除跟踪过程之外的普通功能，并且依据在故障情况下需要的跟踪存储量，能改变存储结束位置。
图1是本发明信号处理设备的一个实施例中的电气方块图，及图2是图1部分详细电气方块图。
下面在参照附图的同时，描述本发明的信号处理设备的一个实施例。
在图1中，一种信号处理设备100从外部由一个微型计算机110控制。信号处理设备100包括用来读或写一个内装存储器160的一个存储器存取块A 120、一个存储器存取块B 130、及一个存储器存取块C 140。信号处理设备100包括：一个仲裁块150，用来根据来自存储器存取块A 120、存储器存取块B 130、及存储器存取块C 140的每个存储器存取请求来仲裁存储器的使用权、和存取内装存储器160；及一个跟踪控制块170，用来根据仲裁块150的仲裁结果，控制把存储器存取历史存储在内装存储器160中。
在图2中，跟踪控制块170包括：一个控制块200，用来产生一个用来存储存储器存取历史的控制信号；一个跟踪选择寄存器210，用来由微型计算机110通过使用微型计算机地址总线111、微型计算机数据总线112和微型计算机控制信号103，初始设置一个比较数据寄存器230、一个存储开始计时寄存器250、一个存储结束计时寄存器270、一个存储开始放置寄存器280、及一个存储结束放置寄存器290，并且进一步一个比较器240和一个计数器260提供在一个用来产生存取历史数据的存取历史产生块220中。
为了更具体地解释实施例的操作，在内装存储器160中在从地址AAA至BBB的区域中，在存储器存取块B 130开始其操作之后，存储器存取块A 120把数据DDD写在地址CCC中，并且高至计数EEE，存储存储器存取块C 140的存取历史，然后当存储器存取块C140把数据GGG写在地址FFF中时，产生一个外部触发信号。
这里，存取历史包括存取块名、存取类型、存储器地址和存储器数据。
下面描述在该实施例中的操作。在内装存储器160的存取开始之前，首先，可重写寄存器由微型计算机110初始设置。
在跟踪选择寄存器210中，把存储器存取块C 140设置为存取块名，读或写作存取类型，及存储器地址和存储器数据作为历史数据；在比较数据寄存器230中，把存储器存取块C 140设置为比较块名，写作存取类型，FFF作为比较地址，及GGG作为比较数据；在存储开始计时寄存器250中，把存储器存取块B 130设置为存储开始计时块名，读或写作存取类型，所有作为存储开始计时地址，所有作为存储开始计时数据，及0计数作为存储开始计时，在存储结束计时寄存器270中，把存储器存取块A 120设置为存储结束计时块名，写作存取类型，CCC作为存储结束计时地址，DDD作为存储结束计时数据，EEE作为存储结束计时；在存储开始放置寄存器280中，把AAA设置为存储开始地址；及在存储结束放置寄存器290中，把BBB设置为存储结束地址。
在该初始设置之后，系统开始其操作，并且存储器存取块A 120发送一个存储器使用请求信号121、存储器存取块B 130发送一个存储器使用请求信号131、及存储器存取块C 140发送一个存储器使用请求信号141，都到仲裁块150。仲裁块150通过判断请求信号的接收优先权顺序，把意味着接收到存储器使用请求信号的存储器使用证实信号送回到最高顺序的存储器存取块。这里，假定接收优先权顺序是存储器存取块A 120＞存储器存取块B 130＞存储器存取块C140，仲裁块150把存储器使用证实信号122送回存储器存取块A120，并且通过使用存储器控制信号151、存储器地址总线152、及存储器数据总线153，存取在存储器存取块A 120中的内装存储器160。这时，仲裁块150向跟踪控制块170发出一个仲裁结果信号173、一根仲裁结果地址总线174及一根仲裁结果数据总线175，并且在跟踪控制块170的存取历史产生块220中的比较器240中，把从仲裁块150发出的这种信息与在一根存储开始计时数据总线251中的数据相比较，并且这里由于在存储开始计时数据总线251中的存储开始计时块名是存储器存取决B 130，并且没有检测到重合，所以不执行跟踪过程。
在存储器使用请求证实的存储器存取块A 120已经取消存储器使用请求信号121之后，仲裁块150接收下一个最高接收优先权顺序的存储器存取块B 130的存储器使用请求信号131，并且把一个存储器使用证实信号132送回到存储器存取块B 130，由此存取存储器存取块B 130的内装存储器160。这时，类似地，仲裁块150向跟踪控制块170发出一个仲裁结果信号173、一根仲裁结果地址总线174及一根仲裁结果数据总线175，并且在跟踪控制块170的存取历史产生块220中的比较器240中，把从仲裁块150发出的这种信息与在存储开始计时数据总线251中的数据相比较。在这种情况下，存储开始计时数据总线251重合，因为读或写设置在存储器存取块B 130中(在这种情况下，没有设置地址和数据，所以不把仲裁结果地址总线174与仲裁结果数据总线175相比较)。一旦检测到重合，就启动在存取历史产生块220中的计数器260。尽管检测到重合，但由于在跟踪选择寄存器210中的跟踪设置的目标是存储器存取块C 140，所以在这种情况下也不执行跟踪过程。
在存储器使用请求证实的存储器存取块B 130已经取消存储器使用请求信号131之后，仲裁块150接收下一个最高接收优先权顺序的存储器存取块C 140的存储器使用请求信号141，并且把一个存储器使用证实信号142送回到存储器存取块C 140，由此存取存储器存取块C 140的内装存储器160。这时，类似地，仲裁块150向跟踪控制块170发出一个仲裁结果信号173、一根仲裁结果地址总线174及一根仲裁结果数据总线175。已经在跟踪控制块170的存取历史产生块220中的比较器240中，检测到与存储开始计时数据总线251的重合。并且此后检测在跟踪控制信号221与仲裁结果信号173之间的重合。当通过一个预置值计数重合时(在该实施例中，由于设置值是0，所以立即开始跟踪)，此后检测每次重合，在存取历史产生块220中，由仲裁结果信号173、仲裁结果地址总线174及仲裁结果数据总线175产生一个跟踪控制信号221和一根数据总线222，并且送出到控制块200。控制块200根据接收的跟踪控制信号221和历史数据总线222送出一个用于跟踪以便跟踪存取历史的存储器使用请求信号171、一根用于仲裁的数据总线102、及一根用于仲裁的地址总线101。
同时，把由存储开始放置数据总线281计算的地址AAA送出到用于仲裁的地址总线101。把该地址增大到存储结束放置数据总线291的地址BBB，并且再次被初始化到存储开始放置数据总线281的地址AAA。在仲裁块150中，与其他请求信号相同地仲裁用于跟踪的存储器使用请求信号171，并且当证实存储器使用权时，仲裁块150把用于跟踪的存储器使用证实信号172送回到控制块200。控制块200接收用于跟踪的存储器使用证实信号172，并且识别已经跟踪了存取历史，及取消用于跟踪的存储器使用请求信号171。
重复这种操作，此后，每当存取存储器存取块C 140时，跟踪历史数据到内装存储器160，并且同时比较器240检查仲裁结果信号173、仲裁结果地址总线174及仲裁结果数据总线175与存储结束计时数据总线271的重合。当存储器存取块A 120把数据DDD写在地址CCC中时，检测重合，并且再次启动计数器260。在启动之后，当跟踪选择数据总线211和仲裁结果信号173的重合计数EEE时，终止历史数据的以后跟踪。
比较器240检查仲裁结果信号173、仲裁结果地址总线174及仲裁结果数据总线175是否与比较数据总线231的数据重合，并且每当检测到重合时，发出一个触发信号176。
这里的解释涉及一个存储器存取块的存取历史数据的跟踪的一个例子，但它也可用于多个存储器存取块的同时跟踪。
根据使一个存储器提供在LSI中的本发明的信号处理设备，不需要专用于系统中存取历史数据的任何跟踪存储器，在与当不执行跟踪处理时相同的条件下，仅通过添加一个小的控制电路，如跟踪控制块，而不增加存储器总线的负载，就能得到在故障条件下操作分析所必需的信息，并因此在各种有益效应中，能容易地重新产生故障的出现，及能平稳地分析原因。

Claims (7)

1.一种信号处理设备，是一种使一个存储器和多个用来存取存储器的块提供在LSI内的信号处理设备，LSI包括：一个仲裁块，用来接收从所述存储器存取块发出的每个存储器使用请求信号，仲裁存储器使用权，及存取存储器；及一个跟踪控制块，用来根据所述仲裁结果发出一个存储器请求信号，以便把存储器的存取历史存储在所述存储器中，和控制把该存取历史存储在存储器中的开始和结束、及存储内容。
2.根据权利要求1所述的信号处理设备，其中一个可重写寄存器提供在跟踪控制块中，并且通过从LSI外部设置所述寄存器，选择用来存储存取历史的存储器存取块。
3.根据权利要求1所述的信号处理设备，其中一个可重写寄存器提供在跟踪控制块中，并且当从LSI外部设置在所述寄存器中的值与要存储的存取历史匹配时，在从LSI外部确定的规定周期之后一个触发信号发出到LSI外。
4.根据权利要求1所述的信号处理设备，其中一个可重写寄存器提供在跟踪控制块中，并且当从LSI外部设置在所述寄存器中的值与要存储的存取历史匹配时，在从LSI外部确定的规定周期之后启动存储功能。
5.根据权利要求1所述的信号处理设备，其中一个可重写寄存器提供在跟踪控制块中，并且当从LSI外部设置在所述寄存器中的值与要存储的存取历史匹配时，在从LSI外部确定的规定周期之后终止存储功能。
6.根据权利要求1所述的信号处理设备，其中一个可重写寄存器提供在跟踪控制块中，并且从存储器中的一个规定位置存储存取历史。
7.根据权利要求1所述的信号处理设备，其中一个可重写寄存器提供在跟踪控制块中，并且把存取历史存储到存储器中的一个规定位置。
CN99801410A 1998-10-20 1999-10-19 信号处理设备 Expired - Fee Related CN1125400C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31694198A JP3202700B2 (ja) 1998-10-20 1998-10-20 信号処理装置
JP316941/1998 1998-10-20

Publications (2)

Publication Number Publication Date
CN1275219A true CN1275219A (zh) 2000-11-29
CN1125400C CN1125400C (zh) 2003-10-22

Family

ID=18082657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99801410A Expired - Fee Related CN1125400C (zh) 1998-10-20 1999-10-19 信号处理设备

Country Status (7)

Country Link
US (1) US6473841B1 (zh)
JP (1) JP3202700B2 (zh)
KR (1) KR100343765B1 (zh)
CN (1) CN1125400C (zh)
ID (1) ID23899A (zh)
TW (1) TW448357B (zh)
WO (1) WO2000023895A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105630714A (zh) * 2014-12-01 2016-06-01 晨星半导体股份有限公司 接口资源分析装置及其方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202696B2 (ja) 1998-09-18 2001-08-27 松下電器産業株式会社 信号処理装置
JP2992284B1 (ja) * 1998-10-20 1999-12-20 松下電器産業株式会社 信号処理装置
JP2003006003A (ja) * 2001-06-18 2003-01-10 Mitsubishi Electric Corp Ｄｍａコントローラおよび半導体集積回路
JP3793062B2 (ja) * 2001-09-27 2006-07-05 株式会社東芝 メモリ内蔵データ処理装置
JP4836408B2 (ja) * 2004-03-01 2011-12-14 コニカミノルタビジネステクノロジーズ株式会社 アクセスログ保存システムおよびデジタル複合機
JP4504737B2 (ja) * 2004-05-26 2010-07-14 ルネサスエレクトロニクス株式会社 パフォーマンス・モニタ回路
US7346482B1 (en) * 2005-03-08 2008-03-18 Xilinx, Inc. Shared memory for co-simulation
US7343572B1 (en) 2005-03-31 2008-03-11 Xilinx, Inc. Vector interface to shared memory in simulating a circuit design
US8468283B2 (en) * 2006-06-01 2013-06-18 Telefonaktiebolaget Lm Ericsson (Publ) Arbiter diagnostic apparatus and method
JP5850724B2 (ja) * 2011-12-02 2016-02-03 キヤノン株式会社 データ処理装置およびその制御方法
US8880860B2 (en) * 2011-12-02 2014-11-04 Qualcomm Incorporated Methods and apparatus for saving conditions prior to a reset for post reset evaluation
JP2013191162A (ja) * 2012-03-15 2013-09-26 Ricoh Co Ltd 動作解析装置、画像形成装置、動作解析方法およびプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61262945A (ja) * 1985-05-17 1986-11-20 Nec Corp 記憶装置
JPS63229559A (ja) * 1987-03-19 1988-09-26 Matsushita Electric Ind Co Ltd 共有メモリのロギング装置
JPH01134541A (ja) 1987-11-20 1989-05-26 Toshiba Corp 情報処理装置
JPH04127348A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 共通メモリアクセストレース方式
JPH0750452B2 (ja) 1992-12-18 1995-05-31 日本電気株式会社 バストレース機構
JPH0863374A (ja) * 1994-08-22 1996-03-08 Toshiba Corp トレース機能内蔵型ｌｓｉ
US6330644B1 (en) 1994-10-27 2001-12-11 Canon Kabushiki Kaisha Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control means
US6314530B1 (en) * 1997-04-08 2001-11-06 Advanced Micro Devices, Inc. Processor having a trace access instruction to access on-chip trace memory
US5944841A (en) * 1997-04-15 1999-08-31 Advanced Micro Devices, Inc. Microprocessor with built-in instruction tracing capability
JPH11242637A (ja) * 1998-02-25 1999-09-07 Matsushita Electric Ind Co Ltd Ｌｓｉ記憶素子監視装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105630714A (zh) * 2014-12-01 2016-06-01 晨星半导体股份有限公司 接口资源分析装置及其方法
CN105630714B (zh) * 2014-12-01 2018-12-18 晨星半导体股份有限公司 接口资源分析装置及其方法

Also Published As

Publication number Publication date
KR20010031263A (ko) 2001-04-16
JP2000132430A (ja) 2000-05-12
ID23899A (id) 2000-05-25
WO2000023895A1 (en) 2000-04-27
TW448357B (en) 2001-08-01
KR100343765B1 (ko) 2002-07-20
JP3202700B2 (ja) 2001-08-27
US6473841B1 (en) 2002-10-29
CN1125400C (zh) 2003-10-22

Similar Documents

Publication Publication Date Title
CN1125400C (zh) 信号处理设备
EP0468454B1 (en) Interrupt controller
EP0263886A1 (en) Interrupt control method in a multiprocessor system
US5615381A (en) Security for a data processing system having multiple distinct program instruction sections
EP0530816A2 (en) Microprocessor with cache memory and trace analyzer therefor
JPH0447340B2 (zh)
US6543009B1 (en) Signal processing apparatus
CN1146793C (zh) 信号处理装置
CN1221152A (zh) 总线控制系统
US20040153790A1 (en) Apparatus and method for detecting address characteristics for use with a trigger generation unit in a target processor
US6629262B1 (en) Multiplexed storage controlling device
JPS6142186Y2 (zh)
EP0217348B1 (en) Memory connected state detecting circuit
RU2094842C1 (ru) Устройство для контроля управляющей вычислительной машины
EP0482527B1 (en) A normal to spare switching control system
SU1310832A1 (ru) Устройство дл сопр жени двух вычислительных машин
JPS6219953A (ja) 実装記憶容量認識方式
JPS6041899A (ja) ２点サンプリング方式
JPH1165897A (ja) デバッガ内蔵マイクロプロセッサ
SU1035596A2 (ru) Устройство дл сопр жени двух вычислительных машин
JPH01140360A (ja) タイムアウト検出方式
KR19980033154A (ko) 카운터 검사 방법 및 장치와 시리얼 억세스 메모리
JPS63129440A (ja) ストアスル−バツフア装置
JPS59111551A (ja) 動作記録装置
JPH04359326A (ja) 履歴情報記録方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031022

Termination date: 20111019