CN1221152A - 总线控制系统 - Google Patents

总线控制系统 Download PDF

Info

Publication number
CN1221152A
CN1221152A CN98125136A CN98125136A CN1221152A CN 1221152 A CN1221152 A CN 1221152A CN 98125136 A CN98125136 A CN 98125136A CN 98125136 A CN98125136 A CN 98125136A CN 1221152 A CN1221152 A CN 1221152A
Authority
CN
China
Prior art keywords
bus
microprocessor
control system
interface
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98125136A
Other languages
English (en)
Other versions
CN1331064C (zh
Inventor
须藤裕史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1221152A publication Critical patent/CN1221152A/zh
Application granted granted Critical
Publication of CN1331064C publication Critical patent/CN1331064C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G06F11/364—Software debugging by tracing the execution of the program tracing values on a bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)

Abstract

一种总线控制系统的微处理器板中包括由微处理器、地址线、数据线、以及控制信号线构成的内部总线,通过该内部总线与微处理器相连的存储器,象系统控制寄存器这样的寄存器,以及总线接口电路。由微处理器向主存储器、寄存器、或总线接口的访问被通过部线接口电路从外部总线输出。因此,可以通过跟踪外部总线对该微处理器或内部总线的操作状态进行跟踪。

Description

总线控制系统
本发明涉及一种总线控制系统，特别涉及一种可用于总线跟踪用于监控微处理器的操作状态的总线控制系统。
现在已公开一种跟踪浮动操作单元和数据存储器之间的布线信号的多芯片模块的评估器件[日本专利特开平5-120160(1993)]。通过把在模块上的引线焊片经探测器与一包括存储器、地址发生器和比较器的监视单元相连接，对封闭于多芯片模块的模块基片中的布线信号进行跟踪。该评估器件可以直接跟踪布线信号，而不必使用任何测试元件组(TEG)。因此，该评估装置用于跟踪布线信号，因为在把大规模集成电路封装安装到模块基片上时，仅通过把信号引到接线端的评估是不够的。
在这种连接中，上述传统装置具有如下缺点：
首先，因为布线信号封闭于模块基片中，所以需要引线焊片来跟踪布线信号。相应地，上述评估器件对于趋向小型化的多芯片模块是没有用的，因为随着在模块基片中完成的布线数目的增加，焊片数目也增加，从而造成焊片面积的增加。
第二，测试器件专用于总线跟踪，从而需要特别设计的用于与模块基片上的特定引线焊片相连接的探测器。
第三，总线跟踪的可靠性变低。当由于生产工艺的问题使该引线焊片质量变差时，则不能够完整地跟踪该模块基片。
因此本发明的一个目的是提供一种具有提高的可靠性的总线控制系统，它用于在评估总线接口外围电路和用于微处理器板的软件时更容易的通过总线接口跟踪微处理器的总线。本发明的另一个目的是提高估计系统的可靠性。
根据本发明，在此提供一种总线控制系统，其中包括一个微处理器、分别通过内部总线由微处理访问的一个主存储器和一个系统控制寄存器、以及一个总线接口。
本发明的总线控制系统还包括用于利用外部总线通过总线接口跟踪由微处理器对主存储器、系统控制寄存器、以及总线接口的访问的跟踪装置。
根据上述本发明，可以获得如下效果：
第一，因为内部总线的每个状态都可以通过总线接口跟踪，所以不必需要用于跟踪封闭于模块基片中的布线信号的引线焊片。
第二，因为不需要专用的焊片并且可以保留更大的安装面积，所以象多芯片模块这样的高密度安装板可以按更高的密度集成，保持内部总线跟踪功能的兼容性。
第三，因为可以用通常的仪器对与总线接口相连的外围总线或微处理器板的外围电路进行总线跟踪，所以总线跟踪变得更加容易。
图1为本发明的总线控制系统方框图。
图2用于说明本发明的总线控制系统的运作的时序图。
下面说明本发明的一最佳实施例。本发明的总线控制系统微处理器板包括由微处理器、地址线、数据线、以及控制信号线组成的内部总线、通过内部总线与微处理器相连的存储器、象系统控制寄存器这样的寄存器，以及总线接口电路。由微处理器对主存储器、寄存器和总线接口的每次访问通过总线接口电路从外部总线输出。相应地，该微处理器或内部总线的操作状态可以通过跟踪外部总线而进行跟踪。
具体来说，当微处理器的写入数据和读出数据从总线接口电路输出到外部总线时，该微处理器通过利用总线接口信号来表明写时序和读时序。因此，该数据由可以由外部总线来跟踪。
参照附图，通过本发明的一个工作实例来阐释本发明的实施例。
如图1所示，微处理器板1包括与内部总线3相连接的微处理器2、主存储器4、系统控制寄存器5、以及总线接口6。另外，微处理器板1通过总线接口6与外部总线7相连接。
接着参照图1，说明该工作实例的微处理器板1的操作过程。
微处理器2通过内部总线3访问主存储器4和系统控制寄存器5。因此，在微处理器板1中的每次访问可以通过监控内部总线3来进行跟踪。
当微处理器2执行对主存储器4或系统控制寄存器5的写访问时，总线接口6向外部总线7输出在内部总线3中的地址、数据、和控制信号。
另外，当微处理器2执行对主存储器4或系统控制寄存器5的读访问时，总线接口6向外部总线7输出在内部总线3中的地址、数据、和控制信号。
因此，可以通过跟踪外部总线7对内部总线3进行跟踪。换句话说，可以通过跟踪外部总线7对安装于微处理器板1上的微处理器2的程序的执行处理进行跟踪。
参照图2，说明工作实例的内部总线3和外部总线7之间的总线接口6的操作过程。
图2中具体示出通过如图1所示的微处理器2把两个字写入主存储器的操作过程。
内部总线3执行对主存储器4的写访问，在内部总线3上传输在微处理器2中的内部总线地址10和内总线写入数据11。
主存储器4接收内部总线地址10和内部总线写入数据11，并通过利用行地址选通(RAS)控制信号12和列地址选通(CAS)控制信号13把内部总线地址10和内部总线写入数据11写入，而总线接口6向外部总线地址14输出与内部总线地址相同的地址。同时总线接口6把外部总线选通信号15输出到有效的外部总线地址。
总线接口6输出与内部总线数据11相同的外总线地址16。同时，总线接口6与CAS控制信号13同步的输出外部总线就绪信号17。
因此，当微处理器2执行向主存储器3的写访问时，由外部总线7确认写地址和写数据的有效时序。
类似地，当微处理器2执行向主存储器3的读访问时，由外部总线7确认写地址和读数据的有效时序。向系统控制5的访问也被类似地确认。因此，可以通过外部总线7跟踪内部总线3。

Claims (7)

1、一种总线控制系统，其中包括微处理器、内部总线、主存储器、系统控制寄存器、总线接口、外部总线、以及用于跟踪所述微处理器的操作状态的跟踪安装，其特征在于：
所述主存储器和所述系统控制寄存器被所述微处理器通过所述内部总线进行访问；以及
所述跟踪装置利用所述外围总线通过所述总线接口跟踪由所述微处理器所执行的访问。
2、根据权利要求1所述的总线控制系统，其特征在于，地址、写数据、以及读数据被从所述接口总线输出，并且写时序和读时序被通过利用运行于所述接口总线中的预定信号进行输出。
3、根据权利要求1所述的总线控制系统，其特征在于，在所述内部总线中的地址和数据被输出到所述外部总线。
4、根据权利要求1所述的总线控制系统，其特征在于，所述微处理器和所述总线接口为主动电路；
除所述微处理器和所述总线接口外的其它电路为被动电路；以及
所述主动电路的地址和数据被所述跟踪装置通过所述总线接口从所述外部总线进行跟踪。
5、根据权利要求1所述的总线控制系统，其特征在于，其中还包括辅助存储器和辅助寄存器，其中：
所述内部总线包括地址线、数据线、和控制信号线；以及
所述辅助存储器和辅助寄存器通过所述内部总线与所述微处理器相连。
6、根据权利要求5所述的总线控制系统，其特征在于，所述总线接口启动一个用于表明地址被输出的所述外部总线的选通信号，以及启动一个用于表明该数据被保持的就绪信号。
7、根据权利要求1所述的总线控制系统，其特征在于，所述微处理器、所述内部总线、所述主存储器、所述系统控制寄存器、以及所述总线接口都被安装在一块基片上。
CNB981251366A 1997-11-28 1998-11-26 总线监控系统 Expired - Fee Related CN1331064C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP344039/97 1997-11-28
JP9344039A JPH11161524A (ja) 1997-11-28 1997-11-28 バス制御方式

Publications (2)

Publication Number Publication Date
CN1221152A true CN1221152A (zh) 1999-06-30
CN1331064C CN1331064C (zh) 2007-08-08

Family

ID=18366193

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981251366A Expired - Fee Related CN1331064C (zh) 1997-11-28 1998-11-26 总线监控系统

Country Status (5)

Country Link
US (1) US6442668B2 (zh)
JP (1) JPH11161524A (zh)
CN (1) CN1331064C (zh)
CA (1) CA2254525C (zh)
GB (1) GB2332291B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302402C (zh) * 2000-03-29 2007-02-28 英特尔公司 用于通过共享外部总线专用互连的装置和方法
CN100353350C (zh) * 2003-07-06 2007-12-05 华为技术有限公司 内部集成电路总线访问控制系统
CN100464317C (zh) * 2007-06-27 2009-02-25 北京中星微电子有限公司 一种总线访问冲突的检测方法和系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450080B1 (ko) * 2001-11-13 2004-10-06 (주)지에스텔레텍 유에스비기반의 이동형 저장장치 및 그 제어방법
WO2006049090A1 (ja) 2004-11-04 2006-05-11 Matsushita Electric Industrial Co., Ltd. 集積回路、及び集積回路パッケージ
DE102007006508B4 (de) * 2007-02-09 2012-11-15 Texas Instruments Deutschland Gmbh Mikrocontroller mit Speicher-Trace-Modul
JP5360434B2 (ja) * 2011-03-28 2013-12-04 住友電気工業株式会社 通信装置、通信監視方法および通信監視プログラム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759250A (en) * 1980-09-29 1982-04-09 Nec Corp Microprogram controller
JPS63245529A (ja) * 1987-03-31 1988-10-12 Toshiba Corp レジスタ退避復元装置
JPH04148244A (ja) 1990-10-08 1992-05-21 Nec Corp ソフトウェア評価装置
JPH05120160A (ja) 1991-10-28 1993-05-18 Matsushita Electric Ind Co Ltd マルチチツプモジユール評価装置
JPH05135188A (ja) 1991-11-12 1993-06-01 Mitsubishi Electric Corp マイクロコンピユータ
US5974508A (en) * 1992-07-31 1999-10-26 Fujitsu Limited Cache memory system and method for automatically locking cache entries to prevent selected memory items from being replaced
JPH06214819A (ja) 1993-01-19 1994-08-05 Toshiba Corp 情報処理装置及びこの装置の評価システムならびに評価方法
JPH06348534A (ja) 1993-06-02 1994-12-22 Nec Eng Ltd マイクロプロセッサシステム
GB2293467B (en) 1994-09-20 1999-03-31 Advanced Risc Mach Ltd Trace analysis of data processing
US5548794A (en) 1994-12-05 1996-08-20 Motorola, Inc. Data processor and method for providing show cycles on a fast multiplexed bus
US5737748A (en) * 1995-03-15 1998-04-07 Texas Instruments Incorporated Microprocessor unit having a first level write-through cache memory and a smaller second-level write-back cache memory
JP3443720B2 (ja) * 1995-12-12 2003-09-08 株式会社日立製作所 エミュレータ
US5652847A (en) * 1995-12-15 1997-07-29 Padwekar; Kiran A. Circuit and system for multiplexing data and a portion of an address on a bus
US5903912A (en) * 1996-08-14 1999-05-11 Advanced Micro Devices, Inc. Microcontroller configured to convey data corresponding to internal memory accesses externally
US5841686A (en) * 1996-11-22 1998-11-24 Ma Laboratories, Inc. Dual-bank memory module with shared capacitors and R-C elements integrated into the module substrate
US5809514A (en) * 1997-02-26 1998-09-15 Texas Instruments Incorporated Microprocessor burst mode data transfer ordering circuitry and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302402C (zh) * 2000-03-29 2007-02-28 英特尔公司 用于通过共享外部总线专用互连的装置和方法
CN100353350C (zh) * 2003-07-06 2007-12-05 华为技术有限公司 内部集成电路总线访问控制系统
CN100464317C (zh) * 2007-06-27 2009-02-25 北京中星微电子有限公司 一种总线访问冲突的检测方法和系统

Also Published As

Publication number Publication date
US6442668B2 (en) 2002-08-27
CA2254525A1 (en) 1999-05-28
GB2332291A (en) 1999-06-16
CN1331064C (zh) 2007-08-08
US20010042181A1 (en) 2001-11-15
JPH11161524A (ja) 1999-06-18
GB9825731D0 (en) 1999-01-20
GB2332291B (en) 2002-07-31
CA2254525C (en) 2008-11-04

Similar Documents

Publication Publication Date Title
US20040047169A1 (en) Wavelength division multiplexed memory module, memory system and method
CN1675625A (zh) 具有内部高速缓存和/或内存访问预测的内存集线器
US20050138302A1 (en) Method and apparatus for logic analyzer observability of buffered memory module links
KR960032160A (ko) 고밀도 16메가바이트와 32메가바이트 단일 인-라인 메모리 모듈용 방법 및 장치
WO1995025305A1 (en) Improved interleave technique for accessing digital memory
CN1554097A (zh) 具有用于读写操作的不同突发顺序寻址的存储器件
CN1221152A (zh) 总线控制系统
CN1125400C (zh) 信号处理设备
KR100367635B1 (ko) 신호처리장치
JP3202696B2 (ja) 信号処理装置
US6917991B2 (en) Method of and system for efficiently tracking memory access by direct memory access controller
KR100429095B1 (ko) 집적회로의랜덤액세스메모리및이를테스트하는방법
US20050033909A1 (en) Motherboard utilizing a single-channel memory controller to control multiple dynamic random access memories
US5586129A (en) Parity bit memory simulator
JP3348947B2 (ja) システム診断方法
JP3204308B2 (ja) マイクロコンピュータ及びそのテスト方法
JP3329240B2 (ja) コンピュータ装置
JP2998447B2 (ja) スレーブ情報処理装置
JP3079366B2 (ja) 低速バスからの周辺装置・素子の高速動作試験法
KR20010112540A (ko) 병렬 테스트 시스템
JPS62117048A (ja) 記憶装置制御方式
JPH08314800A (ja) メモリモジュール接続用モジュール
JPS6341960A (ja) メモリ試験方式
CN1138277C (zh) Rdram模组连接装置
KR200319278Y1 (ko) 메모리 라이트 시스템

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1062102

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20121126