CN100464317C - 一种总线访问冲突的检测方法和系统 - Google Patents
一种总线访问冲突的检测方法和系统 Download PDFInfo
- Publication number
- CN100464317C CN100464317C CNB2007101180355A CN200710118035A CN100464317C CN 100464317 C CN100464317 C CN 100464317C CN B2007101180355 A CNB2007101180355 A CN B2007101180355A CN 200710118035 A CN200710118035 A CN 200710118035A CN 100464317 C CN100464317 C CN 100464317C
- Authority
- CN
- China
- Prior art keywords
- chip
- access
- visit
- parameter
- random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000006870 function Effects 0.000 claims description 14
- 238000005295 random walk Methods 0.000 claims description 7
- 230000009471 action Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明实施例公开了一种总线访问冲突的检测方法，包括：主芯片随机生成访问参数，根据所述访问参数通过外部总线对从芯片进行访问，并将访问结果发送给记录设备；同时，所述从芯片随机运行自身内部模块，产生内部总线访问，并将访问结果发送给所述记录设备；所述记录设备根据接收自所述主芯片和/或从芯片的访问结果获知发生总线访问冲突的情况。本发明实施例同时公开了一种总线访问冲突的检测系统。应用该方法和系统能够检测出出现内部总线和外部总线访问冲突的各种情况。
Description
技术领域
本发明涉及总线访问技术，特别涉及一种总线访问冲突的检测方法和系统。
背景技术
片上系统(SoC)是产生于20世纪90年代的一个概念，随着时间的不断推移和SoC技术的不断完善，SoC的定义也在不断地更新。从应用开发的角度来看，SoC的主要含义是在单个芯片上集成微电子应用产品所需的所有功能系统。
很多情况下，SoC芯片本身都会设置有一个中央处理单元(CPU)，用于通过内部总线调度SoC芯片上的各个模块。对于这类SoC芯片来说，如果还同时作为其它芯片的从芯片，那么，它还需要从主芯片上接收命令和数据，并向主芯片返回数据处理结果。具体来说，SoC芯片通过自身的总线接口单元(BIU)实现与主芯片的信息交互。通常情况下，主芯片对从芯片的访问可以有两种方式：register(寄存器)访问和memory(存储器)访问。其中，register访问方式中，主芯片通过BIU告知从芯片要访问的地址以及是要进行读操作还是写操作；memory访问方式中，主芯片通过BIU告知从芯片要访问的起始地址、要访问的memory大小以及是要进行读操作还是写操作。
上述情况下，因为CPU和BIU同时工作，所以难免会出现内部总线与外部总线的访问冲突问题，从而影响整个系统的正常工作。所以，需要对SoC芯片的内部总线访问以及外部总线访问进行合理地调度。
但是，要实现对内部总线以及外部总线的合理调度，需要事先知道什么情况下会发生内部和外部总线的访问冲突，而且，这种可能发生访问冲突的情况应该尽可能地覆盖到各种小概率事件，即测试到各种角落情况(corner case)。在了解了这一点的基础上，才能进行有针对性地调度。可是，现有技术中却还没有一种能够有效地检测出什么情况下会出现内部总线和外部总线访问冲突的方法。
发明内容
有鉴于此，本发明实施例的主要目的在于提供一种总线访问冲突的检测方法，能够检测出出现内部总线和外部总线访问冲突的各种情况。
在本发明的总线访问冲突的检测方法中，包括：
主芯片随机生成访问参数，包括：所述主芯片随机生成一个用于标识所要进行的访问类型的访问类型参数，根据所述访问类型参数判断将要进行的访问类型，并根据判断结果随机生成对应访问类型的地址参数；同时，随机生成一个用于标识所要进行的操作为读操作还是写操作的操作类型参数；
所述主芯片根据所述访问参数通过外部总线对从芯片进行访问，并将访问结果发送给记录设备；
同时，所述从芯片随机运行自身内部模块，产生内部总线访问，并启动自身的实时时钟RTC的定时中断功能，所述RTC每隔一定的时间，向所述记录设备发送一次RTC中断报告；所述RTC中断报告为RTC中断正常报告或RTC中断不正常报告，分别用于指示当前内部总线访问是否成功；
所述记录设备根据接收自所述主芯片和/或从芯片的访问结果获知发生内部总线和外部总线访问冲突的情况。
所述访问类型包括寄存器访问和存储器访问；
所述主芯片根据判断结果随机生成对应访问类型的地址参数的方法为：
若所述访问类型为寄存器访问，则所述主芯片随机生成访问地址参数；若所述访问类型为存储器访问，则所述主芯片随机生成访问起始地址参数以及访问空间参数。
所述主芯片根据判断结果随机生成对应访问类型的地址参数的方法为：
所述主芯片根据判断结果，随机生成取值在所述从芯片的实际地址范围内的对应访问类型的地址参数。
所述主芯片根据所述访问参数通过外部总线对从芯片进行访问的方法为：
所述主芯片通过外部总线将所述访问参数发送至位于所述从芯片上的总线接口单元BIU，通过所述BIU对所述从芯片进行访问。
所述主芯片将访问结果发送给记录设备的方法为：
所述主芯片在每完成一次对从芯片的访问后，向所述记录设备发送一次访问结果。
所述访问结果中携带有访问参数以及访问成功与否的指示信息。
所述记录设备根据接收自主芯片和/或从芯片的访问结果获知发生总线访问冲突的情况的方法为：
所述记录设备从所述访问结果中获知当次访问是否成功，若访问不成功，则判定发生总线访问冲突；否则，判定未发生总线访问冲突。
较佳地，所述从芯片为片上系统SoC芯片。所述记录设备为个人计算机PC。
本发明实施例的另一个目的在于提供一种总线访问冲突的检测系统，能够检测出出现内部总线和外部总线访问冲突的各种情况。
在本发明的总线访问冲突的检测系统中，包括：位于不同或同一设备中的主芯片和从芯片，以及记录设备；
所述主芯片，用于随机生成访问参数，包括：随机生成一个用于标识所要进行的访问类型的访问类型参数，根据所述访问类型参数判断将要进行的访问类型，并根据判断结果随机生成对应访问类型的地址参数，同时，随机生成一个用于标识所要进行的操作为读操作还是写操作的操作类型参数；根据所述访问参数通过外部总线对所述从芯片进行访问，并将访问结果发送给记录设备；
所述从芯片，用于在接受所述主芯片对自身的访问的同时，随机运行自身内部模块，产生内部总线访问，并启动自身的实时时钟RTC的定时中断功能，控制所述RTC每隔一定的时间，向所述记录设备发送一次RTC中断报告；所述RTC中断报告为RTC中断正常报告或RTC中断不正常报告，分别用于指示当前内部总线访问是否成功；
所述记录设备，用于接收来自所述主芯片以及从芯片的访问结果，根据所述访问结果获知发生内部总线和外部总线访问冲突的情况。
所述主芯片包括基带baseband端，用于随机生成访问参数，根据所述访问参数通过外部总线对所述从芯片进行访问，并将访问结果发送给所述记录设备。
所述从芯片包括BIU、中央处理单元CPU、功能模块以及RTC模块；
所述BIU，用于接收来自所述baseband端的访问参数，根据所述访问参数对所述从芯片进行访问；
所述CPU以及功能模块，用于通过运行自身功能，产生内部总线访问情况；
所述RTC模块，用于每隔一段时间，向所述记录设备报告一次当前从芯片内部总线访问结果。
较佳地，所述从芯片为SoC芯片。所述记录设备为PC。
可见，采用本发明实施例的技术方案，主芯片通过随机生成的访问参数，对从芯片进行外部总线访问，而从芯片通过运行内部各模块的功能，产生内部总线访问的各种情况，并记录各自访问的访问结果，即是否发生访问冲突。由于外部总线访问以及内部总线访问均是随机产生的，所以，只要时间足够长，本发明所述方案就能够检测到各种情况下的总线访问情况，也就是说，能够覆盖到几乎所有可能发生总线冲突的情况，包括各种小概率事件，从而为后续进行内部总线和外部总线的访问调度提供了良好的依据。
附图说明
图1为本发明总线访问冲突的检测方法的总体流程图。
图2为本发明实施例的总线访问冲突的检测方法流程图。
图3为本发明实施例的总线访问冲突的检测系统组成结构示意图。
具体实施方式
本发明实施例中，主芯片随机生成访问参数，根据生成的访问参数通过外部总线对从芯片进行访问，并将访问结果发送给记录设备；同时，从芯片随机运行内部模块，产生内部总线访问，并将访问结果发送给记录设备；记录设备根据接收自主芯片和/或从芯片的访问结果获知发生总线访问冲突的情况。
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步地详细说明。
图1为本发明总线访问冲突的检测方法的总体流程图。如图1所示，该方法包括以下步骤：
步骤101：主芯片随机生成访问参数，根据生成的访问参数通过外部总线对从芯片进行访问，并将访问结果发送给记录设备。
本步骤中，主芯片随机生成访问参数的方法包括：主芯片随机生成一个用于标识所要进行的访问的类型的访问类型参数；主芯片根据生成的访问类型参数判断将要进行的访问类型，并根据判断结果随机生成对应访问类型的地址参数；主芯片随机生成一个用于标识所要进行的操作为读操作还是写操作的操作类型参数。
其中，访问类型包括register访问和memory访问：若访问类型为register访问，则主芯片随机生成的地址参数为访问地址参数；若访问类型为memory访问，则主芯片随机生成的地址参数为访问起始地址参数以及访问空间参数。需要说明的是，主芯片是根据从芯片的实际地址范围，随机生成在该地址范围内的地址参数。
生成访问参数以后，主芯片通过外部总线将生成的访问参数发送至位于从芯片上的BIU，通过BIU对从芯片进行访问，并在每完成一次对从芯片的访问后，向记录设备发送一次访问结果。访问结果中可以携带有访问参数以及访问成功与否的指示信息等。
步骤102：从芯片随机运行自身内部模块，产生内部总线访问，并将访问结果发送给记录设备。
本步骤中，从芯片运行自身的各模块，即模拟实际应用中各种模块的运行情况，从而产生各种内部总线的访问情况。同时，从芯片启动自身实时时钟(RTC)的定时中断功能，该RTC每隔一定的时间，会向记录设备发送一次RTC中断报告，比如RTC中断正常报告或RTC中断不正常报告，分别用于指示当前内部总线访问是否成功。
需要说明的是，上述步骤201和202是同时进行的，本申请中只是为便于描述，才将其分成两个步骤来做介绍。
步骤103：记录设备根据接收自主芯片和/或从芯片的访问结果获知发生总线访问冲突的情况。
本步骤中，记录设备根据主芯片以及从芯片的访问结果中携带的访问成功与否的信息获知在何种情况下可能产生总线访问冲突。
图2为本发明实施例的总线访问冲突的检测方法流程图。假设本实施例中的从芯片为SoC芯片，记录设备为个人计算机(PC)。那么，如图2所示，包括以下步骤：
步骤2011：主芯片随机生成访问类型参数。
本步骤中，主芯片对作为从芯片的SoC芯片进行访问，首先随机生成一个访问类型参数。该访问类型参数可以为一个随机产生的整数random_r_m，其取值可以为0或1，并且，预先规定0和1所分别代表的访问类型。本实施例中，假设0代表register访问，1代表memory访问。
步骤2012：主芯片根据生成的访问类型参数判断将要进行的访问的类型，如果要进行register访问，则执行步骤2013；如果要进行memory访问，则执行步骤2014。
本步骤中，主芯片根据步骤2011中生成的访问类型参数判断将要进行的访问的类型，若访问类型参数的值为0，则执行步骤2013；若访问类型参数的值为1，则执行步骤2014。
步骤2013：主芯片随机生成访问地址参数。
主芯片根据SoC芯片的实际地址范围，随机生成一个取值在该实际地址范围之内的地址参数，比如，生成一个32比特(bit)对齐的整数random_addr。
举例说明，如果SoC芯片的实际地址范围为0X60000000～0X60010000，那么，random_addr的取值将是一个位于0X60000000～0X60010000之间的值。
步骤2014：主芯片随机生成访问地址起始参数以及访问空间参数。
主芯片根据SoC芯片的实际地址范围，随机生成一个取值在该地址范围之内的地址参数，比如一个32bit对齐的整数random_addr，作为memory访问的起始地址。同时，主芯片还需要生成一个访问空间参数，比如一个32bit对齐的整数random_size，作为此次memory访问的访问空间的大小。
步骤2015：主芯片随机生成操作类型参数。
主芯片生成操作类型参数，比如生成一个整数random_w_r，用于说明本次访问是要进行读操作还是写操作。同样，random_w_r的取值可以为0或1，分别代表读和写。
步骤2016：主芯片将生成的访问参数发送给SoC芯片上的BIU，通过BIU对SoC芯片进行访问。
主芯片通过外部总线，将生成的访问参数发送给BIU，通过BIU实现对SoC芯片的访问。
步骤2017：主芯片在每次访问结束后，向PC端发送本次访问的访问结果。
每次访问结束，主芯片向PC端发送本次访问结果，访问结果中携带有本次访问的访问参数以及访问是否成功的指示信息等。
步骤2021：SoC芯片运行自身内部各模块，产生各种内部总线访问情况。
步骤2022：SoC芯片启动自身RTC模块的定时中断功能。
RTC模块最基本的用途是为系统提供实时的时间，以便系统掉电后仍能保持时钟的运行。但是，在较长时间(以秒为单位)定时应用的场合，它也可以实现与定时器类似的定时中断功能。
步骤2023：每隔一定的时间，RTC模块向PC端发送一次RTC中断报告。
本步骤中，RTC模块每隔一定的时间，即按照预先设定的频率向PC端发送RTC中断报告。该RTC中断报告可以为RTC中断正常报告以及RTC中断不正常报告，分别用于指示当前内部总线访问是否成功，还可以携带当前内部总线访问情况，即是在什么情况下，产生的本次上报结果。
上述步骤2011～2017以及步骤2021～2023为两个同时进行的过程。
步骤203：PC端接收并记录来自主芯片和SoC芯片的访问结果。
PC端根据记录的主芯片以及SoC芯片的访问结果，获知什么情况下内部总线或外部总线访问失败，即发生内部总线和外部总线的访问冲突。后续过程中，即可根据记录的总线访问冲突情况进行合理的内部总线和外部总线访问调度。
基于上述方法，图3为本发明实施例的总线访问冲突的检测系统的组成结构示意图。如图3所示，该系统包括：位于不同或同一设备中的主芯片和从芯片，以及记录设备。
主芯片，用于随机生成访问参数，根据访问参数通过外部总线对从芯片进行访问，并将访问结果发送给记录设备；
从芯片，用于在接受主芯片对自身的访问的同时，随机运行自身内部模块，产生内部总线访问，并将访问结果发送给记录设备；
记录设备，用于接收来自主芯片以及从芯片的访问结果，根据访问结果获知发生总线访问冲突的情况。
其中，主芯片中包括基带(baseband)端，用于随机生成访问参数，根据访问参数通过外部总线对从芯片进行访问，并将访问结果发送给记录设备。
从芯片包括BIU、CPU、功能模块以及RTC模块：
BIU，用于接收来自baseband端的访问参数，根据访问参数对从芯片进行访问；CPU以及功能模块，用于通过运行自身功能，产生各种内部总线访问情况；RTC模块，用于每隔一段时间，向记录设备报告一次当前从芯片的内部总线访问结果。其中，功能模块是对从芯片中除RTC模块以外，实现各种特定功能的模块的总称。
较佳情况下，上述从芯片为SoC芯片；记录设备为PC，用于接收并记录来自主芯片和从芯片的访问结果。后续过程中，根据记录的访问结果即可获知在什么情况下会发生内部总线和外部总线的访问冲突，从而进行合理的内部总线和外部总线访问调度。
可见，采用本发明实施例的技术方案，主芯片通过随机生成的访问参数，对从芯片进行外部总线访问，而从芯片通过运行内部各模块的功能，产生内部总线访问的各种情况，并记录各自访问的访问结果，即是否发生访问冲突。由于外部总线访问以及内部总线访问均是随机产生的，所以，只要时间足够长，本发明所述方案就能够检测到各种情况下的总线访问情况，也就是说，能够覆盖到几乎所有可能发生总线冲突的情况，包括各种小概率事件，从而为后续进行内部总线和外部总线的访问调度提供了良好的依据。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种总线访问冲突的检测方法，其特征在于，该方法包括以下步骤:
主芯片随机生成访问参数，包括:所述主芯片随机生成一个用于标识所要进行的访问类型的访问类型参数，根据所述访问类型参数判断将要进行的访问类型，并根据判断结果随机生成对应访问类型的地址参数；同时，随机生成一个用于标识所要进行的操作为读操作还是写操作的操作类型参数；
所述主芯片根据所述访问参数通过外部总线对从芯片进行访问，并将访问结果发送给记录设备；
同时，所述从芯片随机运行自身内部模块，产生内部总线访问，并启动自身的实时时钟RTC的定时中断功能，所述RTC每隔一定的时间，向所述记录设备发送一次RTC中断报告；所述RTC中断报告为RTC中断正常报告或RTC中断不正常报告，分别用于指示当前内部总线访问是否成功；
所述记录设备根据接收自所述主芯片和/或从芯片的访问结果获知发生内部总线和外部总线访问冲突的情况。
2.根据权利要求1所述的方法，其特征在于，所述访问类型包括寄存器访问和存储器访问；
所述主芯片根据判断结果随机生成对应访问类型的地址参数的方法为:
若所述访问类型为寄存器访问，则所述主芯片随机生成访问地址参数；若所述访问类型为存储器访问，则所述主芯片随机生成访问起始地址参数以及访问空间参数。
3.根据权利要求1所述的方法，其特征在于，所述主芯片根据判断结果随机生成对应访问类型的地址参数的方法为:
所述主芯片根据判断结果，随机生成取值在所述从芯片的实际地址范围内的对应访问类型的地址参数。
4.根据权利要求1所述的方法，其特征在于，所述主芯片根据所述访问参数通过外部总线对从芯片进行访问的方法为:
所述主芯片通过外部总线将所述访问参数发送至位于所述从芯片上的总线接口单元BIU，通过所述BIU对所述从芯片进行访问。
5.根据权利要求1所述的方法，其特征在于，所述主芯片将访问结果发送给记录设备的方法为:
所述主芯片在每完成一次对从芯片的访问后，向所述记录设备发送一次访问结果。
6.根据权利要求5所述的方法，其特征在于，所述访问结果中携带有访问参数以及访问成功与否的指示信息。
7.根据权利要求6所述的方法，其特征在于，所述记录设备根据接收自所述主芯片和/或从芯片的访问结果获知发生总线访问冲突的情况的方法为:
所述记录设备从所述访问结果中获知当次访问是否成功，若访问不成功，则判定发生总线访问冲突；否则，判定未发生总线访问冲突。
8.根据权利要求1所述的方法，其特征在于，所述从芯片为片上系统SoC芯片；所述记录设备为个人计算机PC。
9.一种总线访问冲突的检测系统，其特征在于，该系统包括位于不同或同一设备中的主芯片和从芯片，以及记录设备；
所述主芯片，用于随机生成访问参数，包括:随机生成一个用于标识所要进行的访问类型的访问类型参数，根据所述访问类型参数判断将要进行的访问类型，并根据判断结果随机生成对应访问类型的地址参数，同时，随机生成一个用于标识所要进行的操作为读操作还是写操作的操作类型参数；根据所述访问参数通过外部总线对所述从芯片进行访问，并将访问结果发送给记录设备；
所述从芯片，用于在接受所述主芯片对自身的访问的同时，随机运行自身内部模块，产生内部总线访问，并启动自身的实时时钟RTC的定时中断功能，控制所述RTC每隔一定的时间，向所述记录设备发送一次RTC中断报告；所述RTC中断报告为RTC中断正常报告或RTC中断不正常报告，分别用于指示当前内部总线访问是否成功；
所述记录设备，用于接收来自所述主芯片以及从芯片的访问结果，根据所述访问结果获知发生内部总线和外部总线访问冲突的情况。
10.根据权利要求9所述的系统，其特征在于，所述主芯片包括基带baseband端，用于随机生成访问参数，根据所述访问参数通过外部总线对所述从芯片进行访问，并将访问结果发送给所述记录设备。
11.根据权利要求10所述的系统，其特征在于，所述从芯片包括BIU、中央处理单元CPU、功能模块以及RTC模块；
所述BIU，用于接收来自所述baseband端的访问参数，根据所述访问参数对所述从芯片进行访问；
所述CPU以及功能模块，用于通过运行自身功能，产生内部总线访问情况；
所述RTC模块，用于每隔一段时间，向所述记录设备报告一次当前从芯片内部总线访问结果。
12.根据权利要求9～11中任一项所述的系统，其特征在于，所述从芯片为SoC芯片；所述记录设备为PC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101180355A CN100464317C (zh) | 2007-06-27 | 2007-06-27 | 一种总线访问冲突的检测方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101180355A CN100464317C (zh) | 2007-06-27 | 2007-06-27 | 一种总线访问冲突的检测方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101105779A CN101105779A (zh) | 2008-01-16 |
| CN100464317C true CN100464317C (zh) | 2009-02-25 |
Family
ID=38999681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101180355A Expired - Fee Related CN100464317C (zh) | 2007-06-27 | 2007-06-27 | 一种总线访问冲突的检测方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100464317C (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0361143A2 (de) * | 1988-09-29 | 1990-04-04 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Durchführen eines On-Chip-Zeitverschachtelns des Zugriffs auf dynamische RAM-Bausteine |
| CN1221152A (zh) * | 1997-11-28 | 1999-06-30 | 日本电气株式会社 | 总线控制系统 |
| CN1442795A (zh) * | 1996-06-27 | 2003-09-17 | 交互数字技术公司 | 在高速数据总线上并行传输数据的方法和设备 |
| US20060174044A1 (en) * | 2005-01-28 | 2006-08-03 | Bomhoff Matthew D | Multiple master inter integrated circuit bus system |
-
2007
- 2007-06-27 CN CNB2007101180355A patent/CN100464317C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0361143A2 (de) * | 1988-09-29 | 1990-04-04 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Durchführen eines On-Chip-Zeitverschachtelns des Zugriffs auf dynamische RAM-Bausteine |
| CN1442795A (zh) * | 1996-06-27 | 2003-09-17 | 交互数字技术公司 | 在高速数据总线上并行传输数据的方法和设备 |
| CN1221152A (zh) * | 1997-11-28 | 1999-06-30 | 日本电气株式会社 | 总线控制系统 |
| US20060174044A1 (en) * | 2005-01-28 | 2006-08-03 | Bomhoff Matthew D | Multiple master inter integrated circuit bus system |
Non-Patent Citations (2)
| Title |
|---|
| 一种实现载波监听多点接入/冲突检测的多主RS485总线. 吴忻生，陈安，胡跃明，袁鹏.电子技术应用，第No.2期. 2004 |
| 一种实现载波监听多点接入/冲突检测的多主RS485总线. 吴忻生，陈安，胡跃明，袁鹏.电子技术应用，第No.2期. 2004 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101105779A (zh) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104781885A (zh) | 用于对行敲击事件进行响应的方法、装置和系统 | |
| CN107463459B (zh) | 系统异常内存数据的保存方法、装置、系统及终端设备 | |
| CN103593271A (zh) | 一种片上系统芯片追踪调试的方法及装置 | |
| WO2019196448A1 (zh) | 空调的无线组网方法、空调内机和空调外机 | |
| CN109559770A (zh) | 具有降低的基线刷新速率与对弱单元的附加刷新的存储器芯片 | |
| CN104714907B (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
| CN102479123A (zh) | 卡片操作系统的测试系统及测试方法 | |
| CN100444127C (zh) | 软件测试系统和软件测试方法 | |
| CN113407393A (zh) | 芯片验证方法、终端设备、验证平台以及存储介质 | |
| CN101923494B (zh) | 一种存储器控制器验证系统、方法及记分板 | |
| CN109634664A (zh) | 一种cpu给硬件电路下发命令描述符的方法及装置 | |
| CN102760109B (zh) | 数据的通信方法、装置及系统 | |
| CN100535935C (zh) | Cpu与逻辑加密双用智能卡及其数据同步方法 | |
| US8738939B2 (en) | System and method for testing WOL function of computers | |
| US20100153622A1 (en) | Data Access Controller and Data Accessing Method | |
| CN100464317C (zh) | 一种总线访问冲突的检测方法和系统 | |
| CN103294837B (zh) | 一种集成电路的验证调试方法及系统 | |
| CN113177388B (zh) | 用于ip核测试与验证的装置、系统及方法 | |
| CN104572515A (zh) | 跟踪模块、方法、系统和片上系统芯片 | |
| CN103577155A (zh) | 基于arinc659协议的指令译码电路的实现方法 | |
| CN115729729A (zh) | 一种功耗异常定位方法、系统、终端设备和存储介质 | |
| US10127107B2 (en) | Method for performing data transaction that selectively enables memory bank cuts and memory device therefor | |
| CN116597887B (zh) | Lpddr芯片的降容测试方法、系统、设备以及存储介质 | |
| CN101251811B (zh) | 基于存储器调页行为关联非相关进程内线程的方法和装置 | |
| CN111641419B (zh) | 终端的射频功率放大器的版本识别方法、控制方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090225 Termination date: 20120627 |