JP2998447B2 - スレーブ情報処理装置 - Google Patents
スレーブ情報処理装置Info
- Publication number
- JP2998447B2 JP2998447B2 JP4245315A JP24531592A JP2998447B2 JP 2998447 B2 JP2998447 B2 JP 2998447B2 JP 4245315 A JP4245315 A JP 4245315A JP 24531592 A JP24531592 A JP 24531592A JP 2998447 B2 JP2998447 B2 JP 2998447B2
- Authority
- JP
- Japan
- Prior art keywords
- slave
- control unit
- bus
- reset request
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Hardware Redundancy (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスレーブ情報処理装置、
特に複数の情報処理装置がマスタ・スレーブの形態で接
続されたマスタ・スレーブ形情報処理システムにおける
スレーブ情報処理装置に関する。
特に複数の情報処理装置がマスタ・スレーブの形態で接
続されたマスタ・スレーブ形情報処理システムにおける
スレーブ情報処理装置に関する。
【０００２】
【従来の技術】従来のスレーブ情報処理装置は、図２に
一例を示すように、マスタ装置との通信を司どる複数の
通信制御部１３０とスレーブ装置としてのシステム動作
を司どるシステム制御部１１０とから構成されている。
システム制御部１１０のスレーブ宣言と通信制御部１３
０のスレーブ・レセット要求フラグのセットは、特別に
布線された信号線２００と２１０を介してシステム制御
部１１０と通信制御部１３０とを直接結合する方法で行
われていた。信号線２１０はスレーブ宣言を示す信号を
伝え、また信号線２００はスレーブ・リセット要求を示
す信号を伝える。
一例を示すように、マスタ装置との通信を司どる複数の
通信制御部１３０とスレーブ装置としてのシステム動作
を司どるシステム制御部１１０とから構成されている。
システム制御部１１０のスレーブ宣言と通信制御部１３
０のスレーブ・レセット要求フラグのセットは、特別に
布線された信号線２００と２１０を介してシステム制御
部１１０と通信制御部１３０とを直接結合する方法で行
われていた。信号線２１０はスレーブ宣言を示す信号を
伝え、また信号線２００はスレーブ・リセット要求を示
す信号を伝える。
【０００３】
【発明が解決しようとする課題】この従来のスレーブ情
報処理装置では、システム制御部と通信制御部は通常の
論理通信インターフェース以外に常に１対１の布線され
た信号線を持たなければならず、通信制御部とシステム
制御部が基本筺体と増設筺体のように別々の筺体に実装
された場合等などにおいては、その信号線の特別の布線
が常に必要となるという問題点がある。
報処理装置では、システム制御部と通信制御部は通常の
論理通信インターフェース以外に常に１対１の布線され
た信号線を持たなければならず、通信制御部とシステム
制御部が基本筺体と増設筺体のように別々の筺体に実装
された場合等などにおいては、その信号線の特別の布線
が常に必要となるという問題点がある。
【０００４】
【課題を解決するための手段】本発明の情報処理装置
は、システム・バスに接続されるシステム制御部と、前
記システム・バスからゲート・ウェイを介して連絡する
Ｉ／Ｏバスに接続される通信制御部とから成る情報処理
装置であって、該情報処理装置が前記通信制御部に通信
接続されたマスタ装置のスレーブとして動作するという
スレーブ動作宣言ビットと、マスタ装置からのスレーブ
・リセット要求を保持するスレーブ・リセット要求ビッ
トとを前記ゲート・ウェイのレジスタにマップし、それ
ぞれのビットにシステム・バス、Ｉ／Ｏバスから排他的
にセット出来、前記それぞれのバスの他方からは読出ア
クセス出来る様にし、前記システム制御部がシステムの
立ち上げ時自ら宣言する前記スレーブ動作宣言ビットを
セットし、前記通信制御部が前記マスタ装置からの前記
リセット要求により、前記スレーブ・リセット要求ビッ
トをセットし、前記システム制御部が前記スレーブ・リ
セット要求ビットのポーリング動作をシステム・バスを
通じて行うことにより、マスタ装置からのスレーブ・リ
セット要求を認識することを特徴とする。
は、システム・バスに接続されるシステム制御部と、前
記システム・バスからゲート・ウェイを介して連絡する
Ｉ／Ｏバスに接続される通信制御部とから成る情報処理
装置であって、該情報処理装置が前記通信制御部に通信
接続されたマスタ装置のスレーブとして動作するという
スレーブ動作宣言ビットと、マスタ装置からのスレーブ
・リセット要求を保持するスレーブ・リセット要求ビッ
トとを前記ゲート・ウェイのレジスタにマップし、それ
ぞれのビットにシステム・バス、Ｉ／Ｏバスから排他的
にセット出来、前記それぞれのバスの他方からは読出ア
クセス出来る様にし、前記システム制御部がシステムの
立ち上げ時自ら宣言する前記スレーブ動作宣言ビットを
セットし、前記通信制御部が前記マスタ装置からの前記
リセット要求により、前記スレーブ・リセット要求ビッ
トをセットし、前記システム制御部が前記スレーブ・リ
セット要求ビットのポーリング動作をシステム・バスを
通じて行うことにより、マスタ装置からのスレーブ・リ
セット要求を認識することを特徴とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例のブロック図であ
る。
る。
【０００７】図１は、２台のマスタ装置（図示せず）が
２台の通信制御部１３を各々介して接続されるスレーブ
情報処理装置の例である。そのスレーブ情報処理装置は
システム・バス１４にシステム制御部１１が接続され、
ゲート・ウェイ１２を介してＩ／Ｏバス１５に通信制御
部１３が接続される。
２台の通信制御部１３を各々介して接続されるスレーブ
情報処理装置の例である。そのスレーブ情報処理装置は
システム・バス１４にシステム制御部１１が接続され、
ゲート・ウェイ１２を介してＩ／Ｏバス１５に通信制御
部１３が接続される。
【０００８】各通信制御部１３は、各々独立な一台のマ
スタ装置に接続される。即ち、システム制御部１１は、
システム・バス１４→ゲート・ウェイ１２→Ｉ／Ｏバス
１５→通信制御部１３のデータ・パスを利用して通信制
御部１３にアクセスし、マスタ装置に情報を送る事がで
きる。反対にマスタ装置は上述のデータ・パスを逆にた
どることによってシステム制御部１１に情報を送ること
ができる。
スタ装置に接続される。即ち、システム制御部１１は、
システム・バス１４→ゲート・ウェイ１２→Ｉ／Ｏバス
１５→通信制御部１３のデータ・パスを利用して通信制
御部１３にアクセスし、マスタ装置に情報を送る事がで
きる。反対にマスタ装置は上述のデータ・パスを逆にた
どることによってシステム制御部１１に情報を送ること
ができる。
【０００９】このスレーブ情報処理装置は、自分自身が
スレーブ装置である、即ちＩ／Ｏバス１５上の通信制御
部１３に接続されたマスタ装置のスレーブ装置であると
いう宣言でゲート・ウェイ１２上のスレーブ動作宣言ビ
ット２１へ論理“１”を書込むことで実現する。スレー
ブ動作宣言ビット２１は、システム・バス１４からアク
セスすることもＩ／Ｏバス１５からアクセスすることも
可能なように設計されるが、システム・バス１４からは
書込みのみ、またＩ／Ｏバス１５からは読出しのみの制
限が加えられる。従ってＩ／Ｏバス１５に接続される全
ての通信制御部１３はこのレジスタをリードそる事によ
り、この情報処理装置がスレーブ装置として動作してい
るのか、スタンド・アローン装置として動作しているか
の判断をする事ができる。
スレーブ装置である、即ちＩ／Ｏバス１５上の通信制御
部１３に接続されたマスタ装置のスレーブ装置であると
いう宣言でゲート・ウェイ１２上のスレーブ動作宣言ビ
ット２１へ論理“１”を書込むことで実現する。スレー
ブ動作宣言ビット２１は、システム・バス１４からアク
セスすることもＩ／Ｏバス１５からアクセスすることも
可能なように設計されるが、システム・バス１４からは
書込みのみ、またＩ／Ｏバス１５からは読出しのみの制
限が加えられる。従ってＩ／Ｏバス１５に接続される全
ての通信制御部１３はこのレジスタをリードそる事によ
り、この情報処理装置がスレーブ装置として動作してい
るのか、スタンド・アローン装置として動作しているか
の判断をする事ができる。
【００１０】また、通常このようにスタンド・アローン
装置としてもまたスレーブ装置としても動作し得る情報
処理装置は、そのシステムの立上げ時に、どちらの装置
として動作するかに決定する。従って、本例で述べたゲ
ート・ウェイ１２上のレジスタのスレーブ動作宣言ビッ
ト２１へ論理“１”を書き込むことによるスレーブ装置
としての宣言はシステムの立上げ時に行われる。また、
一度宣言されたらシステムの立下げまで変更されること
はない。
装置としてもまたスレーブ装置としても動作し得る情報
処理装置は、そのシステムの立上げ時に、どちらの装置
として動作するかに決定する。従って、本例で述べたゲ
ート・ウェイ１２上のレジスタのスレーブ動作宣言ビッ
ト２１へ論理“１”を書き込むことによるスレーブ装置
としての宣言はシステムの立上げ時に行われる。また、
一度宣言されたらシステムの立下げまで変更されること
はない。
【００１１】通信制御部１３としては自分が属している
システムがスレーブ装置の場合に限ってマスタ装置から
のスレーブ・リセット要求をシステム制御部１１へ伝達
すべきであり、スタンド・アローン装置の場合には伝達
すべきではない。この判断は前述したゲート・ウェイ１
２上のスレーブ動作宣言ビット２１を通信制御部１３が
読んだ情報に基づいて容易に実現できる。
システムがスレーブ装置の場合に限ってマスタ装置から
のスレーブ・リセット要求をシステム制御部１１へ伝達
すべきであり、スタンド・アローン装置の場合には伝達
すべきではない。この判断は前述したゲート・ウェイ１
２上のスレーブ動作宣言ビット２１を通信制御部１３が
読んだ情報に基づいて容易に実現できる。
【００１２】システムがスレーブ情報処理装置として動
作している場合、通信制御部１３はそれに接続されるマ
スタ装置からスレーブ・リセット要求が発行されたとき
には、それをシステム制御部に伝達しなければならな
い。これは、ゲート・ウェイ１２上のスレーブ・リセッ
ト要求ビット２０に論理“１”を書込むことで実現す
る。即ちスレーブ・リセット要求ビット２０に論理
“１”が格納されている事はそのスレーブ装置を接続し
ているマスタ装置からスレーブ・リセット要求が発行さ
れたことを意味する。
作している場合、通信制御部１３はそれに接続されるマ
スタ装置からスレーブ・リセット要求が発行されたとき
には、それをシステム制御部に伝達しなければならな
い。これは、ゲート・ウェイ１２上のスレーブ・リセッ
ト要求ビット２０に論理“１”を書込むことで実現す
る。即ちスレーブ・リセット要求ビット２０に論理
“１”が格納されている事はそのスレーブ装置を接続し
ているマスタ装置からスレーブ・リセット要求が発行さ
れたことを意味する。
【００１３】スレーブ・リセット要求ビット２０は、Ｉ
／Ｏバス１５からもシステム・バス１４からもアクセス
可能なように設計されるが、スレーブ動作宣言ビット２
１とは逆に、Ｉ／Ｏバス１５からは書込みのみ、システ
ム・バス１４からは読出しのみ制限が加えられる。従っ
てシステム・バス１４に接続されるシステム制御部１１
はスレーブ・リセット要求ビット２０を常に監視するこ
とが可能である。この監視によりマスタ装置からのスレ
ーブ・リセット要求に迅速に応答することができる。
／Ｏバス１５からもシステム・バス１４からもアクセス
可能なように設計されるが、スレーブ動作宣言ビット２
１とは逆に、Ｉ／Ｏバス１５からは書込みのみ、システ
ム・バス１４からは読出しのみ制限が加えられる。従っ
てシステム・バス１４に接続されるシステム制御部１１
はスレーブ・リセット要求ビット２０を常に監視するこ
とが可能である。この監視によりマスタ装置からのスレ
ーブ・リセット要求に迅速に応答することができる。
【００１４】
【発明の効果】以上説明したように本発明は、ゲート・
ウェイ上にレジスタを設け、本情報処理装置がスレーブ
として動作することを表すスレーブ動作宣言ビットとマ
スタ装置からのスレーブ・リセット要求を保持するスレ
ーブ・リセット要求ビットをマップしたので、システム
・バスに接続されるシステム制御部もＩ／Ｏバスに接続
される通信制御部もこのレジスタにアクセスでき、従来
のように、宣言と要求を示す信号線を特別に布線する必
要はないという効果を有する。
ウェイ上にレジスタを設け、本情報処理装置がスレーブ
として動作することを表すスレーブ動作宣言ビットとマ
スタ装置からのスレーブ・リセット要求を保持するスレ
ーブ・リセット要求ビットをマップしたので、システム
・バスに接続されるシステム制御部もＩ／Ｏバスに接続
される通信制御部もこのレジスタにアクセスでき、従来
のように、宣言と要求を示す信号線を特別に布線する必
要はないという効果を有する。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
１１，１１０ システム制御部 １２，１２０ ゲート・ウェイ １３，１３０ 通信制御部 １４，１４０ システム・バス １５，１５０ Ｉ／Ｏバス ２０ スレーブ・リセット要求ビット ２１ スレーブ動作宣言ビット
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−204963（ＪＰ，Ａ) 特開 昭63−73455（ＪＰ，Ａ) 特開 昭59−122257（ＪＰ，Ａ) 特開 昭63−44267（ＪＰ，Ａ) 特開 平１−50153（ＪＰ，Ａ) 特開 平２−236656（ＪＰ，Ａ) 特開 昭61−94435（ＪＰ，Ａ) 特開 平２−3850（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 13/00 G06F 11/16 310 G06F 13/38 340 G06F 15/16 H04L 12/40
Claims (1)
- 【請求項１】 システム・バスに接続されるシステム制
御部と、前記システム・バスからゲート・ウェイを介し
て連絡するＩ／Ｏバスに接続される通信制御部とから成
る情報処理装置であって、該情報処理装置が前記通信制
御部に通信接続されたマスタ装置のスレーブとして動作
するというスレーブ動作宣言ビットと、マスタ装置から
のスレーブ・リセット要求を保持するスレーブ・リセッ
ト要求ビットとを前記ゲート・ウェイのレジスタにマッ
プし、それぞれのビットにシステム・バス、Ｉ／Ｏバス
から排他的にセット出来、前記それぞれのバスの他方か
らは読出アクセス出来る様にし、前記システム制御部が
システムの立ち上げ時、自ら宣言する前記スレーブ動作
宣言ビットをセットし、前記通信制御部が前記マスタ装
置からの前記リセット要求により、前記スレーブ・リセ
ット要求ビットをセットし、前記システム制御部が前記
スレーブ・リセット要求ビットのポーリング動作をシス
テム・バスを通じて行うことにより、マスタ装置からの
スレーブ・リセット要求を認識することを特徴とするス
レーブ情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245315A JP2998447B2 (ja) | 1991-10-17 | 1992-09-14 | スレーブ情報処理装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26802991 | 1991-10-17 | ||
| JP3-268029 | 1991-10-17 | ||
| JP4245315A JP2998447B2 (ja) | 1991-10-17 | 1992-09-14 | スレーブ情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05225102A JPH05225102A (ja) | 1993-09-03 |
| JP2998447B2 true JP2998447B2 (ja) | 2000-01-11 |
Family
ID=26537171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4245315A Expired - Fee Related JP2998447B2 (ja) | 1991-10-17 | 1992-09-14 | スレーブ情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998447B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0617397A1 (en) * | 1993-03-23 | 1994-09-28 | Sanyo Electric Co., Ltd. | Liquid crystal display apparatus |
-
1992
- 1992-09-14 JP JP4245315A patent/JP2998447B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05225102A (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975838A (en) | Duplex data processing system with programmable bus configuration | |
| US20040044857A1 (en) | Method and system for controlling memory accesses to memory modules having a memory hub architecture | |
| US5317721A (en) | Method and apparatus to disable ISA devices for EISA addresses outside the ISA range | |
| JP2998447B2 (ja) | スレーブ情報処理装置 | |
| CN1331064C (zh) | 总线监控系统 | |
| US4713793A (en) | Circuit for CCIS data transfer between a CPU and a plurality of terminal equipment controllers | |
| JP3296020B2 (ja) | 共有メモリの監視方法 | |
| JP3182000B2 (ja) | 複合情報処理システムにおける拡張記憶装置 | |
| KR100230375B1 (ko) | 직렬 데이터 통신 시스템 | |
| JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
| JPS633351B2 (ja) | ||
| JPS6041787B2 (ja) | 多重プロセツサによるデ−タ処理装置 | |
| JP2978649B2 (ja) | メモリスイッチ監視方式 | |
| JPH05173920A (ja) | スレーブ情報処理装置 | |
| JP2001273191A (ja) | コンピュータシステム | |
| SU1401472A1 (ru) | Устройство дл сопр жени ЭВМ с селекторным каналом | |
| JPH07175768A (ja) | デュアルｃｐｕシステム | |
| JP2870837B2 (ja) | 中央演算処理装置の調停回路 | |
| JPH05108210A (ja) | スレーブ情報処理装置 | |
| KR910002621B1 (ko) | 집단전화 교환기에서 마그네틱 테이프로의 데이타리드/라이트용 인터페이스 회로 | |
| JPH0589036A (ja) | スレーブ情報処理装置 | |
| SU1709325A1 (ru) | Устройство дл сопр жени двух процессоров | |
| JPH11328086A (ja) | ディジタル信号処理装置 | |
| JPH04330541A (ja) | 共通データ転送システム | |
| JPH01260562A (ja) | データ転送回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
| LAPS | Cancellation because of no payment of annual fees |