JPH05173920A - スレーブ情報処理装置 - Google Patents
スレーブ情報処理装置Info
- Publication number
- JPH05173920A JPH05173920A JP3356207A JP35620791A JPH05173920A JP H05173920 A JPH05173920 A JP H05173920A JP 3356207 A JP3356207 A JP 3356207A JP 35620791 A JP35620791 A JP 35620791A JP H05173920 A JPH05173920 A JP H05173920A
- Authority
- JP
- Japan
- Prior art keywords
- slave
- bus
- information processing
- communication control
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 どの通信制御部から駆動されたスレーブ・リ
セット要求かを有効に判別し得るスレーブ情報処理装置
を提供すること。 【構成】 システム・バス１４に接続されるシステム制
御部１１と、システム・バス１４からゲート・ウエイ１
２を介して連絡するＩ／Ｏバス１５に接続される複数の
通信制御部１３とから成る情報処理装置であって、通信
制御部１３の各々が該情報処理装置のマスタとなる情報
処理装置に接続され、当該情報処理装置が複数のマスタ
のスレーブとして動作するシステムにおいて、情報処理
装置が、スレーブとして動作するという宣言ビットと、
マスタ装置からのスレーブ・リセット要求フラグとを、
ゲート・ウエイ上のレジスタにマップし、システム制御
部１１がスレーブ宣言を行い、複数の通信制御部１３が
要求フラグと要求元ＩＤを接続されているＩ／Ｏバス１
５の排他制御機構を用いて、排他的にセットし、システ
ム制御部１１が要求フラグのポーリング動作によりマス
タ装置からのスレーブ・リセット要求を認識すると同時
に、要求元のマスタ装置を識別すること。
セット要求かを有効に判別し得るスレーブ情報処理装置
を提供すること。 【構成】 システム・バス１４に接続されるシステム制
御部１１と、システム・バス１４からゲート・ウエイ１
２を介して連絡するＩ／Ｏバス１５に接続される複数の
通信制御部１３とから成る情報処理装置であって、通信
制御部１３の各々が該情報処理装置のマスタとなる情報
処理装置に接続され、当該情報処理装置が複数のマスタ
のスレーブとして動作するシステムにおいて、情報処理
装置が、スレーブとして動作するという宣言ビットと、
マスタ装置からのスレーブ・リセット要求フラグとを、
ゲート・ウエイ上のレジスタにマップし、システム制御
部１１がスレーブ宣言を行い、複数の通信制御部１３が
要求フラグと要求元ＩＤを接続されているＩ／Ｏバス１
５の排他制御機構を用いて、排他的にセットし、システ
ム制御部１１が要求フラグのポーリング動作によりマス
タ装置からのスレーブ・リセット要求を認識すると同時
に、要求元のマスタ装置を識別すること。
Description
【０００１】
【産業上の利用分野】本発明は、複数の情報処理装置が
マスタ・スレーブの形態で接続されたマスタ・スレーブ
形情報処理システムに関し、特に複数のマスタ情報処理
装置に共有されたスレーブ情報処理方式に関する。
マスタ・スレーブの形態で接続されたマスタ・スレーブ
形情報処理システムに関し、特に複数のマスタ情報処理
装置に共有されたスレーブ情報処理方式に関する。
【０００２】
【従来の技術】従来のスレーブ情報処理装置は、マスタ
装置との通信を司る通信制御部とスレーブ装置としての
システム動作を司るシステム制御部から構成され、前記
システム制御部のスレーブ宣言と前記通信制御部のスレ
ーブ・リセット要求フラグのセットは、特別に布線され
た信号線を介して前記システム制御部と前記通信制御部
を直接結合する方法で行われていた。
装置との通信を司る通信制御部とスレーブ装置としての
システム動作を司るシステム制御部から構成され、前記
システム制御部のスレーブ宣言と前記通信制御部のスレ
ーブ・リセット要求フラグのセットは、特別に布線され
た信号線を介して前記システム制御部と前記通信制御部
を直接結合する方法で行われていた。
【０００３】図２に従来のスレーブ情報処理装置を示
す。この図２に示す従来例にあっては、ワイヤードオア
ー（Ｗired ＯＲ）された２本の布線信号２０，２１が
システム制御部と通信制御部を結合している。システム
制御部からの出力信号はスレーブ宣言を示す信号であ
り、入力信号はスレーブ・リセット要求を示す信号であ
る。
す。この図２に示す従来例にあっては、ワイヤードオア
ー（Ｗired ＯＲ）された２本の布線信号２０，２１が
システム制御部と通信制御部を結合している。システム
制御部からの出力信号はスレーブ宣言を示す信号であ
り、入力信号はスレーブ・リセット要求を示す信号であ
る。
【０００４】
【発明が解決しようとする課題】この従来のスレーブ情
報処理装置では、複数の通信制御部が接続された場合に
おいてもシステム制御部に接続されたスレーブ・リセッ
ト要求線は一本のみであり、この要求線のみからは要求
があるかないかの判別はできても、どの通信制御部から
駆動されたスレーブ・リセット要求かの判別は出来ない
という問題があった。
報処理装置では、複数の通信制御部が接続された場合に
おいてもシステム制御部に接続されたスレーブ・リセッ
ト要求線は一本のみであり、この要求線のみからは要求
があるかないかの判別はできても、どの通信制御部から
駆動されたスレーブ・リセット要求かの判別は出来ない
という問題があった。
【０００５】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくに、どの通信制御部から駆動されたスレ
ーブ・リセット要求かを有効に判別し得るスレーブ情報
処理装置を提供することを、その目的とする。
を改善し、とくに、どの通信制御部から駆動されたスレ
ーブ・リセット要求かを有効に判別し得るスレーブ情報
処理装置を提供することを、その目的とする。
【０００６】
【課題を解決するための手段】本発明では、システム・
バスに接続されるシステム制御部と、システム・バスか
らゲート・ウエイを介して連絡するＩ／Ｏバスに接続さ
れる複数の通信制御部とから成る情報処理装置であっ
て、通信制御部の各々が該情報処理装置のマスタとなる
情報処理装置に接続され、当該情報処理装置が複数のマ
スタのスレーブとして動作するシステムにおいて、情報
処理装置が、スレーブとして動作するという宣言ビット
と、マスタ装置からのスレーブ・リセット要求フラグと
を、ゲート・ウエイ上のレジスタにマップし、システム
制御部がスレーブ宣言を行い、複数の通信制御部が要求
フラグと要求元ＩＤを接続されているＩ／Ｏバスの排他
制御機構を用いて、排他的にセットし、システム制御部
が要求フラグのポーリング動作によりマスタ装置からの
スレーブ・リセット要求を認識すると同時に、要求元の
マスタ装置を識別する、という構成を採っている。これ
によって前述した目的を達成しようとするものである。
バスに接続されるシステム制御部と、システム・バスか
らゲート・ウエイを介して連絡するＩ／Ｏバスに接続さ
れる複数の通信制御部とから成る情報処理装置であっ
て、通信制御部の各々が該情報処理装置のマスタとなる
情報処理装置に接続され、当該情報処理装置が複数のマ
スタのスレーブとして動作するシステムにおいて、情報
処理装置が、スレーブとして動作するという宣言ビット
と、マスタ装置からのスレーブ・リセット要求フラグと
を、ゲート・ウエイ上のレジスタにマップし、システム
制御部がスレーブ宣言を行い、複数の通信制御部が要求
フラグと要求元ＩＤを接続されているＩ／Ｏバスの排他
制御機構を用いて、排他的にセットし、システム制御部
が要求フラグのポーリング動作によりマスタ装置からの
スレーブ・リセット要求を認識すると同時に、要求元の
マスタ装置を識別する、という構成を採っている。これ
によって前述した目的を達成しようとするものである。
【０００７】
【実施例】以下、本発明の一実施例を図１に基づいて説
明する。ここで、この図１に示す実施例は、２台のマス
タ装置（図示せず）が２台の通信制御部１３を各々介し
て接続されるスレーブ情報処理装置の例を示す。このス
レーブ情報処理装置は、システム・バス１４にシステム
制御部１１が接続され、ゲート・ウエイ１２を連絡して
Ｉ／Ｏバス１５に通信制御部１３が接続される。各通信
制御部１３は各々独立な１台のマスタ装置に接続され
る。即ち、システム制御部１１は、「システム・バス１
４」→「ゲート・ウエイ１２」→「Ｉ／Ｏバス１５」→
「通信制御部１３」のデータ・バスを利用して通信制御
部１３にアクセスし、マスタ装置に情報を送る事ができ
る。反対にマスタ装置は前記データ・パスを逆にたどる
ことによってシステム制御部に情報を送ることができ
る。
明する。ここで、この図１に示す実施例は、２台のマス
タ装置（図示せず）が２台の通信制御部１３を各々介し
て接続されるスレーブ情報処理装置の例を示す。このス
レーブ情報処理装置は、システム・バス１４にシステム
制御部１１が接続され、ゲート・ウエイ１２を連絡して
Ｉ／Ｏバス１５に通信制御部１３が接続される。各通信
制御部１３は各々独立な１台のマスタ装置に接続され
る。即ち、システム制御部１１は、「システム・バス１
４」→「ゲート・ウエイ１２」→「Ｉ／Ｏバス１５」→
「通信制御部１３」のデータ・バスを利用して通信制御
部１３にアクセスし、マスタ装置に情報を送る事ができ
る。反対にマスタ装置は前記データ・パスを逆にたどる
ことによってシステム制御部に情報を送ることができ
る。
【０００８】このスレーブ情報処理装置は自分自身がス
レーブ装置である。即ち、Ｉ／Ｏバス１５上の通信制御
部１３に接続されたマスタ装置のスレーブ装置であると
いう宣言をゲート・ウエイ上のレジスタ２１へ論理
“１”を書き込むことで実現する。このレジスタは、シ
ステム・バス１４からアクセスすることもＩ／Ｏバス１
５からアクセスすることも可能なように設計されるが、
Ｉ／Ｏバスからはリード・オンリーの制限が加えられ
る。従ってＩ／Ｏバスに接続される全ての通信制御部は
このレジスタ２１をリードする事により、この情報処理
装置がスレーブ装置として動作しているのか、スタンド
・アローン装置として動作しているかの判断をする事が
できる。
レーブ装置である。即ち、Ｉ／Ｏバス１５上の通信制御
部１３に接続されたマスタ装置のスレーブ装置であると
いう宣言をゲート・ウエイ上のレジスタ２１へ論理
“１”を書き込むことで実現する。このレジスタは、シ
ステム・バス１４からアクセスすることもＩ／Ｏバス１
５からアクセスすることも可能なように設計されるが、
Ｉ／Ｏバスからはリード・オンリーの制限が加えられ
る。従ってＩ／Ｏバスに接続される全ての通信制御部は
このレジスタ２１をリードする事により、この情報処理
装置がスレーブ装置として動作しているのか、スタンド
・アローン装置として動作しているかの判断をする事が
できる。
【０００９】また、通常このようにスタンド・アローン
装置としても、またスレーブ装置としても動作し得る情
報処理装置は、そのシステムの立上げ時にどちらの装置
として動作するかを決定する。
装置としても、またスレーブ装置としても動作し得る情
報処理装置は、そのシステムの立上げ時にどちらの装置
として動作するかを決定する。
【００１０】従って、本実施例で述べたゲート・ウエイ
上のレジスタ２１へ論理“１”を書き込むことによるス
レーブ装置としての宣言はシステムの立上げ時に行われ
る。また、一度宣言されたらシステムの立下げまで変更
されることはない。通信制御部としては、自分が属して
いるシステムがスレーブ装置の場合に限ってマスタ装置
からのスレーブ・リセット要求をシステム制御部へ伝達
すべきであり、スタンド・アローン装置の場合には伝達
すべきではない。この判断は前述したゲート・ウエイ上
のレジスタ２１を通信制御部が読んだ情報に基づいて容
易に実現できる。
上のレジスタ２１へ論理“１”を書き込むことによるス
レーブ装置としての宣言はシステムの立上げ時に行われ
る。また、一度宣言されたらシステムの立下げまで変更
されることはない。通信制御部としては、自分が属して
いるシステムがスレーブ装置の場合に限ってマスタ装置
からのスレーブ・リセット要求をシステム制御部へ伝達
すべきであり、スタンド・アローン装置の場合には伝達
すべきではない。この判断は前述したゲート・ウエイ上
のレジスタ２１を通信制御部が読んだ情報に基づいて容
易に実現できる。
【００１１】システムがスレーブ情報処理装置として動
作している場合、通信制御部はそれに接続されるマスタ
装置からスレーブ・リセット要求が発行された場合、そ
れをシステム制御部に伝達しなければならない。これは
ゲート・ウエイ上のレジスタ２０に論理“１”を書き込
むことで実現する。即ち、レジスタ２０に論理“１”が
格納されている事はそのスレーブ装置を接続しているマ
スタ装置からスレーブ・リセット要求が発行されたこと
を意味する。レジスタ２２は、レジスタ２０への書込み
と同時にスレーブ・リセット要求元ＩＤが書き込まれ
る。レジスタ２０と２２は、Ｉ／Ｏバスからもシステム
・バスからもアクセス可能なように設計されるが、レジ
スタ２１とは逆にシステム・バスからはリード・オンリ
ーの制限が加えられる。更に、両レジスタへの書込み時
はリード・モディファイ・ライト等Ｉ／Ｏバスが提供す
る排他制御機構を利用し、レジスタ２０に論理“１”が
格納されていたらレジスタ２０と２２への書込みを許さ
ない制御を行う。
作している場合、通信制御部はそれに接続されるマスタ
装置からスレーブ・リセット要求が発行された場合、そ
れをシステム制御部に伝達しなければならない。これは
ゲート・ウエイ上のレジスタ２０に論理“１”を書き込
むことで実現する。即ち、レジスタ２０に論理“１”が
格納されている事はそのスレーブ装置を接続しているマ
スタ装置からスレーブ・リセット要求が発行されたこと
を意味する。レジスタ２２は、レジスタ２０への書込み
と同時にスレーブ・リセット要求元ＩＤが書き込まれ
る。レジスタ２０と２２は、Ｉ／Ｏバスからもシステム
・バスからもアクセス可能なように設計されるが、レジ
スタ２１とは逆にシステム・バスからはリード・オンリ
ーの制限が加えられる。更に、両レジスタへの書込み時
はリード・モディファイ・ライト等Ｉ／Ｏバスが提供す
る排他制御機構を利用し、レジスタ２０に論理“１”が
格納されていたらレジスタ２０と２２への書込みを許さ
ない制御を行う。
【００１２】即ち、レジスタ２０と２２への書込みが許
されるのはレジスタ２０に論理“１”が格納されていな
い時のみ許され、かつレジスタ２０と２１へのアクセス
はＩ／Ｏバスが提供する排他制御機構（リード・モディ
ファイ・ライト）を利用したアクセス時のみである。こ
れにより唯一の要求元がレジスタ２０に論理“１”を格
納することができ、かつレジスタ２２にその要求元のＩ
Ｄを格納することができる。システム・バスに接続され
るシステム制御部はレジスタ２０と２２を常に監視する
ことが可能であり、これによりスレーブ・リセット要求
の認識と同時にどのマスタ装置からの要求なのかも識別
することができ、マスタ装置からのスレーブ・リセット
要求に迅速に応答することができる。
されるのはレジスタ２０に論理“１”が格納されていな
い時のみ許され、かつレジスタ２０と２１へのアクセス
はＩ／Ｏバスが提供する排他制御機構（リード・モディ
ファイ・ライト）を利用したアクセス時のみである。こ
れにより唯一の要求元がレジスタ２０に論理“１”を格
納することができ、かつレジスタ２２にその要求元のＩ
Ｄを格納することができる。システム・バスに接続され
るシステム制御部はレジスタ２０と２２を常に監視する
ことが可能であり、これによりスレーブ・リセット要求
の認識と同時にどのマスタ装置からの要求なのかも識別
することができ、マスタ装置からのスレーブ・リセット
要求に迅速に応答することができる。
【００１３】
【発明の効果】以上説明したように本発明によると、ゲ
ート・ウエイ上にレジスタを設け、該情報処理装置がス
レーブとして動作する宣言ビットと、マスタ装置からの
スレーブ・リセット要求ビットと要求元ＩＤを示すビッ
トをマップしたので、システム・バスに接続されるシス
テム制御部もＩ／Ｏバスに接続される通信制御部も前記
レジスタにアクセスすることができ、前記スレーブ宣言
とリセット要求を示す信号線を特別に布線する必要がな
くなり、かつ、Ｉ／Ｏバスに接続される通信制御部はＩ
／Ｏバスの排他制御機構を用いて排他的に前記レジスタ
にアクセスするようにしたことから、前記レジスタから
要求元ＩＤを読むことにより、スレーブ・リセット要求
をしたマスタ装置を識別できるという従来にない優れた
スレーブ情報処理装置を提供することができる。
ート・ウエイ上にレジスタを設け、該情報処理装置がス
レーブとして動作する宣言ビットと、マスタ装置からの
スレーブ・リセット要求ビットと要求元ＩＤを示すビッ
トをマップしたので、システム・バスに接続されるシス
テム制御部もＩ／Ｏバスに接続される通信制御部も前記
レジスタにアクセスすることができ、前記スレーブ宣言
とリセット要求を示す信号線を特別に布線する必要がな
くなり、かつ、Ｉ／Ｏバスに接続される通信制御部はＩ
／Ｏバスの排他制御機構を用いて排他的に前記レジスタ
にアクセスするようにしたことから、前記レジスタから
要求元ＩＤを読むことにより、スレーブ・リセット要求
をしたマスタ装置を識別できるという従来にない優れた
スレーブ情報処理装置を提供することができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
１１ システム制御部 １２ ゲート・ウエイ １３ 通信制御部 １４ システム・バス １５ Ｉ／Ｏバス ２０ スレーブ・リセット要求ビット ２１ スレーブ動作宣言ビット ２２ 要求元ＩＤビット
Claims (1)
- 【請求項１】 システム・バスに接続されるシステム制
御部と、システム・バスからゲート・ウエイを介して連
絡するＩ／Ｏバスに接続される複数の通信制御部とから
成る情報処理装置であって、前記通信制御部の各々が該
情報処理装置のマスタとなる情報処理装置に接続され、
当該情報処理装置が複数のマスタのスレーブとして動作
するシステムにおいて、前記情報処理装置が、スレーブ
として動作するという宣言ビットと、マスタ装置からの
スレーブ・リセット要求フラグとを、前記ゲート・ウエ
イ上のレジスタにマップし、前記システム制御部が前記
スレーブ宣言を行い、前記複数の通信制御部が前記要求
フラグと要求元ＩＤを接続されているＩ／Ｏバスの排他
制御機構を用いて、排他的にセットし、前記システム制
御部が前記要求フラグのポーリング動作によりマスタ装
置からのスレーブ・リセット要求を認識すると同時に、
要求元のマスタ装置を識別することを特徴としたスレー
ブ情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3356207A JPH05173920A (ja) | 1991-12-24 | 1991-12-24 | スレーブ情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3356207A JPH05173920A (ja) | 1991-12-24 | 1991-12-24 | スレーブ情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05173920A true JPH05173920A (ja) | 1993-07-13 |
Family
ID=18447876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3356207A Pending JPH05173920A (ja) | 1991-12-24 | 1991-12-24 | スレーブ情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05173920A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016186093A1 (ja) * | 2015-05-18 | 2016-11-24 | 国立大学法人名古屋大学 | 通信装置及び通信制限プログラム |
-
1991
- 1991-12-24 JP JP3356207A patent/JPH05173920A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016186093A1 (ja) * | 2015-05-18 | 2016-11-24 | 国立大学法人名古屋大学 | 通信装置及び通信制限プログラム |
| JP2016219944A (ja) * | 2015-05-18 | 2016-12-22 | 国立大学法人名古屋大学 | 通信装置及び通信制限プログラム |
| US10384625B2 (en) | 2015-05-18 | 2019-08-20 | National University Corporation Nagoya University | Communication device and non-transitory recording medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975838A (en) | Duplex data processing system with programmable bus configuration | |
| US5878235A (en) | Method and system for concurrent computer transaction processing | |
| CA1221173A (en) | Microcomputer system with bus control means for peripheral processing devices | |
| KR100310399B1 (ko) | 프로세서 인터페이스 버스를 통해 데이터를 전달하기 위한 방법 및 장치 | |
| US5467461A (en) | Multiprocessor computer system having bus control circuitry for transferring data between microcomputers | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPH05173920A (ja) | スレーブ情報処理装置 | |
| JPH04332063A (ja) | ローカルコンピューティングシステムによるホストコンピューティングシステムへのアクセス制御を調整するためのローカルコンピューティングシステムとともに使用される装置 | |
| US5566350A (en) | Information device for providing fast data transfer with minimum overhead | |
| JPS649563A (en) | Interprocessor data transfer system | |
| JP2998447B2 (ja) | スレーブ情報処理装置 | |
| JP2727514B2 (ja) | 転送先ｉｄ指定回路 | |
| JPH0589036A (ja) | スレーブ情報処理装置 | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| KR100259585B1 (ko) | 디엠에이 콘트롤러 | |
| JPH07175768A (ja) | デュアルｃｐｕシステム | |
| KR100358155B1 (ko) | 인터럽트 제어 장치 및 그 제어 방법과 그를 이용한 캐쉬제어기 | |
| KR970002410B1 (ko) | 컴퓨터시스템에 있어서 중앙제어기와 주변기기간의 인터페이스장치 | |
| JP2768022B2 (ja) | メモリコントローラ | |
| JPH04337851A (ja) | メモリアクセス方式 | |
| JP2710475B2 (ja) | メモリ制御回路 | |
| JPS61234447A (ja) | バス獲得制御装置 | |
| JPH04312154A (ja) | 端末装置 | |
| JPH04120648A (ja) | 共通バス接続装置 | |
| JPH04330541A (ja) | 共通データ転送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000606 |