TW447192B - Semiconductor integrated circuit - Google Patents

Description

經濟部中央標準局員工消費合作杜印策 4 4 'Μ 9 2 Α7 __Β7____ 五、發明説明（i ) 〔產業上之利用領域〕 本發明係關於一種使用二維記憶陣列的半導雔稹髋電路 者，尤其關於一種適用於即時地施行對合（comvolution )演算等之數位濾波器處理，或是動畫像之動向量探索之 演算等使用二維二維資料之演算的半導體積體電路者。 〔以往之技術〕 處理二維資料之資訊處理有各種者，惟尤其是在畫像 處理，由於C RT畫面上之像素配列成爲二維，因此頻繁 地施行二維資料之演算。作爲代表性者，有二維之濾波器 處理。 在第2圖表示施行畫像處理之以往的半導體積體電路 。該裝置係適用於施行二維之濾波器處理者，爲記載於 Y 〇 s h i k i Kobayash i ，Ta d a s h i Fukushiraa.Syuichi M i u r a , if o r i o Kanasak i , Kohtaro Hi r a s a wa , ' A BiCOMOS Image Processor with Line Memories^ , ISSCC Digest of Tecluiical Papers, p. 182-183;Feb. 1 9 87 0 以下說明第2圖之半導體積體電路之概要。第2 (a )圖係表示形成在半導體晶片上之上述半導體積體電路的 方塊圖。如第2 (a)圖所示，該半導體稹體電路係由： 對輸入畫像資料施以閾値處理等之事先處理的事先處理演 g電路PPU，記憶畫像之一線路分量並製作一線路分S 之延遲的線路記憶體LM1 ，LM2，移位暫存器SR， 本紙张尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） I ,. n n s --.: If n n ~~.^ (請先閲讀背面之注意事項再填寫本頁) 447192 經濟部中央標準扃員工消費合作社印製 A7 B7 五、發明説明（2 ) 記憶濾波器之加權係數的資料記憶體DM，演算電路P E ，包括加法電路之鏈結單元LU 1，LU 2等所構成。第 2 ( b )圖係表示將第2 ( a )圖之半導體稹體電路使用 在3 X 3之空間器之計算時的計算方法之例子。在第2 ( b)圖中，F32，F(x + i) (y + j)係分別表示 在輸入畫像之框的第3行，第2列的像素（濃淡値），及 第（x+i )行，第（y + j )列的像素値。又，Wi j ，W—1 — 1，——wi 1係表示濾波器係數，Rxy係 表示演算輸出畫像之框的第X行，第y列之像素値。使用 該圖說明，第2 (a)圖的半導體稹體電路之動作。如眾 所知，3X3的空間濾波器之計算，Rxy値係如第2 ( b )圖所示之式，係以輸入畫像之像素値及濾波器係數的 稹和演算表示。欲求出Rx y値，必須以輸入畫像之框的 第X行，第y列之像素作爲中心的九個輸入畫像之像素値 。被輸入之畫像資料係一開始就輸入在事先處理演算電路 F PU。因在濾波器處理不必施行閾値處理，因此，被輸 入之畫像資料係直接輸入移位暫存器S R及行記憶體 LM1。線路記憶體LM1之輸出係延遲一行分量被輸出 。因此，記憶體LM 1之輸出係被輸入在行記憶體LM2 ，因此再延遲一行分量被輸出。因此，3X3空間濾波器 之計算上所必須的輸入盡像之像素値以每一行地分別儲存 在移位暫存器。在第2 ( b )圖，表示以F 2 2作爲中心 的,九個輸入畫像之像素値儲存在移位暫存器之情形。儲存 在移位暫存器的九個像素値，係依次輸入在演算電路 本紙張尺度適用中國國家標準（CNS > A4規格（210X 297公釐） ； . 裝 訂 為 (請先閲讀背面之注意事項再填寫本頁) 447192 經濟部中央標準局負Η消費合作杜印製 A7 _B7_五、發明説明（3 ) PEI，PE2，PE3，而計算所對應之係數之間的相 乘値，乘法之結果係被輸入在鏈結單元LU1，LU2， 經加法計算，此時，求出F 2 2値。如上所述，在表示於 第2圖的以往之半導體稹體電路，係利用依行記憶體的延 遲，將三行所有之像素値輸入在三個演算電路，並聯地處 理三種乘法計算。因此，可施行空間濾波器之高速處理。 依照上述文獻，以依1. 8微米之加工技術的 B i CMOS裝置試作之結果，對於由5 1 2X5 1 2像 素所成的電視畫像，有可即時地處理3X3空間濾波器之 計算的報告。 〔發明欲解決之課題〕 本發明欲解決之第1課題，係供應以高並聯度施行 使用二維資料之演算的半導體積體電路，第2課題係將以 高並聯度施行使用可儲存大量二維資料的二維記憶格陣列 與二維資料之湞算的複數演算電路以高積體度積體在半導 體晶片。 如上所示，在表示於第2圖之以往之半導體積體電路 中，在空閫濾波器之計算。藉將計算一個输出像素所必須 之九個乘法中三個三個地並聯施行即可實現高速處理。但 是，考量將來仍必須更提高並聯度以便使之高速化。 當亀視機或工作站’個人電腦’遊樂機器等之畫像愈 高品質化時，則增加一框之像素數。像素之頻率會更高速 化。又，因期望更畫質化而被要複雜之處理，因此增大演 --:11:------裝------訂------旅 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中囤國家標準{ CNS ) Α4規格（2丨〇><29·?公釐） 經濟部中央標準局員工消費合.作社印製 447192 A7 _B7____ 五、發明説明（4 ) 算董，因而被要求更高速之演算處理。又，在不久之將來 ，預料是有通信功能，畫面顯示功能的攜帶機器將應將使 用。在這種機器考慮須在由通信功能所接收之動盡像的資 料施行各種處理並施行鮮明之畫面顯示。在這種機器中， 作爲電源裝置搭載有低電壓之電池，由此來驅動機器。但 是，一般，由於電源電壓降低大約此例地會降低半導體稹 雔電路之速度，因此，在以往之半導體稹體電路，有無法 行充分之演算速度之虞。爲了解決此種情形，必須提高並 聯度，且必須防止降低處理速度。因此，期待可施行更髙 並聯度，高速地施行二維資料之演算的半導體稹體電路。 又，在處理畫像之裝匱中，因同時地施行依CPU之 畫像之生成，加工及對C RT之描畫，因此使用至少記億 一畫面之資料的所謂畫像記憶體。將高並聯地施行該畫像 記憶體與二維資料之演算的裝置稹體在相同之半導體晶片 ，係爲了貢獻於處理畫像之裝置的小型，尤其是在攜帶機 器被期待。 〔解決課題所用之手段〕 依照本發明之代表性實施例，一種半導體積體電路， 其特徵爲： 具備設於複數資料線D G及該複數資料線D G交叉的 複$字線W 1〜W 3及上述複料資料線RG與上述複數之 字線W1〜W3的所期望之交點之複數記憶格的記憶格陣 列MAR，及具備並聯地轉送來自上述複料資料線DG之 本紙張尺度逋用中國國家標準（CNS > A4規格（210X：297公釐） I---.-----^------ir------^ (請先閲讀背面之注意事項再填寫本頁) 447192 A7 經濟部中央標準局員工消費合作社印製 _B7__五、發明説明（5 ) 複數資料的並聯資料轉送電路TRC，及將藉該並聯資料 轉送電路T R C所轉送之上述複數資料作爲输入信號的複 數演算電路PE1〜PEn ; 上述並聯資料轉送電路T R C係構成對於上述複數演 算電路之各演算電路藉依次選擇並連接上述複數資料線 D G之兩條以上資料線，可將上述複數資料之兩個以上資 料轉送至上述複數演算電路P E 1〜P E ri之各演算電路 ，而且上述複數演算電路PE 1〜PE η之相鄰接演算電 路係構成可從相同之資料線輸入相同之資料者。 〔作用〕 由於相鄰接之演算電路可存取的二維記憶陣列之資料 線範圍係具有加權，因此可將某一像素値施行由該像素近 旁之像素値計算之重像的濾波器演算。例如，在3 X 3之 濾波器，欲得到一輸出像素之結果，須要二維地分佈之周 邊的3 X 3之輸入像素，惟可將相同行上之相鄰接之像素 輸入在一演算電路以便施行行方向之濾波器演算。又，演 算電路設計成藉選擇複數字線之兩條以上之字線而使用讀 出在上述複數資料線群之一資料線群的複數資料群來施行 演算，則成爲可將3 X 3之輸入像素中垂直於行方向之方 向的像素輸入在一演算電路來施行濾波器演算。因此，成 爲可將3 X 3像素輸入在一演算電路來施行濾波器演算。 又，因相鄰接之演算氆路係經並聯資料轉送電路可存取之 資料線範圍具有加權，因此複數演算電路可並聯地處理Lit (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 447192 經濟部中央橾準局員工消費合作杜印製 A7 B7 五、發明説明（6 ) 合演算或使用3 X 3濾波器等之二維資料的演算。 〔實施例〕 第1圖係表示依本發明之半導體裝置之實施例，對以 即時所輸入之畫像資料施行3 X 3空間濾波器i：演算的裝 置之構成者。在第1圖，一併表示本實施例之構成及畫像 框之像素，及裝置內之記憶格內容的對應，及並聯資料轉 送電路之控制方法。依照本實施例，可並聯地施行輸出晝 像之框的一行分量的空間濾波器之演算。本實施例係如圖 示，係由將輸入之像素F 3C y儲存一行分量，並聯地寫入 二維記憶陣列MAR所用的串列存取記憶體SAM1，將 從串列存取記憶體S AM 1所輸出之像素値記憶之行分量 所用的二維記憶陣列MAR，將二維記憶陣列MAR之一 行分量的像素値並聯地讀出並閂鎖所用的感測放大器SA ，將讀出之値並聯地轉送至演算電路群的並聯資料轉送電 路TRC，記憶濾波器係數的資料記憶體DH，以及並聯 地施行稹和演算的演算電路群PE 1，PE 2，......... Ρ Ε η等所構成。以下使用第1圖使用本實施例之動作。 首先，Ρ位元之資料所成的輸入畫像，依次輸入在串 列存取記憶體SAM1。輸入畫像之第1行的像素値 F 1 1 ，F 1 2，......... F 1以儲存時，並聯地寫入在二 維記憶陣列MAR之字線W1。然後，同樣地，輸入盡像 之第2行，第3行之像素値，每當儲存在串列存敢記憶體 SAM1時，寫入在字線W2 ，W3。以上，計算輸出畫 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0><297公釐} —：—------f 裝------、訂------^ (請先聞讀背面之注意事項再填寫本頁) 447192 A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明（ 7 ) 1 像 之 框 之 一 行 分 量 的 像 素 値 所 必 須 的 三 行 分 置 之 資料成爲 1 準 備 在 二 維 記 憶 陣 列 Μ A R 〇 此 時 之 輸 入 畫 像 之 框與二維 - 1 1 記 憶 陣 列 Μ A R 之 字 線 上 的 資 料 的 對 應 9 係成 爲 如第1圖 y— 1 I 請 1 左下 所 示 之 狀 態 0 先 閲 1 在 讀 1 下 - 行 之 資 料 寫 入 在 串 列 存 取 記 憶體 S A Μ 1之期 背 面 f I 間 9 並 聯 地 計 具 輸 出 寰 像 之 框 的 第 2 行 之像 素 値 R 1 1， 1 1 1 R 1 2 9 … … … R 1 k 0 此 時 9 並 列 資 料轉 送 電 路之控制 事 項 再 1 1 係 如 第 1 Itsti 圖 右 下 所 示 9 以 9 次 之 演 算 週 期 實 行 〇 首先，在 填 寫 本 1 裝 I 第 1 週 期 係 讀 出 記 憶在 二 維 記 憶 陣 列 Μ A R 之 字線W 1 頁 1 ί 的 一 行 分 量 的 輸 入 畫 像 9 經 資 料 線 群 D G 閂 鎖 在 感測放大 1 1 器 S A 〇 此 時 9 將 -IrHr 構 成 並 聯 轉 送 電 路 Τ R C 選 擇 器S E L J 1 1 之 開 關 L ， C ? R 中 將 L 成 爲 導 通 之狀 態 0 由 此，經並 1 IT I 聯 轉 送 電 路 T R C 9 將 输 入 像 素 F 1 1 轉 送 至 演 算電路 1 i P E 1 > 將 輸 入 像 素 F 1 2 轉 送 至 演 算 電 路 P E 2 ......... 1 1 > 並 將輸 入 像 素 F 1 k — 2 轉 送 至 演 算 電 路 P E η。同時 i I 地 由 資 料 記 憶 體 D Μ 讀 出 加 權 係 數 C — 1 — 1 ，而與被 戒 I 輸 入 在 演 算 電 路 之 輸 入 像 素 之 間 施 行 乘 算 〇 然 後 ’在第2 I 1 I 週 期 9 將 選 擇 器 S E L 內 之 開 關 C 成 爲 導 通 之狀態，經並 i 聯 轉 送 電 路 將 輸 入 像 素 F 1 2 輸 入 在 演 算 電 路 P Ε 1，將 1 輸入像 素 F 1 3 輸 入 在 演 算 電 路 P E 2 … … … > 將輸入像 ί 1 素 F 1 k — 1 輸 入 在 演 算 電 路 P E η > 施 行 加 權 係數C — 1 1 1 0 與 As. 輸 入 像 素 之 間 的 乘 算 0 在 第 3 週 期 將 選 擇器 1 1 S E L 內 之 開 關 R 成 爲 導 通 之 狀 態 > 經 並 聯 轉 送 電路同樣 I 1 I 地 > 將 輸 入 像 素 F B 輸 入 在 演 算 電 路 Ρ Ρ E 1 ， 將輸入像 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 447192 A7 經濟部中央橾準局員工消費合作社印製 ___ B7五、發明説明（8 ) 素F 1 4輸入在演算電路P E 2 .........，將輸入像素 Flk輸入在演算電路PEn，施行加權係數C— 1 1與 輸入像素之間的乘算。如此，使用記憶於二維記憶陣列 MA R之字線W 1的輸入像素之後，此次係選擇字線W2 之後讀出一行分量的輸入像素，閂鎖在感測放大器。如此 ，在第4週期，將選擇器SEL之開關L成爲導通之狀態 ，將輸入像素F21轉送至演算電路PE1 ，將輸入像素 F 2 2轉送至演算電路PE 2 .........，將輸入像素F 2 k 一 2轉送至演算電路PEn，施行與加權係數CO — 1之 間的乘算，並相加在先前計算之數値。然後，在第5週期 ，將選擇器S E L內之開關C成爲導通之狀態，將輸入像 素F 2 2輸入在演算電路PE 1，將輸入像素F 2 3輸入 在演算電路P E 2 .........，將輸入像素F 2 k — 1輸入在 湞算電路PEn，施行與加權係數C0 0之間的乘算，並 相加在先前計算之數値。同樣地，在第6週期，將選擇器 SEL內之開關R成爲導通之狀態，將輸入像素F2 3输 入在演算電路PE 1，將輸入像素F 2 4輸入在演算電路 p E 2 .........，將輸入像素F 2 k輸入在演算電路PE η ，施行加權係數C 0 1與輸入像素之間的乘算，並相加在 先前計算之數値，又在第7至第9週期，當以同樣之計算 選擇字線W 3施行時，在演算電路Ρ Ε 1，Ρ Ε 2 ......... PEn，求出輸出框之第2行的像素値R2 2，R2 3， .........R 2 k — 1。將此並聯地轉送至串列存取記憶體 SAM2，並依次輸出。又，對於端之像素，因沒有必須 {請先閲讀背面之注意事項再填寫本莧) 本紙張尺度適用中國國家標準（CNS ) A4規格（2!0X297公釐） 11 d 4719 2 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（9 ) 之輸入像素，因此如圖示直接轉送即可以。欲施行輸入像 素之下一個一行分量的演算，重複同樣之動作。亦即，若 在串列存取記憶體S AM 1儲存一行分量之像素資訊，則 將一行之像素資訊轉送至二維記憶陣列之最早重寫的字線 ，下一行分量之像素資訊係在寫入於串列存取記憶體 S AM 1之期間施行輸出畫像之一行分量演算。如此，依 照本寅施例，可即時並聯地處理輸出框之相同行上之複數 畫像的二維之3 X 3空間濂波器演算。各該演算電路係在 輸入畫像之一行分量之時間內結束演算與資料轉送。因此 ，與每當輸入一像素之時間時演算之以往爲相比較，可增 長演算所使用之時間。換言之，即使輸入像素之頻率高時 也可施行即時之處理。 又，如上所述，在本實施例，將閂鎖於一具感測放大 圖之資訊，經並聯資料轉送電路TRC，可轉送至不相同 之演算電路。因此不須要將閂鎖在感測放大器之資料於演 算中移動在感測放大器間，或是在演算電路間施行資料之 轉送，而可並聯地處理二維空間濾波器或對合演算。因此 ，因不須要感測放大器間或演算電路間的轉送動作所用的 多餘之電路，故以高積體可實現低耗電之裝置。如第1圖 所示，在本實施例，演算電路係配設在二維記憶陣列 MAR之正下方。因此，從二維記憶陣列至演算電路間之 資料轉送距離大約一定，而且可形成極短。因此，除了轉 送所需延遲時間較小之優點以外，還具有在演算電路間之 偏差較小而且在演算電路間可容易施行同步的優點。又， HI HH ^^^1 Hr -I - . .^1 « -- ^^^1 --SJ. ^in kr^i _ - —^n I (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公嫠） 12 經濟部中央標準局員工消費合作杜印製 d47 1 9 A7 B7五、發明説明（1〇) 因並聯資料轉送電路與演算電路係配成近接於記憶陣列之 正下方，因此可施行高稹體化，也可將隨著像素資訊之轉 送的耗電部抑制成較小。 第1圖之寅施例係施行3 X 3之濾波器之計算的裝置 。因此，並聯資料轉送電路係連接一演算電路與三像素分 量之資料線，並在與相鄰接之演算電路之間，以具有二像 素分量之加權，連接感測放大器與演算電路。可容易知悉 ，在第1圖之實施例中，藉變更並列資料轉送電路與記憶 陣列之構成，可施行3 X 3以上之任意大小的濾波器之演 算。第3圖係表示可施行5 X 5之濾波器之演算的演算裝 置之構成例的實施例。本實施例係在第1圖之實施例中， 將二維記憶陣列MAR之字線數增加成5條，而將並聯資 料轉送電路TRC之加權增加成4像素。作爲構成並聯資 料轉送電路TRC的選擇器SEL，使用從5 P位元資料 選擇P位元之資料的5比1的選擇器，也可增加資料記憶 體之容量，以便可記憶5 X 5濾波器所必須的2 5個係數 。在本實施例，一演算電路係可從相當於5像素的感測放 大器接收資料，而在相鄰接之演算共用資料線群DG中之 4像素分量的資料線。因此，與第1實施例同樣地一個依 次選擇二維記憶陣列之字線，一面可並聯地施行5 X 5濾 波器之演算。又，在本實施例中，不但可施行5 X 5濾波 器之演算，而且藉使用5條字線中之4條，及連接於一轉 送電路TRC之5組配線中之4組，可知容易構成4 X 4 濾波器。同樣地，也可施行3 X 3或2 X 2之濾波器之演 本紙乐尺度適用中國國家標準（CNS ) A4規格（210Χ25Π公釐) ----------i------ΐτ------^ {請先鬩讀背面之注意事項再填寫本頁) _ 13 _ 447192 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（n) 算0 在第1 ，3圖之實施例中，以Ρ位元表示像素値時， 對每一賨料線Ρ條配設一演算電路即可以。例如，像素値 係在8位元之精確度表現時，演算電路係配設儲存8條資 料線之節距就可以。但是，演算電路之規模大時，或在二 維記憶陣列之資料線的節距狹窄時，也可能有配置演算電 路較難之情形。 在此時，可使用如第4圖之實施例。第4®係表示在 施行3 X 3濾波器之計算時的第1圖裝置中。緩和演算電 路之佈置節距所用之一實施例。在本實施例，將輸入在串 列存取記憶體S AM 1的一行分量之輸入畫像，經由分配 器D1S所構成之並聯資料轉送電路TRC1轉送至具有 3行分量容量的暫存器R G 1而在三倍佈置宽範圍內配置 一行分量之演算電路。因此，演算電路之佈置節距係成爲 第1圖之實施例的三倍。在第1圖之實施例，一個湞算電 路係可施行來自三像素分量之資料線的資料轉送，而在相 鄰接之演算電路之轉送路徑重®兩條分。反觀，在本實施 例，一個演算電路，係可施行來自九像素分量之資料線的 資料轉送，在相鄰之演算電路間，構成共有6條資料線的 並聯資料轉送電路。以下，使用第4圖說明本實施例之動 作。 首先，若輸入畫像之第一行儲存在串列記憶體S AM 1 ，則導通所有分配器D 1 S內之開關L而並聯地寫入在 儲存器G 1。然後，若輸入畫像之第2行儲存在串列記憶 本紙張尺度逋用中國國家樣嗥（CNS ) A4規格（210X297公釐） -----------乂衣------、玎------^ (諳先閲讀背面之注^^項再填寫本頁) 4471 9 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（12) 體SAM1時，則導通所有分配器D 1 S內之開關C，並 聯地寫入在暫存器RG1。又，若輸入畫像之第3行儲存 在串列記億體SAM1時，則導通所有分配器D 1 S內之 開關R，並聯地寫入在暫存器RG 1。如此，若將寫入在 暫存器RG1之連續的第1，2，3行之畫像經由資料線 群DG從暫存器RG 1並聯地轉送至RG2時，則在暫存 器RG 2，形成齊備施行輸出畫像之第2行的演算所必須 之三行分量的輸入晝像之像素。將這些資料經並聯資料轉 送電路TRC 2，轉送至演算電路以求出輸出畫像之第2 行像素之數値。又，資料之轉送與演算，係必須在輸入畫 像之第4行寫入在串列記憶體S AM 1之期間施行。若結 束輸出畫像之第2行像素値之計算，而輸入畫像之第4行 寫入在串列記憶體SAM1時，則導通分配器D 1 S之開 關L而重寫暫存器RG 1之內容1/3。此時，因在暫存 器RG1齊備輸入畫像之第2，3，4行的像素，因此將 此從暫存器RG 1並聯地轉送至RG 2，施行输出畫像之 第3行的演算。在每當一行分量之輸入畫像儲存在串列存 取記憶體S AM 1時，若繼續施行這種操作，則可連續並 聯地施行3 X 3濾波器之演算。又在上述動作中，對於從 暫存器R G 2如何將資料轉送至演算電路而施行演算，使 用第5，6圖加以說明。 第5 (a) ， （b)圖係表示爲了第4圖之實施例的 並聯資料轉送電路TRC 2構成例子。如第5 ( a )圖所 示，並聯資料轉送電路TRC 2係並排地連接兩層選擇器 I- J - —裝------訂------藏 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 15 447 1 9 2 A7 B7 經濟部中央標準局員工消費合作社印聚 五、發明説明（13) S E L，而在各該選擇器S E L輸入有三個控制信號 0Li ，0Ci ，0Ri 。選擇器SEL係如第5 (b) 左邊所示，由三個開關L，C，R所構成。藉控制信號 必L i導通開關L時，則輸出左邊之輸入信號INL ;藉 控制信號4 C i導通開關C時，則輸出中央之輸入信號 I NC :藉控制信號必R i導通開關R時，則輸出右邊之 輸入信號INR。這些開關係第5 (b)右邊所示，可由 並列地連接MOS電晶體所構成。在第5 ( a )圖表示在 暫存器RG 2轉送輸入盡像之第1，2，3行之狀態。如 上所述，在該狀態下，必須將並聯地演算输出畫像之第2 行所用的像素資料轉送至演算電路。在第6圖表示爲此之 控制信號的時刻。在第6圖中，0L1 ，必C1 ，於R1 及必L2 ，0C2 ，於1?2係分別構成第5 (a)圖之並 聯資料轉送電路TRC 2的選擇器S E L之控制信號。在 各該時刻，在並聯資料轉送電路TR C 2之輸出中左端的 4 個 ΤΝΟ Ο，TNO 1，TN02，TN0 3 有那一像 素資料被輸出的情形也表示在第6圖。如第5 ( a )圖所 示，在演算電路P E 1連接有並並聯資料轉送電路T R C 的輸出TN 0 1。因此，由第6圖可知，在演算電路PE 1 輸入有以 FI 1 ，F12，F13，F21，F22， .........與像素F 2 2作爲中心的3 X 3之像素資料。同樣 地，在演算電路PE2輸入有以像素F2 3作爲中心的3 X 3之像素資料，而在演算電路PE 3输入有以像素F 2 4作爲中心的3 X 3之像素資料。因此，藉由演算電路P 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---Μ--------餐------1Τ------.^ (請先閱讀背面之注意事項再填寫本頁) -16 - 經濟'邓中央標準局—工消費合作社印裝 4dlt 9 2 A7 _B7______五、發明説明（H) E 1，PE 2，PE 3，.........可並聯地施行輸出畫像之 第2行分量的演算。輸出畫像之第3行以後之演算也可同 樣地施行。又，對於左端之TN 0 0，因無法施行3 X 3 之濾波器之演算，因此與第1圖同樣地，未經湞算電路而 直接輸出。如上所述，依照表示於第4，5，6圖之實施 例，在緩和演算電路之佈置節距之下，每一輸出畫像之一 行可並聯地施行二維空間濾波器之演算。又，在此表示3 X 3濾波器，惟也可以容易地擴張至其以上大小的濾波器 之演算用。 第7圖係表示在施行3 X 3之濾波器之計算的第 1圇之裝置中。緩和演算電路之佈置節距所用的第2實施 例。在第4圖，藉將與第1圖之裝置同數之演算電路配置 在三倍之佈置寬度，而實現佈置節距之緩和。反觀，在本 實施例，由於將演算電路數成爲1 /3，並將這些配置成 與第1圖之實施例相同之佈置寬度因而可緩和佈置節距。 第8 (a) ， （b)圖係表示第7圖之實施例所用之並聯 資料轉送電路TRC 1的構成例。在第8 ( a )圖係表示 在感測放大器S A轉送輸入畫像之第一行之像素値FI 1 ，F 1 2，.........的狀態。並列資料轉送電路TRC 1係 如第7圖所示，由選擇5 P位元至P位元之一種5比1的 選擇器SEL所構成。在第8 ( a )阖表示將第7圖之選 擇器SEL使用由選擇2 P位元至P位元之—種2比1的 選擇器S E L 2 - 1所構成的實施例。選擇器係並排連接 三層，在各該選擇器S EL 2 _ 1，输入有兩種控制信號 本紙張尺度遑用中國國家標车（CNS >A4規格（210X 297公釐) ' ' -17 - ----------▲------,玎------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 447192 A7 ______ B7_五、發明説明（15) ^Li ，必Ri 。選擇器SEL2-1係如第8 (b)圖 左邊所示，由兩個開關L，R所構成。由控制信號0L i 導通開關L時，則输出左邊之輸入信號I NL，而由控制 信號4R i導通開關R時，則輸出右邊之输入信號INR 。道些開關係如第8 (b)右邊所示，可由並聯地連接 MO S電晶體所構成。 以下，使用第9圖說明表示在第7 ，8圖的實施例之 動作，在第9圖中（硪L1，0R1) ， ( Φ L 2 > 0R2 )及（0L3，0R3 )係構成分別表示於第8圖 之並聯資料轉送電路TR C 1的選擇器S E L之控制信號 。在第9圖表示字線之選擇及上述控制信號之時刻，從並 聯資料轉送電路TRC1之輸出中左端的四個TNO 0， TN01 ，TN02 ，TN03所輸出的像素資料，以及 導通並聯資料轉送電路TRC 2內的分配器D 1 S之開關 L，C，R的時刻。在本實施例，由於將演算電路成爲 1/3，因此以一演算電路施行連續之三個輸出像素之演 算。首先，輸入畫像之第1行儲存在第7圖之串列記憶體 S AM 1之後。將此轉送至二維記憶陣列MAR之字線W 1。第2，第3行也同樣地轉送至字線W2，W3之後， 開始輸出畫像之第2行的演算。經資料線群D G謫出字線 W1上的輸入畫像之第1行，如第8 ( a )圖所示，在感 測放大器從左邊閂鎖輸入查像之像素F 1 1 ，F 1 2，F 13 .........之後，如第9圖之週期t 1之欄所示，切換並 聯資料轉送電路TRC1內的選擇器SEL之控制信號。 本紙張尺度適用中國囷家標準（CNS > A4規格（210 X 297公嫠） ^ „ __ 1 Q — -----------—裝------訂------^ (請先聞讀背面之注意事項再填寫本頁) 447192 A7 B7 經濟部中央標準局員工消費合作社印裂 五、發明説明（ 16) 1 1 如 此 9 並 聯 資 料 轉 送 電 路 T R C 之 輸 出 ， 經 T Ν 0 1 9 1 T N 0 2 T N 0 3 在 演 算 電 路 P E 1 轉 送 F 1 1 9 在 1 P E 2 轉 送 F 1 4 9 在 P E 3 轉 送 F 1 7 … … •-. 1 因 此 以 1 I 請 1 | 乘 法 器 Μ Τ 1 ， Μ Τ 2 … … 施 行 與 資 料 記 憶 體 所 讀 出 先 閱 | 讀 1 t 之 加 權 係 數 之 間 的 乘 算 ， 將 結 果 儲 存 在 暫 存 器 R G 1 > 背 ώ 1 '1 R G 2 S … 0 然 後 如 第 9 圖 之 週 期 t 2 之 欄 所 示 之 注 塞 1 1 | 若 切 換 選 擇 器 S Ε L 之 控 制 信 號 時 此 時 則 在 Ρ Ε 1 轉 送 華 項 再 ! 1 F 1 2 > 在 P E 2 轉 送 F 1 5 ί 而 在 P E 3 轉 送 F 1 8 填 寫 本 1 裝 1 … … 施 行 這 些 資 料 與 加 權 係 數 之 間 的 乘 算 ΐ 並 與 儲 存 在 頁 V_^ 1 | 暫 存 器 之 先 刖 結 果 相 加 之 後 y 再 儲 存 在 暫 存 器 〇 又 如 第 ! I 9 圖 之 週 期 t 3 之 欄 所 示 切 換 控 制 信 號 在 Ρ Ε 1 轉 送 1 1 I F 1 3 在 P E 2 轉 送 F 1 6 9 而在 P E 3 轉 送 F 1 9 ， 1 訂 … … … - 施 行 乘 宣 並 相 加 在 先 前之 結 果 Ο 將所 得 結果 經 第 1 1 7 圖 之 並 列 資 料 轉 IV 送 電 路 T R C 2 內 的 分 配 器 D 1 S 之 開 1 1 關 L 寫 入 串 列 存取 記 憶 體 S A Μ 2 0 在 串 列 存 取 記 憶 體 1 1 S A Μ 2 間 歇 地 寫 入 資 料 〇 Λ I 然 後 9 在 感 測 放 大 器 仍 閂 鎖 第 1 行 之 輸 入 畫 像 之 狀 態 1 1 j 下 施 行 從 第 9 1 m ί 圓 之 週 期 t 4 至 t 6 所 示 資 料 的 轉 送 9 1 將 演 算 結 果 導 通 分 配 器 D 1 S 之 開 關 C 9 而 間 歇 地 寫 入 串 列 存取 記 憶 體 S A Μ 2 〇 1 1 繼 續在 感 測 放 大 器 仍 閂 ΛλΝ 鎖 第 1 行 之 輸 入 畫 像 之 狀 態 下 l 如 第 9 圖 之 週 期 t 7 至 t 9 所 示 t 施 行 資 料 之 轉 送 並 將 Ι 演 算 結 果 導 逋 分 配 器 D 1 S 之 開 關 R 9 間 歇 地 寫 入 在 串 列 1 1 I 存 取 記 憶 體 S A Μ 2 0 然 後 J 選 擇 字 線 W 2 > 在 感 測 放 大 1 1 1 本紙張尺度適用中國國家標準{ CNS ) Μ規格（2】0>< 297公釐） -19 - 447192 A7 B7 五、發明説明（17) 器閂鎖第2輸入畫像，施行同樣之演算。但是，在週期 t 1，t 4，t 7之開始，將使用第1行之輸入畫像所得 到之結果從串列存取記憶體S AM 2，存取在表示於第7 圖之暂存器RG 1，RG 2，.........，在此加上新求得之 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 乘算結果。選擇字線w 3而在感測放大器閂鎖第3行之輸 入畫像施行同樣之動作時，則在SAM2求得輸出畫像之 第2行的所有像素値。每當一行分量之輸入畫像儲存在串 列存取記憶體S AM 1時若繼續這種操作，則可繼續施行 3 X 3之濾波器的演算。在本實施例，具有與第4圖之實 施例相同可將演算電路之佈置節距成爲第1圖之實施例3 倍的優點。在本實施例，由於一演算電路施行連續之三個 輸出畫像的演算。因此，演算電路數用1 /3即足夠，適 合於無法將多演算電路積體在一晶片上之情彤。可容易知 悉，欲再緩和演算電路之節距，則一演算電路構成可施行 連續之三像素以上的演算即可以。可容易知悉，爲此，將 相鄰之演算電路的轉送路徑之重叠成爲兩條之裝置下，在 —演算電路構成轉送網路可施行來自多數感測放大器之更 多資料轉送也可以。 以上，在至第9圖所說明之實施例，以二維之線形濾 波器爲例子加以說明。具有這種實施例時，藉變更濾波器 之大小，係數，即可高速處理畫像中之線或線的强調或平 滑化等。又藉變更演算電路之功能，也可高速地施行特定 模式之抽出，或中速濾波器之非線型濾波器的演算。上述 實施例係使用分佈於二維近旁單元之資訊而施行輸出之演 本紙張尺度適用中國國家標準{ CNS ) A4规格（210X297公釐） -20 - 447192 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（18) 算者，當然也可利用在上述以外之各種湞算。例如僅與單 元自動開關或近傍神經元結合之神經網路的演算等。又， 在說明上述寅施例之圖式，在二維記憶格陣列，成爲僅儲 存處理所必須之數行分量的像素資料。但是，藉增加二維 記憶格陣列之字線條數，也可容易儲存更多之行的像素資 料。例如，若成爲儲存一框分量的資料，也可使用作爲所 請框記憶體。在此時，僅在二維記憶格陣列之一部分施行 演算，剩餘者藉直接串列地讀出並予以輸出，則僅在畫面 之一部分可施行濾波器等之處理。又，僅變更控制字線， 即可容易移動施行演算之領域。 以下，除了濾波器以下作爲適用本發明之例子，表示 檢出動向量所用的實施例。檢出動向量係在數位動畫像之 壓縮伸展上有用之處理，惟因演算量極多.，因此期待高速 地施行檢出動向量之裝置。如眾所知，檢出動向量係將輸 入畫像分解成由複數像素所構成之塊，對於各該塊，比較 參照畫像所對應位置之塊及位在其近傍之複數塊，求出距. 離最小的塊，並求出與輸入畫像之塊的座標差所施行。 表示於第1 0圖及第1 1圖，係應用本發明施行動畫 像之動向量之演算的裝置之實施例。在以下，爲了簡化說 明，將塊之大小成爲3 X 3像素，而探索範圍成爲上下左 右2像素，惟本寅施例係並不被限定於這些數字者，而可 容易地擴張。在第1 0圇表示施行動向量之演算的裝置， 而在第11圖表示求出在第1〇圖中所求得塊間距離的最 小値，並输出動向量之最小距離演算部的構成。以下，說 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） 21 447192 A7 _B7_____ 五、發明説明（19) 明本實施例之構成與動作。 在第1 之裝置，輸入畫像之像素F X y與使用於 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 比較的參照衋像之像素REFx # y >係即時分別輸入在 串列存取記憶體SAM2及SAM1。輸入在串列存取記 憶體之後，分別轉送至3行分量的二維緩衝陣列BAF 2 ，BAF 1 ，又轉送至比較所用的二維記憶陣列MAR 2 ，MAR 1。由於二維記憶陣列MAR 2係可記憶3行分 量之输入畫像，因此可記憶一列3 X 3像素大小的塊。一 方面，在二維記憶陣列MAR 1，可記憶除了相當於 MA R 2內之輸入畫像之塊的位置之外還加上上下二行分 量的7行分量的輸入畫像。輸入在串列存取記憶體S AM 之输入畫像係比輸入在S AM 1之參照畫像延遲二行再被 輸入，而在每當儲存一行分量之資料時從S Α Μ 1，2分 別將資料轉送至BAF1 ，2，MAR1，2 ◊由此， MAR 1內之畫像係成爲除了相當於MAR 2內之輸入畫 像之塊的位置以外還加上上下二行分暈者。三行分量之二 維緩衝陣列BAF2，BAF1，係在求出一列分量之塊 的動向量之期間暫時地儲存用以求出下一列之塊的動向量 所用的資料者。在每當結束一列分量之塊的動向量之演算 時，這些二維緩衝陣列BAF 1，BAF 2之演算係轉送 至MAR 1，MAR 2，施行下一列分量之塊的動向量之 演算。如上所述，欲求出動向量，必須計算輸入畫像之塊 與上下左右地偏位的參照畫像之塊之間的距離。塊間之距 離係藉合計構成一個塊的像素與構成一方之塊的像素之値 本紙張尺度適用中國國家標準（CNS ) A4规格（2!0Χ297公釐） 447192 A7 B7 五、發明説明（20) 的相差即可求出，在第10豳之實施例，藉由演算馑路 P E 1，......... ρ Ε η，並聯地計算從記憶陣列MAR 2 及MA R 1所臏出之像素間的距離。每當一條一條地選擇 記憶陣列MA R 2之字線時，切換並聯資料轉送電路 TRC2之控制信號01，0(：，<;61^，則可在每一演算 電路轉送不相同之塊的像素。一方面，在記憶陣列 MAR 1，除了相當於MAR 2內之輸入畫像之塊的位惙 以外還具有上下二行移餘的參照畫像之資料。因此藉切換 字線，除了相當於輸入寰像之塊的位置以外在上下二像素 之範圍內，可變更轉送之像素的y座標。又，藉切換並並 聯資料轉送電路TRC 1之控制信號，在X方向除了相當 於輸入畫像之塊的位置以外還在左右二像素合計7像素之 範圍內，可將偏位之像素轉送至各演算電路。因此，输入 在演算電路之參照畫像之塊之座標，係對於輸入畫像，可 在二像素範圍內向X，y方向移位。又，在並聯資料轉送 電路TRC 1之信號線，須重S各4條，惟在TN 1之信 號線並不必重#。 經濟部中央標準局員工消費合作社印製 --：--.------參-- <：請先閱讀背面之注意事項再填寫本頁) 輸入畫像之塊與參照畫像之塊之間的距離係如下地求 得。首先，固定座標之移位量，然後將輸入畫像之塊與參 照畫像之塊的像素轉送至各演算電路P E 1 j .... Ρ Ε η 。在演算電路所求得之像索間的距離係轉送至蓄稹器 ACC1 ，......... ACC η，並相加一塊分量之數値。如 此所求得之塊間的距離係轉送至最小距離演算電路部 MINI .........Μ I Ν η。在最小距離演算部求出塊間之 本紙張尺度適用中國固家標準（CNS ) Α4規格（210X297公釐） 23 - 447 彳 9 2 經濟部中央標準局員工消費合作杜印製 A7 _B7_五、發明説明（21) 距離成爲最小之座標的移位量。最小距離演算部之構成係 表示在第1 1圖。使用第1 1圖說明動作。如第1 1圖所 示，最小距離演算部Μ I N 1係由比較電路C 0M，暫存 器REG1，REG2及開關SWB1，SWB2所構成 。對於特定之移位量Ax，^y求出塊間之距離BLDi (△X，Ay )時，則輸入在比較電路COM。藉由比較 電路C OM，比較新求得之塊間的距離B LD i (Λχ， △ y)，及已求出且記憶於暫存在暫存器REG 1之其他 移位量Λχ /，Ay β之塊間的距離BLD ί (Λχ —， △ y — )。結果，若BLDi (△x，Z^y)之一方較小 ，則開關SWB i被導通，使暫存器REG1之內容更新 成BLDi (△x，Ay)。雖在暫存器REG2記憶有 移位量（Λχ <，^y ' ) *惟開關SWB2也導通被更 新在（△x，Ay) 。|目反地，在 BLDi ( Δ χ > Δ y )之一方較大，則未導通開關SWB1 ，SWB2，未更 新暫存器之內容。將如上之動作藉由所有之移位量施行， 在暫存器REG 2，求得塊間之距離成爲最小之移位量， 亦即求得動向量MC。在第10圖，因並聯地求出一列分 量之塊的動向量，將比轉送至串列存取記億體S AM 3之 後依次輸出於晶片外。 如上所述，依照第1 0，1 1圖之實施例，對於以即 時輸入之畫像，可並聯地求出™列分量的塊之動向量。因 此，在利用動向量之動畫像之壓縮，伸展系統上，若搭載 半導體積體電路則成爲可施行高速之處理。又，在第1 0 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X2.97公釐） 24 - 447192 A 7 B7 五、發明説明（22) 之構成，當然也可用如第4圖，第7圖爻方法緩和演算電 路之節距。 經濟部中央標準局員工消費合作社印聚 (請先閲讀背面之注意事項再填寫本頁) 以上，說明使用本發明之實施例。在以上所述之實施 例，使用具有可記憶一行分量以上之像素資料之字線的二 維記憶陣列。但是，若字線過長時則增大配線容量，電阻 ，有高速之驅動成爲困難的情形。在這種情形下，分割陣 列即可以。但是，在此時，若單純地分割時，則在配設於 次陣列之端的演算電路，則成爲必須之像素存在於相鄰之 次陣列，而產生必須特別地設置存取路徑。爲了避免此時 ，將次陣列端之像素資料在相鄰接之副陣列間形成雙重也 可以。又，在說明實施例所用之圖式中，省略二維記憶陣 列之詳細構成，或對於控制信號之發生法等之說明，惟這 些係以使用一般之L S I之技術可容易地構成。例如在二 維記億陣列，可使用由一電晶體格所構成的D RAM陣列 。在此時，因可高稹體地製作二維記憶陣列，因此與使用 D RAM陣列等時相比較，可用相同之晶片尺寸多數稹體 演算電路。因此，可施行更高速之處理。又，以上所說明 ，在本發明之實施例，在短時間內大都均使用記憶體陣列 之資訊之情形。因此，即使使用D RAM瘅列時，演算中 自動地施行再新。因此，具不必斷演算即可施行再新的優 點0 〔發明之效果〕 依照依本發明之半導體稹體電路，可並聯地處理使用 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） ~ Ζο - 447 19 經濟部中央橾準局負工消費合作杜印製 A7 B7 五、發明説明（23) 二維元空間濾波器，對合演算或畫像間之動向量的探索所 用之演算的二維資料的湞算。因此，可即時髙速地處理上 述之演算。 〔圖式之簡單說明〕 第1圖係表示依本發明之半導體積體電路之構成（3 X3空間濾波器）的實施例。 第2圖係表示使用行記憶體的以往之半導體稹體電路 〇 第3圖係表示依本發明之半導體稹體電路之構成（5 X5空間濾波器）的實施例。 第4圖係表示在第1實施例中緩和演算電路之佈置節 距所用之第1構成的實施例。 第5圖係表示在第4圖之實施例之並聯資料轉送電路 之構成的實施例。 第6圖係表示在第4，5圖之實施例之並聯資料轉送 電路之控制法的實施例。 第7圖係表示在第1圖之實施例中緩和演算電路之佈 置節距所用之構成的第2實施例。 第8圖係表示在第7圖之實施例之並聯資料轉送電路 之構成的實施例。 第9圖係表示在第7，8圖之實施例之並聯資料轉送 電路之控制法的實施例。 第1 0圖係表示使用本發明之動向量演算裝置之構成 本紙張尺度適用中國國家標準（CNS ) A4規私（2丨OX 297公釐） (請先閱讀背面之注意事項再填寫本頁)

T 44719 2 A7 __B7__ 五、發明説明（24) 的贲施例。 第11圖係表示在第10圖之實施例之最小距離演算 ^^1 miLIH · - < - - - - ' J - - - - 1ί· I leJ (請先閲讀背面之注項再填寫本莧) 部之構成的實施例。 〔記號之說明〕 SAMI，SAM2，SAM3 :串列存取記憶體， MAE , ΜΑΙί 1，MAR2 :二維記憶陣列， SA:感測放大器， D G :資料線群， TRC，TRC 1，TRC 2 :並聯資料轉送電路’ S E L ::選擇器， D I S :分配器， Ρ Ε 1，Ρ Ε 2 ......... ρ Ε η :演算電路， D Μ :資料記憶體， RG，RG1，RG2，REG:暫存器， Μ T 1 ，Μ T 2 .........Μ Τ ( η / 3 ):乘法器， ADD 1，ADDS 2 ......... ADD (n/3):加 經濟部中央標準局員工消費合作社印製 法器 BAF1 ，BAF2:緩衝器， ACC1，ACC2，ACCn :蓄稹器， MINI ，MIN2，.........MINn :最小距離演 算部， C Ο Μ :比較電路。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -27 -

Claims (1)

1. 447192

   煩請委員明示，，二‘-:,--^:正饺是否^更原實質内容 M濟部中央榇率局負工消費合作社印策 六、申請專利範圍 第8 4 1 0 2 9 5 3號專利申請案 中文申請專利範圍修正本 民國85年10月修正 1 . 一種具有記憶體陣列及資料轉送電路的半導體積 體電路，其特徵爲： 具1於複數資料線及該複數資料線交叉的複數字線 及上述複'、料線與上述複數之字線的所期望之交點之複 數記憶格的格陣列，及具有從上述複數資料線中之一 部分選擇一個資料線之複數選擇電路的並聯資料轉送電路 ，及將藉該並聯資料轉送電路所選擇之複數資料作爲輸出 信號的複數輸出線： 上述選擇電路係選擇上述複數之資料線，使上述選擇 電路所翠擇之資料線之一部分形成重叠者。 2 .如申請專利範圍第1項所述之具有記憶體陣列及 資料轉送電路的半導體積體電路，其中，上述選擇電路係 至少選擇相鄰接之三條資料線者。 3.如申請專利範圍第1項或第2項中任何一項所述 之具有記憶體陣列及資料轉送電路的半導體積體電路，其 中，又具備連接於上述複數之演算電路之各演算電路係藉 由選擇有上述複數之字線的兩條以上之字線，使用在上述 複數資料線之一條資料線的複數資料而實行演算者。 4.如申請專利範圍第3項所述之具有記憶體陣列及資料 轉送電路的半導體積體電路，其中，上述複數演算電路之 各演算電路係使用來自上述記億格陣列之上述複資料與事 本紙張尺度適用中國國家標準（CNS)A4規格（210X29?公董-)1 - (請先閱讀背面之注意事項再填寫本頁) Α8 Β8 C8 D8 六 圣ίΐ智使用演算者。 5. —種具有記憶體陣列及資料轉送電路的半導體積 體電路，其特徵爲： (請先聞讀背面之注意事項再填寫本頁) 具備設於^數資料線群及該複數資料線群交叉的複數 字線及上述複資料線群與上述複數之字線的所期望之交 點之複數記憶格的記憶格陣列，及具有從上述複料資料線 群中之一部分選擇一個資料線群之複數選擇電路的並聯資 料轉送電路，及將藉該並聯資料轉送電路所選擇之上述複 數資料作爲輸出信號的複數輸出線群： 上述各選擇電路係選擇上述複數之資料線群，使上述 各選擇電路所選擇之資料線群之一部分形成重叠者。 6 .如申請專利範圍第5項所述之具有記億體陣列及 資料轉送電路的半導體積體電路，其中，上述選擇電路之 各演算電路係至少選擇相鄰接之三個資料線群者。 經濟部中央標準局員工消費合作社印製 7.如申請專利範圍第5項或第6項中任何一項所述 之具有記憶體陣列及資料轉送電路的半導體稹體電路，其 中，又具備連接於上述複數輸出線群的複數之演算電路， 上述複數之演算電路之各演算電路係藉由選擇有上述複數 之字線的兩條以上之字線使用在上述複數資料線群之一個 資料線群的複數資料群而實行演算者。 8 .如申請專利範圍第7項所述之具有記憶體陣列及 資料轉送電路的半導體積體電路，其中，上述複數演算電 路之各演算電路係使用來自上述記憶格陣列之上述複資料 與事先所定之常數使用演算者。 本紙張尺度適用中國國家標窣（CNS)A4说格（2〖〇Χ297公釐1 2 - 447192 A8 B8 C8 D8 Γ、申請專利範圍 9一種具有記憶體陣列及資料轉送電路的半導體積 體電路，其特徵爲： 於複數資料線及該複數資料線交叉的複數字線 及上述資料線與上述複數之字線的所期望之交點之複 V". 數記憶格%售1及第2記憶格陣列，及具備並聯地轉送來 自上述第1記憶格陣列之上述複料資料線之複數第1資料 的第1並聯資料轉送電路，及並聯資料轉送來自上述第2 記憶格障列之上述複數資料線之複數第2資料的第2並聯 資料轉送電路，及將藉上述第1及第2並聯資料轉送電路 所轉送之上述複數第1及第2資料作爲輸入信號的複數演 算電路； 上述第1並聯資料轉送電路係構成對於上述複數演算 電路之各演算電路藉依次選擇並連接上述複數第1資料線 之兩條以上資料線，可將上述複數第1資料之雨個以上資 料轉送至上述複數演算竃路之各演算電路，而且上述複數 演算電路之相鄰接演箅電路係構成可從相同之資料線輸入 相同之資料： 經濟部中央標準局員工消費合作社印策 (请先閱讀背面之注意事項再填寫本頁) 上述第2並聯資料轉送電路係構成對於上述複數演算 電路之各演算電路藉依次選擇並連接上述複數第2資料線 之兩條以上資料線，可將上述複數第2資料之兩個以上資 料轉送至上述複數演算電路之各演算電路，而且上述複數 演算電路之相鄰接演算電路係構成可從相同之資料線輸入 相同之資料者。 1 0 -—種具有記憶體陣列及資料送電路的半導體 本紙張尺度適用中國國家#準（CNS)A4規格（210><297公釐-)3 - 447192 經濟部中央梯準局負工消費合作社印製 A8 B8 C8 __ D8六、申請專利範圍 積體電路，其特徵爲： 具備設於^_資料線群及該複數資料線群交叉的複數 字線及上述複料線群與上述複數之字線的所期望之交 點之複數記憶4的第1及第2記憶格陣列，及具備並聯地 轉送來自上述第1記憶格陣列之上述複數資料線群之複數 第1資料群的第1並聯資料群轉送電路，及並聯資料轉送 來自上述第2記憶格障列之上述複數資料線群之複數第2 資料的第2並聯資料轉送電路，及將藉上述第1及第2並 聯資料轉送電路所轉送之上述複數第1及第2資料作爲輸 入信號的複數演算電路： 上述第1並聯資料轉送電路係構成對於上述複數演算 電路之各演算電路藉依次選擇並連接上述複數第1資料線 群之兩條以上資料線，可將上述複數第1資料群之兩個以 上資料群轉送至上述複數演算電路之各演算電路，而且上 述複數演算電路之相鄰接演算電路係構成可從相同之資料 線群輸入相同之資料； 上述第2並聯資料轉送電路係構成對於上述複數演算 電路之各演算電路藉依次選擇並連接上述複數第2資料線 群之兩條以上資料線群，可將上述複數第2資料群之兩個 以上資料群轉送至上述複數演算電路之各演算電路，而且 上述複數演算電路之相鄰接演算電路係構成可從相同之資 料線群輸入相同之資料群者。 (请先Μ讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家梂準（CNS)A4規格（2丨0Χ297公釐-)4 -