TW445547B - Short channel IGBT with improved forward voltage drop and improved switching power loss - Google Patents

Short channel IGBT with improved forward voltage drop and improved switching power loss Download PDF

Info

Publication number
TW445547B
TW445547B TW086100983A TW86100983A TW445547B TW 445547 B TW445547 B TW 445547B TW 086100983 A TW086100983 A TW 086100983A TW 86100983 A TW86100983 A TW 86100983A TW 445547 B TW445547 B TW 445547B
Authority
TW
Taiwan
Prior art keywords
carrier
improved
patent application
power loss
scope
Prior art date
Application number
TW086100983A
Other languages
English (en)
Inventor
Herbert J Gould
Original Assignee
Int Rectifier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Rectifier Corp filed Critical Int Rectifier Corp
Application granted granted Critical
Publication of TW445547B publication Critical patent/TW445547B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

經溱部中央標準局員工消費合作社印裂 A7 _B7 _ 五、發明説明（1) 本發明係有關於一種隔絕閘雙載子電晶體裝置（) Μ及其製造方法，特別是有關於一種具有較遂的通道長度 ，或具有深度較深的較高濃度區之隔絕關雙載子電晶體裝 置，以改菩隔絕閘雙載子電晶體的集極-射極導通電壓， 進一步改善其切換功率耗損。 隔絕閘雙載子電晶體是一棰眾所熟知的功率裝置，其 詳細结梅Μ及其製造方法描述於一英國專利中，該英國専 利的編號為British Patent No. 2，243,952 °該功率裝置 的連、填長度是利用硼離子之通道驅入製程所製造的，而硼 離子的離子佈植劑量約為6X101 5cnr 2，接著進行約120分 鐮的驅入處理，再將砷離子植入，劑量約為3xl015cin-2 » 驅入處理的溫度約為攝氏975度。 該製程已經商業性的製造出可接受的隔絕阐雙載子霄 晶體裝置，具有給定的順向腔降值，Μ及切換功率損失。 這種装置是由美國加州的—家國際整流公司（Internatio na 1 Rectifier Corporation of El Segundo, Californi a)所生產製造的。 通常需要降低隔絕閘雙載子電晶艘的順向壓降值，同 時遇需要減少其切換功率損失，Μ就是說，增加其安全操 作區（Safe Operating Area * S0A)之面積0另夕卜也IS稱要 降低少數載子的平均薄命*藉降低少數載子在砂基體中的 平均礴命》Μ便能增加該隔絕閘雙載子電晶艘的切換速度 。雖然電子幅射可Μ被用來降低少數載子的平均壽命，促 是能被幅射到隔絕閘雙載子電晶體內的劑量必須小於4 He 〜3〜 (請先W讀背面之ίΐ意事項再填寫本頁) -裝' 訂 線 本紙張尺度適用中國國家橾率（CNS > Α4洗格（210X297公釐） 445547 A7 B7____ 五、發明説明（2) sarads，Μ避免發生，，反切換"（Switchback)，而且一般是 在3 Megarads以下0 因此補薺提供一種製程，能同時降低順向腔降以及減 少安全操作區，並且在使用較高劑S的電子輔射時•也不 會發生反切換現象。 此外•傾射的效應能在晶粒接合（Die Bond)溫度中被 減弱。該裝置必須是在低溫下進行銲接，以遊免這種減弱 的效應•也因此使得組裝的程床變得更複雑。所以，使用 較重的雜質作接雑，是降低載子平均壽命的較佳方法，例 如使用納原子或金原子。然而接雑較簠的金羼元素，會增 加基極區之間活化區的當阻值。 也補要能夠在隔絕閘雙載子電晶膀内使用重金屬接雜 ’而不會增加其順向腔降到超過電子輻射隔絕間雙載子楚 晶雜的順向應降值。 經濟部中央標準局貞工消费合作杜印製 (請先閲讀背面之注意事項再填寫本頁) 本發明藉通埴驅入哼間· Μ隆低IGBT中通道.的通 道長度，從習用技術中的攝民陡開:120分敏，縮短 為攝氏1125度時間益0至90分鏟。製程中也允許使用一種能 減少少數載子平均壽命的較高劑躉電子幡射，從習用技術 中的3 Mesaradsi曾加為4 Megarads，Μ改菩切換功率損失 ’而卻只減少一微小面積的安全操作區。裝置中的源極區 *利用劑晕的縣廉_子佈植方法來製作出，接著 使用溫度超過攝氏g75度的退火製程。該新顆的製程隆低 ，或是进德姓2〇^切_換速率。因此安全操作區 被降低約21微秒到技撖秒·該時間正好介於商用IGBT的保 -4- 本紙張尺度通用中國囷家;^準（CMS ) A4说格（210X297公釐） "~" 經濟部中央樣準局員工消費合作.杜印製 Λ45547 A7 B7 五、發明説明（3) 證容忍時間之内® 或者是，本發明藉至αΐ2小時，μ及 藉降低通道驅入時間從2小時到1小時*來降低順向壓降κ 及切換功率損失。同樣的該製程允許使用，較高的的電子 輕射劑S *以降低少數載子的平均薄命，約5至6 Mesarad 3的劑里給120(^的咖丁裝置用，以及約6.4至16 Megarads 的劑虽給一 600V的IGBT裝置用。本發明中的製程還允許使 用較高溫的舶原子擴散，Μ降低少數載子的平均薄命。 依據本發明，一種製造功率裝置的方式是，將一第一 傅導型（Ρ型或Ν型）載子加到同樣也是第一傅導型的一薄半 導體晶片的裸露表面上•這座第一傅導型載子被擴散進入 該半導艘晶片内達到一第一深度，以形成一高濃度區。具 有適當開口的一第一光罩曆在該高濃度區高導電區的上方 形成，接著再將具有一第一給定塘度且與第一傳導梨不同 的一第二傳導型載子•通過第一光軍曆中的開口而被加到 半導體晶片的表面，在高濃度區的適當表面區域上，形成 一薄的蘭極介電層以及一導楚阐極。在該裝置表面形成具 有適畨開口的一第二光罩歷*這些開口圍繞著同時遇緊鄰 著第一光罩曆上與其相對應的開口，而且遠被鬧極介電層 的相對應區域所連接住。一第二給定潘度的第二傅導型載 子，經過第二光罩曆的開口，而被加到上述裝置的表面上 ，其中第二給定濃度比之前的第一給定濃度還低。具有第 —給定滿度與第二給定塘度的載子，在攝氏1175度的高溫 下，經過60到90分鐮而被擴散進入其所在的基體内部。具 —5- (請先閱讀背面之注意事項再填寫本頁) -裝 訂 線 本紙乐尺度通用中國國家標準（CNS ) Λ4規格（2Ι0Χ297公釐） 經濟部中央標牟局貝工消費合作社印製 445547 A7 B7__五、發明説明（4 ) 有第一給定濟度的載子•形成一具有相當高濃度的本體區 *而具有第二給定減度的載子，則形成具有相當低濃度的 通道區域，該通道區域圃繞本體區且位於薄閘極介電曆之 下。具有高濃度的第一傳導型載子，經過第二光軍曆的開 口，被加入並擴散進入內部，Μ形成淺源極區。淺源極區 會横向擴散到薄阐極介電屑之下，並旦連接到低濃度通道 區的内緣。如同被電性連接到晶片上的一汲極一樣，在淺 源極區上形成一源極。 侬據本發明的這一特點，在加入第一傳導型載子的步 驟之前，另一光罩曆可以先被形成。第一光罩層具有適當 的開口，經過該適當的開口 •將第一傳導型載子加到半導 體晶片表面上裸露的區域。 被加到晶片表面裸露區域的第一傳導型載子，被攝氏 1175度的高溫，Μ及經過12小時的時間，而擴散達到一最 終深度。 晶片上載子的平均薄命可Μ被降低。完成後的晶片被 曝露到具有約4 Megarads或5至16 Megarads劑里的幅射中 〇 重金屬原子可Μ被擴散進入晶片内部，Μ降低載子的 平均薷命。簠金羼原子可Μ使用鉑金羼原子，在攝氏955 度或攝氏960至970度的高溫下*被擴散進入晶片中。該簠 金靥原子可以使角金原子。 本發明的其它特點Μ及優點，在經以下的說明並配合 其相關的圖式，將畲更加的顯著。 —6 — \张尺度適用中國國家橾率（CNS > Α4規格（210X2S»7公釐） (請先Μ讀背面之注意事項再填寫本頁) -裝. 訂 Α7 Β7 五、發明説明（5 ) 圖式之簡單說明： 圖一為本發明IGBT裝置的上視圖。 (請先閲讀背面之注意事項再填寫本貫) 圖二為圖一的苗j示圖。 圖三為圖二中一個IGBT—半的通道區放大圖。 經濟部中央標隼局員工消費合作社印製 兹配合圖式將本發明最佳實施例詳细說明如下。 參閲圖一Μ及圆二，圖中顯示出典型隔絕閉雙載子電 晶體（IGBT)裝置的活化區部分。隔絕蘭雙載子爾晶艘裝置 包含有一砂晶圓10、複數個Ρ型間隔基極14、15、16，其 中該砂晶圓10具有一Ρ*型基板11、一Ν*型緩衝層12、一Ν- 一7 一 圖式中之參照數號 10 ^^晶圓 11 P+型基板 12 V型緩衝曆 13 型晶晶接面屬 14 Ρ型間隔基極 15 P型間隔基極 16 Ρ型間隔基極 17 環狀源極區 18 環狀源極區 19 現狀源極區 20 閘極氣化屬 21 砂閱極廢 22 低溫氣化隔絕曆 23 射極接觸區 24 集極接觸區 30 Ν +型區 本紙張尺度適用中國國家標準（CNS ) Α4规格（210 X 297公釐） A7 B7 經濟部中央標率局貝工消費合作社印繁 五、發明説明（6) 型裔晶接面層13，而且該P型間隔基極14、15、16的外形 最好是成多邊龄，並旦分別包含相對應的環狀源極區17、 18、19。在介於斑狀源極區17、18、19的外緣周邊Μ及P 型間隔基極14、15、16的外緣周邊之間，定義出相對應的 環狀反性層通道區。 反性層通道區被一多邊形網狀的閘極氣化層20所覆蓋 ’該閘極氣化餍20再被一矽閘極曆21所覆蓋。矽閘極曆21 又被一低溫氣化（LT0)隔絕厢22所播Μ，而在低溫氣化隔 絕®22的上方形成一紹金靨射極接觸區23，同時一集極接 觸區24被埋接到Ρ*型基板11的底部。 在已知的製程中*例如上述的英國専利所描述的，圖 二中的矽晶圓10具有包含硼離子Ρ*型雜質接雜的一Ρ*型基 板11 ·舉例來說具有15 Mils的厚度。Ρ♦型雜質是被接雜 到具有一低於〇.〇2 ohm-cin電阻值。一薄的晶晶成長N♦型 緩衝曆12在P*型基板11的上方形成。型緩衝曆12也可从 是擴散到P*型基板11的一區，或是賴晶圓的直接連接所形 成0 一第二晶晶層定義出該1(38*1·裝置的主電應阻隔區，而 第二晶晶曆是M-型晶晶接面曆13，所有擴散接面在N-型羅 晶接面曆13中形成，而且一般是兩碟離子摻雜。 砂晶圓10表面上的第一道製程是，形成一具有厚度約 為40奄微米的薄氧化層（圖中未顯示）。在氧化餍的上表面 上’使用一習用的光阻，並旦利用光罩、触刻法製作出具 有網目形狀的圖案。薄氣化曆的裸露部分則被触刻掉，结 —8一 (請先閲讀背面之注意事項再填寫本頁) 裝· 本紙張尺度適用中國國家樣隼（CNS >A4規格（2〗0X297公釐） 經濟部中央標準局員工消費合作社印製 s A d 5 5 A 7 A7 B7_五、發明説明（Ί ) 果形成複數個矩形氣化區。碟離子然後經過具窗口形的氧 化餍圖案，被植入砂基體中，並且使用光阻遮蔽住所植入 的原子。舉例來說，使用約120KeV的加速能量，以及約為 3xl0lscm_19較佳摻雜劑最* Μ進行鱗離子的佈植製程， 雖然所撥雜的碟離劑量可以在3H101 ε至7xl0lscπr2之間。 或者*氧化®不箱先被触刻掉，而是使用較高加速能最的 鱗離子佈植方法，穿透過薄氣化曆到達砂基賭中。 另一種方式是，在成長薄氣化曆之前，先在晶粒的活 化區砂表面上，地毯式的植入一均句的鱗離子。 在去除光阻後，上述植入的锁離子接著被驅入Ν-型晶 晶接面曆13表面的底下較深處，Μ彩成一深度相當深的Ν* 型加強區30。在已知的製程中*聚接在深度相當深的Ν*型 加強區30後是一相當長時間的驅入過程，一般大約是8小 時。 下一步驟是，在晶圓的表固上成長一氣化廢，而一光 阻廢被沉横在上面，然後用蝕刻法適當的製作出具窗口的 圖案。將氣化脑以及其底下的薄氧化層，用触刻技術去除 掉與光阻曆中窗口區所對應的部分*以便曝露出其下的砂 表面。接著光阻層被去除掉，而一高劑量的硼離子雜質被 深深植入該曝露出的砂表面深處* Μ形成圖二内中央部分 深度較深的Ρ型間隔基極14、15、16。舉例來說* _離子 佈植是利用約50KeV的加速能最，Μ及約6xl013em-2的摻 雜劑量所進行的。在該娜離子佈植步驟後，有一短時間剛 開始的離子驅入過程，一般是在乾燥且包含1¾氧氣濃度的 -9- 1.1.--：----r裝— (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標率（CNS > A4規格（210X297公釐） 547 A7 B7 經濟部中央標準局員工消費合作杜印裂 五、發明説明（8) 氮氣中進行，Μ便得到開始時1至2微米的驅入深度。 接著在Ρ型間隔基極14、15、16中形成氧化區，這些Ρ 型間隔基極剛開始時先被驅入一較淺的深度，Μ避免在這 些氣化區的成長過程中，產生一表面_離子的空乏區。一 光阻歷緊接著被沉積在表面上，同時被製作出圖案，从定 義出適當位置的窗口，利用該圖案可將覆蓋住Ρ型間隔基 極14、15、16以外的所有氣化靥去除掉。光姐曆接著也被 去除掉，同時在晶圓的所有裸露的活化區表面上，形成一 薄閘極氣化層20。 一砂閱極曆21被沉積在晶圖的表面上，然後在砂間極 曆21的表面上再形成一光阻曆。該光阻廣依據形成窗口結 構的另一光罩製程步驟製作出圖案，同時被當作一光罩來 使用，Μ便触刻掉其相對應區域的砂層，因此在閘極氣化 廢20之上形成窗口结構。接著，閘極氣化層被触刻，曝露 出其它網目狀的砂層Μ及砂基體的表面，同時硼離子穿過 該窗口區被植入其上。此處的娜離子劑虽約為lxl〇i3c„rs ，加速能量約為50KeV，比重慘雜的硼離子低相當多。經 過擴散處理後，該砸離子摻雜將會與高劑量的硼離子區合 併，而且形成低濃度的P型通道區14a、15a、16a，該P型 通道區14a、15a、16a圍繞著由較高濃度離子佈植的P型間 隔基極14、15、16，同時其深度也比較淺。這盛區域在攝 氏1175度下*經過約2小時的驅人處理，Μ得到4.5微米的 深度。因此，較輕撥雜且成壞狀的硼離子Ρ型通道區14a、 15a、16a便如二所示的被形成，雖然很明顯的，這盛區域 -10- I---_---- ^―裝-- * (請先閲讀背面之注意事項再填寫本頁) 丁 、τ 線 本紙乐尺度適用中國國家榡準（CNS ) Λ4坑格（210XW7公釐) 經濟部中央標準局貝工消費合作社印製 A7 B7________— 五、發明説明（9) 與P型間隔基極14、15、16相重鳋，且相互合併在一起。 圍繞P型間隔基極14、15、16Θ勺P型通道區14a、15a、16a 是較輕撥雜的通道區，延伸到關極氣化層。 要注意的是，在包括P型驅入的每一個驅入過程中， 所有的接面繼縝被移到較深處。N +型區30移動一較淺的程 度*而且P型間隔基極14、15、16則移動一較深的程度。 眾所周知的，對於被驅入得較深的區域，同樣的也會朝横 向移動，因此深度較淺的P型通道區14a、15a、16a最後會 擴散到關極氣化層之下。 其表面被適當的去玻澳化處理*同時砷原子被植人， 其操作條件，舉例來說，是50KeV的加速能虽Μ及3xl0ls <^1的接雜劑董，與攝氏975度的高溫，時間為120分鐘， 以形成瑪狀的Μ 〃型源極區17、18、19。 一中間曆的氣化砂雇或低溫氣化隔絕層22，在晶片的 表面上形成，而且被塗佈一光阻曆，該光阻層並被触刻處 理Μ製作出具接觸光單開口结構的圖案。經由光阻曆上的 開口，其表面曝光後被適當的触刻處理* Μ曝露出型 源極區17、18、19的下部内緣周邊，Μ及曝露出Ρ型間隔 基極14、15、16的中央本艘咅15分。去除掉光阻層後，一随 後沉積上的一金屬絕屬，被触刻製作出圖案，Μ形成源極 Μ及閘極（圖中未顧示 >。鋁射極23是一連縝的電極，並且 電性並聯連接到每一個晶格，並將每一個Ρ+型本體區Μ及 區其相對應璃狀梨源極的内緣周邊短路掉。 —非晶砂廣（圖中未顯示）被沉積在晶圓的表面之上， 一 11- 本紙張尺度適用中國國家樣準（CNS〉Λ4*1格（21〇X2r7公釐） (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 Λ 線_ A7 B7 經濟部中央標準局負工消費合作杜印掣 五、發明説明（10) 而晶圓的表面被触刻出圖案，以曝露出適畨的射極Μ及鬧 極區。在此製程步驟的期間，該非晶砂層可Μ用一適當的 電賭触刻法所触刻，其中的物質從Ρ *型基板11的底部被 移出，而且一適當的集極24被貼附到其表面的底部。 上述的已知步驟會產生一接面圖案，如圖三所示的虛 線。接面圖案具有一通道長度為L1的通道，該通道是Ν-型 薛晶接面®13表面上，介於環狀源極區17的邊緣Μ及Ρ型間 隔基極14之間的區域。 依據本發明的第一特點，Ρ-型通道區的驅入時間由攝 氏1175度的120分鏟，降低到攝氏1175度的60至90分鐘， 而Μ90分鏟為較佳的時間，該驅入製程提供一通道長度匕2 較短的通道，如圖三所示，同時該騮入製程也降低Ρ型通 道區14a、15a、16a的横向擴散〇 藉爾子幡射或藉重金鼸擴散的方式，對晶圓進行降低 載子平均薄命的處理。舉例來說·在攝氏960至970度的高 溫下*利用銷原子擴散到砂晶固的處理，从得到降低載子 平均薄命的效懕。另一棰方法是，依據本發明，將晶圓接 受總劑最4 Megarads的輔射照射。 本發明的新顆方法，能降低20¾的順向壓降，或者是 切換速率。因此*該裝置的安全操作區被從約21微米降低 到約16微米，而且該安全操作區仍然在商用IGBT裝置所保 證的忍受時間之内。 不同的源極雜質佈植劑量能被用來給型源極區17 、18、19。藉使用摻雜劑霣為8xl013cnT2，驅入時間為90 -12- (請先聞讀背面之注意事項再寫本頁) 裝 訂 丨r線 本紙張尺度適用中画國家標準（CNS ) A4規格（210X297公釐) 經濟部中央標準局負工消費合作社印製 A7 _B7_五、發明説明（Π) 分鐘的一 P-梨通道佈植，將本發明的製造程序，以一組24 個晶圖的實際製作結果來驗證。該24個晶圓為從Sumitomo 所得到的檷準晶晶晶固。這些晶圓被分成二組，分別進行 二種不同的加強式擴散驅入製程，也就是說，分別為8小 時Μ及12小時。有三種摻雜劑量被測試，分別為3x10^、 6xl013、lxl〇iecnr2，而有四種納離子驅入的爐溫也被測 試，分別為攝氏905、910、915、920度°上述分類的各組 試驗結果產生表一中所條列的結果，其中包含有反向崩潰 電鹰BVDss、臨界電JEVth、順向Μ降Von。必須注意的是 ’由其它供應商所製造的晶圓•其試驗結果只有些微的差 距。 依據本發明的另一特點，深度相當深的加強式N*型區 30，一開始便在約攝氏1175度高溫下，進行12小時較長 時間的接雜離子驅入處理，而非8小時，而且具有較低濃 度的P型通道區14a、15a、16a，其摻雜離子的驅入處理是 在攝氏1175度高溫下，從習用的120分鏟降低為60分鑪， 結果產生長度較短的通道。 較短的通道長度•當與較深深度的加強區合併時，允 許較高的霜子幅射劑里，Μ降低載子的平均薄命，對於額 定霜懕為1200V的IGBT装置，其劑S可高達5至6 Mesarads ，而且不會發生反切換的現象，但是對於額定電壓為600V 的IGBT裝置，其劑量更可高埋6.4至16 Megarads。 同時也可从發現，簠金屬的慘雜·比如溫度攝氏955 度、時間10分鐘的拍原子擴散製程，可以被用來降低載子 -13- 本紙張尺度適用中國國家輮準（CNS ) A4規格（210X297公釐） -7:--.----〆裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 A7 B7 五、發明説明（12) 的平均壽命，Μ取代幡射的方式，而且能達到可被接受的 順向壓降值。 本發明的製造方法迸降低約40V的胆隔電應。然而也 發現到，因為所提供的晶圓中，其蒜晶屬厚度的變動，使 得降低阻隔電應的結果會造成所完成的裝置無法滿足額定 電歷1200V的要求，因此該製程需要具有厚度較厚之晶晶 層的晶圓。 線上所述，當知本案發明具有實用性與創作性，且本 發明未見之於任何刊物，當符合専利法規定。 唯Μ上所述者，僅為本發明之一較佳實施例而已，寧 不能以之限定本發明黄施之範圍。即大凡依本發明申請專 利範画所作之均等變化與修飾，皆應屬本發明專利涵蓋之 範園内。 (請先閲讀背面之注意事項再填寫本頁) .裝. 訂 線 經濟部中央標準局員工消費合作社印製 -14- 本紙張尺度適用中困國家揉準（CNS ) Α4規格（210X297公釐） U55^7 A7 B7 五、發明説明（13) 經濟部中央樣準局貝工消費合作社印製 表 一 驅入時間 摻雜劑置 晶圓資料 晶圖 爐溫(V) BVDss Vth 20安培 Von 8小時 3 E15 1 慢 1220 3.2 1.55 3 E15 2 905 MIA MIA MIA 3 E15 3 910 1220 3.6 2.55 3 E15 4 915 1230 3.6 2.75 3 E15 5 920 1240 3.7 2.75 6 E15 6 905 1240 3.4 2.15 6 E15 7 910 1230 3.3 2.35 6 E15 8 915 1230 3.4 2.80 6 E15 9 920 1240 3.45 3.00 1 E16 10 905 1190 3.6 2.00 1 E16 11 910 1180 3.25 2.10 1 E16 12 915 1200 3.45 2.40 1 E16 13 920 1230 3.4 2.30 12小時 3 E15 14 905 1210 3.75 2.05 3 E15 15 910 1210 3.6 2.20 3 E15 16 915 1200 3.6 2.25 3 E15 17 920 1200 3.6 2.50 6 E15 18 905 1200 3.3 1.90 6 E15 19 910 1200 3.3 2.15 6 E15 20 915 1200 3.45 2.25 6 E15 21 920 1210 3.45 2.40 1 E16 22 905 1200 3.3 1.90 1 E16 23 910 1200 3.5 2.05 1 E16 24 915 1240 3.4 2.40 15 (請先閲讀背面之注意事項再填寫本頁) 裝. 、tT'
Y 本紙張尺度適用中國®家標準（CNS ) A4坑格（210X29?公釐）

Claims (1)

  1. 4 5 5 4 ABICD
    六、申請專利範圍 修正之申請專利範圍（八十九年八月五日修正） 申請專利範圍 1. 一種具改良順向壓降與改良切換功率損失之短通道隔絕 閘雙載子電晶體裝置之製造方法，係包含有：加入第一傳 導型的載子到一薄半導體晶片的裸露表面上，該薄半導體 晶片是屬於第一傳導型，而且以溫度約攝氏1175度以及時 間爲至少8小時擴散該第一傳導型的載子到達一第一深度 進入該基板，以形成一高導電區； 形成一第一光罩層，該第一光罩層具有複數個開口，而該 複數個開口是在該高導電區底下，而且加入具一第一給定 濃度的一第二傳導型載子，穿過該開口而到該晶片的表 面，而該第二傳導型與該第一傳導型相反； 形成一薄閘極介電層以及一導電閘極，至少覆蓋住該高導 電區的表面部分； 形成一第二光罩層，該第二光罩層具有複數個開口，而該 複數個開口圍繞並且至少緊鄰該第一光罩層開口的相對位 置，且被該薄閘極介電層的相對應區域所圍繞，同時加入 一第二給定濃度的第二傳導型載子，穿過該第二光罩層的 開口到該晶片，該第二給定濃度比該第一給定濃度還低； 擴散該第一與第二給定濃度的該第二傳導型的該載子，在 約攝氏1175度，時間爲60到90分鐘的操作條件下，利用 該第一給定濃度的該載子，以形成一相當高濃度的本體， 本紙張尺度適用中國B家#準（CNS ) A4洗格（210X297會釐） (請先閱讀背面之注意事項再填寫本頁) --°. > 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 以及利用該第二給定濃度的該載子，以形成一相當低濃度 的通道區，該通道區圍繞該相當高濃度的本體，同時位在 該薄閘極介電層； 經過該第二光罩開口，加入一高濃度的該第一傳導型載 子，同時將該第一傳導型載子擴散，以形成深度淺的源極 區，該源極區會橫向擴散到該薄閘極介電層的底下 ，而且 連接該低濃度通道區的內緣周邊； 由暴露該晶片於至少3 megarad的韓射劑量而降低載子壽 命ί 以及形成一源極在該源極區上，以一汲極區，該汲極被電 性連接到該晶片》 2. 如申請專利範圍第1項所述之具改良順向壓降與改良切換 功率損失之短通道隔絕閘雙載子電晶體裝置之製造方法， 進一步包含有形成另一光罩層的步驟，該步驟是在加入該 第一傳導型的載子之前，而該另一光罩層具有開口，而且 穿過該開口，該第一傳導型的載子被加入該晶片的該裸露 表面。 3. 如申請專利範圍第1項所述之具改良順向壓降與改良功換 功率損失之短通道隔絕閘雙載子電晶體裝置之製造方法， 其中被加到該晶片的該曝露表面的該第一傳導型的該載 子’被擴熬到達一最終深度’該深度是在溫度攝氏約1175 度以及時間約12小時所達成。 4. 如申請專利範圍第1項所述之具改良順向壓降與改良切換 (請先閱讀背面之注意事項再填寫本頁}
    本紙張ΛΛ逋用中國_家樣率（CNS ) (210X297^·# J /i 4 5 5 4 7 _ _D8_ 六、申請專利範圍 功率損失之短通道隔絕閘雙載子電晶體裝置之製造方法， 其中該完成的晶片被曝露到約一爲4 Megarads的輻射 劑量。 5.如申請專利範圍第3項所述之具改良順向壓降與改良切換 功率損失之短通道隔絕閘雙載子電晶體裝置之製造方法， 其中該完成的晶片被曝露一約爲5至WMegarads的幅射 劑量。 6·如申請專利範圍第1項所述之具改良順向壓降與改良切換 功率損失之短通道隔絕閘雙載子電晶體裝置之製造方法， 其中降低載子壽命的步驟係藉由擴散重金屬原子到該晶 片，以降低載子平均壽命的步驟。 7. 如申請專利範圍第6項所述之具改良順向壓降與改良切換 功率損失之短通道隔絕閘雙載子電晶體裝置之製造方法， 其中該重金屬原子是鉑原子，該鉛原子在約攝氏960至 970度下被擴散。 8. 如申請專利範圍第3項所述之具改良順向壓降與改良切換 功率損失之短通道隔絕閘雙載子電晶體裝置之製造方法， 其中降低載子壽命的步驟係藉由擴散重金屬原子到該晶 片，以降低載子平均壽命的步驟。 9. 如申請專利範圍第8項所述之具改良順向壓降與改良切換 功率損失之短通道隔絕閘雙載子電晶體裝置之製造方法， 其中該重金屬原子是鉑原子，該鉛原子在約攝氏955度下 被擴散。 ___ 6 冬纸張尺度適用中國國家搮準(CNS)A4規格(2l〇x 297^釐f (請先閲讀背面之注意事項再場寫本1} 訂. A8 44554 7 g* 六、申請專利範圍 10.如申請專利範圍第8項所述之具改良順向壓降與改良切換 功率損失之短通道隔絕閘雙載子電晶體裝置之製造方法， 其中該重金屬原子是金原子。 (請先閱讀背面之注意事項再填寫本頁) 裝_ 訂 經濟邓智&时4-^肖工"'費合作社印製 本纸伕尺度適用中國國家橾準（CNS >八4規_格（210x277公釐）
TW086100983A 1996-02-12 1997-01-29 Short channel IGBT with improved forward voltage drop and improved switching power loss TW445547B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1149296P 1996-02-12 1996-02-12

Publications (1)

Publication Number Publication Date
TW445547B true TW445547B (en) 2001-07-11

Family

ID=21750623

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086100983A TW445547B (en) 1996-02-12 1997-01-29 Short channel IGBT with improved forward voltage drop and improved switching power loss

Country Status (9)

Country Link
US (1) US6008092A (zh)
JP (1) JPH1027807A (zh)
KR (1) KR100304381B1 (zh)
DE (1) DE19704996C2 (zh)
FR (1) FR2745952B1 (zh)
GB (1) GB2310082B (zh)
IT (1) IT1290276B1 (zh)
SG (1) SG54461A1 (zh)
TW (1) TW445547B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043112A (en) * 1996-07-25 2000-03-28 International Rectifier Corp. IGBT with reduced forward voltage drop and reduced switching loss
DE19808154A1 (de) * 1998-02-27 1999-09-02 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode
JP2002505525A (ja) 1998-02-27 2002-02-19 アーベーベー （シュヴァイツ） アクチェンゲゼルシャフト 絶縁ゲートバイポーラトランジスタ
US7485920B2 (en) * 2000-06-14 2009-02-03 International Rectifier Corporation Process to create buried heavy metal at selected depth
DE102004017723B4 (de) * 2003-04-10 2011-12-08 Fuji Electric Co., Ltd In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
JP4082295B2 (ja) * 2003-07-11 2008-04-30 トヨタ自動車株式会社 半導体装置
US20080157117A1 (en) * 2006-12-28 2008-07-03 Mcnutt Ty R Insulated gate bipolar transistor with enhanced conductivity modulation
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US8482972B2 (en) 2010-08-20 2013-07-09 Shine C. Chung Memory devices using a plurality of diodes as program selectors with at least one being a polysilicon diode
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US8923085B2 (en) 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
TWI478168B (zh) 2010-12-08 2015-03-21 Chien Shine Chung 反熔絲記憶體及電子系統
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8912576B2 (en) * 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4134778A (en) * 1977-09-02 1979-01-16 General Electric Company Selective irradiation of thyristors
IT1154298B (it) * 1981-02-23 1987-01-21 Motorola Inc Perfezionemento nei transistori di potenza mos
JPS59167066A (ja) * 1983-03-14 1984-09-20 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
IT1213234B (it) * 1984-10-25 1989-12-14 Sgs Thomson Microelectronics Procedimento perfezionato per la fabbricazione di dispositivi a semiconduttore dmos.
US4716126A (en) * 1986-06-05 1987-12-29 Siliconix Incorporated Fabrication of double diffused metal oxide semiconductor transistor
US4792530A (en) * 1987-03-30 1988-12-20 International Rectifier Corporation Process for balancing forward and reverse characteristic of thyristors
US5472888A (en) * 1988-02-25 1995-12-05 International Rectifier Corporation Depletion mode power MOSFET with refractory gate and method of making same
JP2771172B2 (ja) * 1988-04-01 1998-07-02 日本電気株式会社 縦型電界効果トランジスタ
US5017508A (en) * 1989-06-29 1991-05-21 Ixys Corporation Method of annealing fully-fabricated, radiation damaged semiconductor devices
JP2752184B2 (ja) * 1989-09-11 1998-05-18 株式会社東芝 電力用半導体装置
IT1247293B (it) * 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
IT1244119B (it) * 1990-11-29 1994-07-05 Cons Ric Microelettronica Processo di introduzione e diffusione di ioni di platino in una fetta di silicio
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
JPH04322470A (ja) * 1991-04-23 1992-11-12 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JPH05160407A (ja) * 1991-12-09 1993-06-25 Nippondenso Co Ltd 縦型絶縁ゲート型半導体装置およびその製造方法
JPH0774356A (ja) * 1993-09-03 1995-03-17 Nippon Inter Electronics Corp 半導体装置の製造方法
JP3125567B2 (ja) * 1994-03-28 2001-01-22 富士電機株式会社 絶縁ゲート型サイリスタ
DE69429913T2 (de) * 1994-06-23 2002-10-31 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Verfahren zur Herstellung eines Leistungsbauteils in MOS-Technik

Also Published As

Publication number Publication date
KR970063682A (ko) 1997-09-12
GB2310082A (en) 1997-08-13
DE19704996A1 (de) 1997-10-30
US6008092A (en) 1999-12-28
FR2745952A1 (fr) 1997-09-12
FR2745952B1 (fr) 1999-06-11
DE19704996C2 (de) 2001-05-17
IT1290276B1 (it) 1998-10-22
KR100304381B1 (ko) 2001-11-30
GB9702795D0 (en) 1997-04-02
ITMI970242A1 (it) 1998-08-07
JPH1027807A (ja) 1998-01-27
SG54461A1 (en) 1998-11-16
GB2310082B (en) 2000-12-20

Similar Documents

Publication Publication Date Title
TW445547B (en) Short channel IGBT with improved forward voltage drop and improved switching power loss
US6168981B1 (en) Method and apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices
US4786608A (en) Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
US4922315A (en) Control gate lateral silicon-on-insulator bipolar transistor
JPH0897168A (ja) 高密度ｍｏｓ型電力装置の製造方法およびこの方法により製造された高密度ｍｏｓ型電力装置
JPH07312372A (ja) 高電圧半導体装置のための集積エッジ構造及びその製造方法
TW200411935A (en) Power semiconductor device and method of manufacturing same
JP2007012972A (ja) 半導体装置及びその製造方法
JPH0846069A (ja) 埋込み接合を有する半導体装置の製造方法
TW318964B (zh)
JPH0332234B2 (zh)
JPS62290173A (ja) 半導体集積回路装置の製造方法
JPH09232332A (ja) 半導体装置
EP0396948A1 (en) Bi-cmos integrated circuit
JPH0338837A (ja) 近接離間されたデバイス領域を有するバイポーラトランジスタを形成する方法
JP2002359373A (ja) 半導体装置及びその製造方法
TW387132B (en) Method for manufacturing a BiCMOS semiconductor device
JPH11102917A (ja) 半導体装置とその製造方法
JPH03214740A (ja) 縦型ｍｏｓ電界効果トランジスタの製造方法
JPH08503814A (ja) 半導体デバイスを製造するための単一拡散方法
JPS624339A (ja) 半導体装置及びその製造方法
TWI257701B (en) Method for fabricating a vertical bipolar junction transistor
US6448125B1 (en) Electronic power device integrated on a semiconductor material and related manufacturing process
JPS6241426B2 (zh)
JPH07249636A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees