TW441166B - Differential amplifier and a method of compensation - Google Patents

Differential amplifier and a method of compensation Download PDF

Info

Publication number
TW441166B
TW441166B TW087118672A TW87118672A TW441166B TW 441166 B TW441166 B TW 441166B TW 087118672 A TW087118672 A TW 087118672A TW 87118672 A TW87118672 A TW 87118672A TW 441166 B TW441166 B TW 441166B
Authority
TW
Taiwan
Prior art keywords
fet
differential amplifier
drain
circuit
input
Prior art date
Application number
TW087118672A
Other languages
English (en)
Inventor
Naoto Oikawa
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW441166B publication Critical patent/TW441166B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • H03F3/45192Folded cascode stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

經濟部中央標準局貝工消費合作社印裝 4 4] ] β 6 Λ7 Β7 五、發明説明(< ) 發.朋_上 1.發明之領域 本發明有闞一種差動放大器及其補償方法,更明確地 ,其揭示一種適用於轚頻放大器之前置放大器的差動放 大器。 第2圖表示一種習知之全差動放大器(Fully differential amplifier) (例如在 Okamoto T. 氏等 1991年 2月 在ISSCC文摘技術银告第74-77頁所述)。 第2圖表示Μ注之全差動放大器構成,包含:第一極 性之第一 HOSFET(MPl),其閘極連接到非反相輸入端(10 3);第一極性之第二M0SFET(MP2),其閘極連接到反相输 人法(104),而其源極連接到MP1之源極;第一極性之第 三M0SFET(MP3),其源極連接到第一電源供給Π01),而 其汲搔埋接到MP1之源極;第一搔性之第五M0SPET(MP5) ,其源稼連接到第一電源供給Π01),而其閘極連接到 MP5之汲極;第一極性之第六M0SFET(MP6),其源極連接 到第一電源供姶(101),其閛極連接到MP5之閘極,而其 汲極連接到非反相輸出端(105);第一極性之第七M0SFET (MP7),其閘極連接到非反相輸人端(103);第一極之第 八H0SFET(MP8),其閘極連接到反相輸人端(104),而其 源極連接到MP7之源極;第一極性之第九M0SFET,其源 極連接到MP7之源極,而其閘極連接到共模反饋輸入端 (common-mode feedback input terminal) (107);第一 極性之第十一 M0SFET(MP11>,其源極連接到第一電源供 本紙張尺度遍用中國國家標準(CNS ) A4現格(210X297公釐) -----------^-------ir------it - . (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣隼局員工消費合作社印繁 A7 五、發明説明(> ) 給(101),其閘極連接到MP11之汲棰;第一槿性之第 十二M0SFET(MP12),其源極連接到第一電源供給UOU ,其閛極連接到Μ P 1 1之閘搔,而其汲極連接到非反 柑輸出端(1 fj 6 );第一極性之第十Η Μ 0 S F Ε Τ ( Μ Ρ 1 3 ), 其源稱連接到第一電瞭供給(1 (Π ),而其閛極及汲極 連接到Μ Μ之閘極;第二搔性之第一 Μ 0 S F E T ( Μ N 1 ), 其獠掏連接到第二電源供給(1 〇 2 ) ^而其閘極及汲極 連接到Μ P 7之汲極;第二極性之第二Μ 0 S F E T ( Μ N _2 ),其 源極連接到第二電源供給,其閛極連接到Μ N1之汲極,而 其汲極連接到Η N 2之汲棰;第二極性之第三Μ 0 S F E T ( M U 3 ), 其源連接到第二電源供給(1 Ο 2 ),其閘極連接到Μ Ν1之閘 極及汲極,而其汲棟連接到MP5之汲極;第二極性之第 六Μ 0 S F E T ( M fJ 6 ),其源極連接到第二電源供給(1 〇 2 > ,其 閘極連接到Μ Μ之汲極,而其汲極連接到Μ P 6之汲搔;第 二極性之第七Η 0 S F S ΐ ( Μ Ν 7 ),其源掻連接到第二電源供 給(102),而其蘭極及汲搔連接到ΜΡ8之汲極;第二榷性 之第八M0SFET(MN8K其源槿連接到第二電源供給(102) ,其閘搔連接到(H N 7 )之閘搔及汲極,而其汲極連接到 MP1之汲搔;第二極性之第九M0SFET(MN9),其源極連接 到第二電源供給(102),其閘搐連接到MN7之閘搐及汲極 ,而其汲極連接到Μ P 1 1之汲極,第二極性之第十二》03-Ρ Ε Τ ( Μ Ν 1 2 ),其源極連接到第二電源供給(1 〇 2 ),其閘極 連接到ΜΝ8之汲極,而其汲搔連接到ΜΡ12之汲搔;第二 楝性之第十三MOSFET(KtU),其源極連接到第二電源供 -4- 本紙張尺度適用中國國家標車(CNS ) A4規格(210X297公釐) I ί 裝 I [▲ I 訂 ϋ n n I ^ , * (請先閱讀背面之注意事項再填穿4頁) 44 ί 16 6 Α7 Β7五、發明説明(々) 給(1 ¢) 2 ),其閘極及汲極連接到定電流電源供給(1 0 8 )之 一端;而第二極件之第十四Μ 0 S F E T ( Μ N 1 4 ),其源搔建接 到第二電源供給Π Π 2 ),其閘極連接到Η Ν 1 3之閘搔及汲 梅,其汲極連接到Ρ 1 3之汲搔。除了上述Μ 0 S F Ε Τ等之外 ,木電路&具有:一定電流電源供給(1 〇 8 ),其一端連 接到第一電源供給(〗D丨},其另一端連接到Η Ν 1 3之汲極; 第一電阳器(R 1 ),其一端連接到Μ Ν 6之閘極;第一電容 器(C 1 ),其一端連接到反相輸入端(1 0 5 ),而其另一端 連接到第一電阻器(fi 1 )之另一端;第二電阻器U 2 ),其 一端連接到Μ N〗2之閘極;第二電容器(C 2 其一端連接 到非反相輸出端(1 〇 G ),而其g —端連接到第二電阻器 U 2 )之另一端;第Η電附器(R 3 ),其一端連接到Η N 3之 閘極;第三電容器(C3),其一端連接到ΜΡ5之汲極,其 Η —端連接到第三電阳器(R 3 )之另一端;第四電阻器( R4},其一端連接到ΜΝ7之閘極;及第四電容器(C4),其 一端連接到Μ Ν 9之汲榷,而其另一端連接到第四電阻器 (R4)之另一端。 — I!-----^----'--1Γ------^ (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 來分 圖將 U 2 印 第說 照其 參’ 中器 文大 下放 在動 將差 業全 作一 之是 器器 大大 放放 動本 差為 兮因 ii。 上明 説 部 路3 電MP 出體 輸晶 反流 非電 及定 部 , 路部 電路 出電 輪出 相輸 反相 為反 考 參 先 首 出 輸 差 及 及 级 益 增 入 輸 到 送 MN傳 體號 晶 信 電出 載輪 負相 及反 P2非 彳其 動 差 1 成 其 而 極 閛 之 放 送® 傳出 號輸 信換 相推 反级 成兩 形成 所形 5 开 P 而 及因 3 N * Μ 極 Τ Ε 間 OSF-N Ν 6 經 Ρ 號— 信 出送 輪傳 相路 反電 到 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) k,4 4 ί 1 6 6 A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明 ( 4- ) 1 |τ 大 器 〇 1 所 期 望 相 位 邊 限 (P h a s e 和 a r g i n e )是以增加第- -補償電 1 ! 路 及 第 __ 補 償 電 路 來 獲 得, 第 一 補 償 電 路 是 由 Η Ρ 2汲極及 請 1 先 非 反 相 輸 出 丄山 η 0 5 )之間的β 1及c i所形成, 而t 一 二補償電 閲 讀 1 路 是 由 差 動 輸 入 级 之 反 相輸 出 及 反 相 信 號 傳 送 電 路 之輸 背 1 [ 之 I 出 兩 者 間 的 R 及 C 3所 形 成。 非 反 相 輸 出 也 是 相 同 方 式,定 注 意 I 孝 1 電 流 電 晶 體 Η Ρ 3 . 差動输入對Μ P 1 Μ Ρ 2 , Μ Ρ 8 及 ΜΡ 1 及 負載 項 再 1 電 晶 髏 Μ Ν 7 ft Μ Ν 8形 成 一 差動 輸 入 增 益 级 其 非 反 相 輸出 填 寫 本 I 裝 信 號 傳 送 到 Μ η 12 之 閘 極 ,而 其 反 相 輸 出 信 號 經 Μ 0 S F ΕΤ 頁 Vr 1 I Μ Ν 9¾ Μ Ρ 1 ]所形成反相信號傳送電路傳送到Μ Ρ 1 2之鬧極, 1 I 因 而 形 成 兩 级 推 挽 輸 出 放大 器 〇 所 期 望 相 位 邊 限 是 以増 1 Γ 加 兩 値 補 償 電 路 來 達 成 ,其 — 補 償 電 路 是 由 差 動 輸 入级 1 訂 非 反 相 輸 出 及 驅 動 级 輸 出之 間 的 R2及 cm 形 成 以 及另 1 __. 由 差 動 輸 入 級 反 相 輪 出及 反 相 信 號 傅 送 電 路 之 間 的R4及 1 1 C4 所 形 成 〇 而 a 以 施 加 共模 反 饋 信 m 到 ΜΡ 9之閘極來穩 1 1 定 偏 壓 0 1 1 然 而 y 在 上 述 習 用 技 術中 存 在 下 列 問 題 0 如 果 吾等 線 1 考 慮 Ρ . R . G r ay 及R .G .Η e y e r 兩 氏 之 ”類比積體電路之分 1 I 析 及 設 ^丨. "( Jo h η W i 1 e y & S on S两 ί出版) 第 二 版 第 54 9頁之 1 i 兩 级 CM 0S 放 大 器 的 極 頻 (p 〇 1 e f Γ eq u e n c y) j 就 第 3 圖之 1 小 信 號 等 效 電 路 > 其 大 約如 下 : ί P1- =-!/{ (l+gm2R2) (1) 1 P2 = -gm2Cc/ (CjC^CjCc+CcCj) (2) i I 在 上 述 中 5 Ρ 1 是 第 —* 搐頻 $ P 2 是 第 二 極 頻 ,g 班2 是驅 \ 1 6 - .丨_ 1 1 1 本紙張尺度適用中國圉家標準(CNS ) Λ4現格(210X2W公釐) 經濟部中央標準局員工消費合作社印掣 (· 4 4 116 6 Λ7 Β7五、發明説明(f ) 動级之互導(transconductance) ,Cc是補償電容,是 内部寄生電容,而是負載電容。為獲得相位邊限,必 需使得P2對增益為l(wlml/Cc)處之頻率為高。然而, 由方程式(2)可見,因為内部寄生電容C1變大,P2變小, 因而降低兩趿放大器之相位邊限。 第2圖所示為全差動放大器之反相輸出端(105)處,内 部寄生電容C〗主要為MN1、MH2及MN3之閘極電容及MP7、 MN〗之汲極電容的和,或者MP2及MN2汲極電容及MN6閘極 電容之和,其任一較大者。通常,後者為控制因素(governing factor), 尤 其在使 用於轚 頻應用 之運算 放大器 (operational amp丨ifior)的情形,因為要抑制M0S電晶 體之 Ι/f雜訊.必需使得 MP1、 MP2、 MP?、 MP8、 MN1、 MH2 、MH7及MN8之閘極區域大,所MCI變大。因此,由於相 位邊限顯著降低而減輕已降低相位邊限之問題,所Μ必 要增加由R3及C3所形成之用於反相信號傳送電路的第二 補償電路。同樣地,在非反相輸出端側處,必箱增加由 R4及C4所形成之用於反相信號傳送電路的補償電路。 因而,本發明之目的在於提供一種可改菩上述晋用技 術缺點之小型、镣定的差動放大器,本差動放大器架構 比較習用技術,因為具有降低寄生電容Μ致穩定作業, 而且使得晶片(c h i tO上之電容器所佔用的表面積減小; 以及一種上述差動放大器電路補償之方法。 為獲得上述目的,本發明採用下列基本技術來構成。 根據本發明差動放大器之第一架構,明確地,第一差 一Ί " (請先閲讀背面之注意事項再填寫本頁) "" T ,-β 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公1 ) 經濟部中央標準局貝工消費合作社印裝 B7五、發明説明U ) 動放大器是由第一 FET及第二FET所形成,第一輸人胞加 到第一FET而第二輸入施加到第二FET;第二差動放大器 是由第三FET及第四FET所形成,該第一輸入胞加到第三 FET而該第二輸人陁加到第四FET;其中該第一差動放大 器及該第二差動放大器之各負載是由電流鏡電路(current mirror circuit)所形成,其中供給到後趿(Subsequent staKe)之輸出信號自該第一FET汲極所萃取。 在本發明第二架構中,推挽電路之正半週輸出電路( positive ha丨f-cycle output circuit)及負半週輸出 電路(negat丨ve half-cycie output circuit)連接到該 第一 FET之汲極,及一補償電路連接在該推挽電路之輸 出端及該第一PET之汲極兩者之間。 在本發明第三架構中,在上述推挽電路中提供一種非 反相信號傳送電路,該電路包括電流鏡電路。 本發明第架構是一種直流(DC)放大器,其直接自該差 動放大器耦接直到該推挽電路。 根據本發明之補償方法,其一是在:由第一PET、第 二FET所形成之第一差動放大器,其中第一輸入胞加到 第一 FET而第二輸人施加到第二FET;及由第三FET及第 四FET所形成之第二差動放大器,其中該第一輸入施加 到第三FET而該第二輸入施加到第四FET;各該第一差動 放大器及該第二差動放大器之負載是由一電流鏡電路及 放大該差動放大器輸出信號之推挽電路來形成,因而施 加到該推挽電路之信號是萃取自該FET之汲極,而補償 441166 f . I^衣 . _-IJ .訂 1 線 (請先閱讀背面之注意事項再填窍4頁) 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 經濟部中央標準局貝工消費合作社印衷 r> ·44 1 16 6 λ? B7五、發明説明(7 ) 僅由在該第一 FST汲極及該推挽電路間所提供補償電路 來實腌。 尤其,根據本發明之差動放大器具有:第一差動放大 器,由第一 FET及第二FET所形成,第一輸人施加到第一 FET,而第二輸人施加到第二FET;及第二差動放大器, 由第三FET及第四FET所形成,第一輸人胞加到第三FET 而第二輸入施加到第四FET,該第一差動放大器之負載 及第二差動放大器之負載形成一電流鏡,本差動放大器 絮構使得後级之輸出萃取自該第一 FET或第二FST的汲極 ,因而.降低寄生電容,而结果一補償電容降低。 因為在晶Η上佔用空間之電容器數滅少,所以本發明 可減小晶片之大小。 圖式之簡單說明 第1圖是本發明之電路圖; 第2圖是習用技術之電路画;及 第3圃是第2圖所示之習用技術的等效電路。 較佳g施例之說明 根據本發明之差動放大器及其電路相位補償方法的較 佳實胞例,參照有關附圖在下文中詳细說明。 第1圖是本發明之電路圖。本圖所示差動放大器電路 中,第一差動放大器是由第一 FET(MPl)及第二FETCMP2) 所形成,第一輸人施加到第一FET,而第二輸人施加到 第二FET;第二差動放大器是由第三FET(MP7)及第四FET (MP8)所形成,該第一輸人施加到第三FET而該第二輸入 (請先閲讀背面之注意事項再填寫'本頁) 裝 -呑 線 本紙張尺度適用中國國家橾準(CNS } A4说格(210'X 297公釐) 44 Λ7 Β7 經濟部中央標準局員工消費合作社印笨 i、發明説明Μ ) 陁加到第四FET;其中各該第一差動放大器及該第二差動 故大器之負載是由電流鏡電路所形成,其中進給到後級 之鍮出信號是萃取自該第—FET(MP1)或第二FET(MP2)之 汲榷D。 椎挽電路之正半週输出電路12及負半週輸出電路MP 12壤接到HP1之汲極,C2及R2所形成補償電路連接在上 述推挽電路輸出端及極D之間。 此外,在上述推挽電路中提供一由電晶體^9' MN10及 MN11所形成之非反相信號傳送電路,該電路包括電晶體 MN10及MN〗1之電流鏡電路。 所示電路為一 DC放大器,其中自第二及第二差動放大 器之電路直到推挽電路是直接耦接。 其次說明上述電路之詳细架構。 根據本發明之全差動放大器的實施例構成,包含:第 —極性(P -通道}之第一 MOSFET(MPl),其閘極連接到非 反相输人端(103);第一極性之第二M0SFET(MP2),其閘 極連接到反相输人端(104)而其源搐連接到MP1之源極; 第一極性之第三M0SFET(Mf>3〉,其源極連接到第一電源 供給(101).而其汲極連接到MP1之源極;第一極性之第 四Mf)SPET(MP4),其源極連接到第一電源供給(100),而 其閛極連接到MP3之閘極;第一極性之第五M0SFET(MP5> ,其源極連接到第一供給電源(101),而其閘極連接到 MP5之汲掻;第一極性之第六M0SFET(MP6>,其源極連接 到第一電源供給<101),其閛極速接到MP5之汲棰及閛極, -10- 本纸張尺度適用中國國家榇準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填r\頁) 、1 *^41166 經濟部中夹標準局貝工消费合作杜印製 五、發明説明(9 ) 而其汲極建接到反相輸出端(1 〇 5 );第一棰性之第七《03-F E T ( N P 7 ),其閛搔連捺到非反相輸入端(1 〇 3 );第一極性 之第八Μ 0 S P E T ( Μ P 8 > ,其閛掻連接到反相輸入端(1D 4 ),而 其源極連接到Μ Ρ 7之源極;第一極性之第九Μ 0 S F Ε Τ ( Μ Ρ 9 ), 其源極連接到第一電源供給(1 ϋ 1 ),其汲極建接到Μ Ρ 7之 源極,而其閛極連接到共模反饋輪入端(1〇7);第一極性 之第+ MOSFET(MPIO),其源極連接到第一電源供給U〇l) ,而其閘極連接到MP3之閘極;第一極性之第十一 M0SFET (H P丨1 ),其源極連接到第一電源供給(1 0 1 ),而其閘極連 接到Μ P〗1之汲楝;第一極性之第十二Μ 0 S F Ε ΐ ( Μ P 1 2 ),其源 極連接到第一電源供給U 0!),其閘極連接到Μ Ρ 1 1之閛極 及汲榑,而其汲極連接到非反相輸出端(1 0 8 );第一極性 之第十三M0SFET(MP13),其源極連接到第一電源供給(1 01),而其閛極及汲極連接到MP3之閘極;第二極性(η -通 道)之第一 Μ 0 S F Ε Τ ( « Ν 1 ),其源極連接到第二電源供給 (1〇2),而其閘極及汲極連接到ΜΡ7之汲極;第二極性之第 二M f) S F Ε Τ ( Μ Ν 2 ),其源権連接到第二電源供給(1 0 2 ),其 閛極連接到MN1之閘極而其汲極連接到MP2之汲搔;第二 極性之第三Μ 0 S F Ε Τ (Μ N 3 ),而源極連接到第二電源供给 (1 〇 2 ),其閘極連接到Μ Ν 2之汲極,而其汲楝連接到Μ Ρ 4 之汲楝;第二楝性之第四Μ 0 S F Ε Τ ( Μ Ν 4 },其源栩連接到第 二電源供給(1D2),而其閛搔及汲搔連接到ΜΝ3之汲極; 第二極性之第五Μ 0 S F Ε Τ ( Μ Ν 5 > ,其源極連接到第二電源 供給其閘槿連接到ΜΝ3之汲棰,而其汲極連接到 ΜΡ5之汲梅第二権性之第六M〇SFET(MN6),其源極連接 -1 1 - 1.! . ~~iT線 (請先M请背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐) 經濟部中央標準局貝工消費合作社印笨 - 44116 6 Λ7 Β7五、發明説明() 到第二甯源供給(102),而其閘極連接到MN2之汲極,其 汲極連接到MP6之汲極;第二極性之第七M0SFET(MN7),其 源極連接到第二電源供給¢102),而其閘搔及汲極連接到 MP8之汲掻;第二極性之第AMOSFET(MNS),其源極連接 到第二雷源供給(102),其閘極連接到MN7之閘極,而其 汲極連接到MP1之汲極;第二極性之第九Μ03「ΕΤ(ΜΝ9), 其源極連接到第二電源供給(1 0 2 ),其閘極連接到Μ Ν 8之 汲择,而其汲極連接到ΜΡ10之汲極;第二極性之第十 MOSFET(MNIO),其源極連接到電源供姶(102),而其閘 極及汲極連接到MN9之汲極;第二極性之第十一Η 0 S F E T ( Η N 11),其源極連接到第二電源供給(102),其閘極連接到 ΜΝ9之汲極,而其汲極連接到ΜΡ11之汲極;第二掻性之 第十二M0SFET(MH12),其閘極連接到ΜΗδ之汲極,而其 汲極連接到ΜΡ12之汲極;第二極性之第十三M0SFET(MN 13),其閘極及汲極連接到定電流電源供給(108)之一端 ,而其湄極連接到電源供給(102);第二極性之第十四 M0SFET(MN14),其源極連接到第二電源供給(102),其閘 極連接到ΜΙΠ3之汲極,而其汲極連接到MN13之汲極;及 一定甯流電源供給(108),其一端連接到ΜΝ13之汲極,而 其另一端連接到第一電源供給(101)。此外,本電路也 具有:第一電姐器(R1),其一端連接到}ΪΗ6之閛極;第一 電容器(C1),其一端連接到非反相輸出端(1〇5>,而其 另一端連接到第一電阻器(R1);第二電诅器(R2),其一 端連接到ΜΝ12之閘極;及第二電容器,其一端連接到非 -1 2 - (請先閱讀背面之注意事項再填努才頁) -裝. :丁 Ί 線 本紙張尺度適用中國國家標隼(CNS ) Α4規格(21〇Χ297公釐} 經濟部中央標準局貝工消费合作社印策 4 4 :丨 ο ο λ7 Β7 - _ —______ .. ___ 五、發明説明(“) 反相输出端U06),而其另一端連接到第二電阻器U2)之 另一端。 電晶傾MH1及 MN2、 MN4及 MH5、 MN7及 MN8、 MN10及 MH11 、MN13及 MN14、 MP3、 MP4、 MP10及 MP13、 MP5及 MP6M 及 Μ P 1 1及Μ P 1 2等各分刖彤成電流鏡電路。 其次,參照第1圖來說明電路之作業。 因為放大器是全差動放大器,所以說明將分成反相輸 出電路部及非反相輸出電路部。 首先,參照及相輸出電路部,定電流電晶體MP3、差動 輸人對ΜΡ]、ΜΡ2、ΜΡ7及ΜΡ2Κ及負載電晶體及ΜΝ2形 成一差動輸入增益級,其非反相輸出信號傳送到ΜΝ6之閘 瘓,而其反相輸出經Μ 0 S F Ε Τ Μ Ν 3、Μ Ν 4、Μ Ν 5、Μ Ρ 4及Η Ρ 5 所形成信號傅送電路傳送到ΜΡ6之閛極,因而彤成一兩级 推挽輸出放大器。為獲得所期望相位邊限,電砠器R1及 電容器(Π之串聯電路形成一補償電路連接到差動输人增 益鈒輪出及ΜΗ6汲極之間。 本發明之電路中,對照習用技術,電晶體ΜΝ1及ΜΗ2之 閘極不連接到其他電晶體,由電晶體ΜΗ2之汲極所看的 總寄生電容為小,結果根據方程式(2)為極頻位移到高 頻區内,所以增加相位邊限。 因此,在電晶體ΗΝ2之汲極D及反相輸出端(105)間所 提供電瞄器R1及電容器C1的串聯電路,可實施本發明差 動放大器之補償。 對非反相输出電路部也同樣方式,定電流電晶® MP3、 -13- 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填《Sr本頁) 裝· .if 經濟部中央標準局員工消費合作社印聚 irr 441 ΑΊ 1 Β7__五、發明説明(ο ) 差動輸人對MP1、MP2、MP8及MP1及負載電晶SIMH7及MH8 形成一差動輸入增益级,其非反相輸出經MH9、MH10、 MN11、MP10及MP11所形成非反相信號傳送電路傳送到電 晶艚MN12之閘極及MP12之閘極,因而形成一兩级推挽輸 出放大器。所期望相位邊限是Μ差動输入增益級輸出及 驅動鈒輸出兩者間之電阻器R2及電容器C2的串聯電路來 獲得。以輸入共模反纊信號到ΜΡ9之閘極來使得偏壓穗 定。 如此,在根據本發明之差動放大器中,傳送到ΜΡ6及 ΜΝ6之後级推挽電路的信號是萃取自FETMP1或FETHP7之 任一汲極D,而電阻器R1及電容器C1串聯所形成補償電 路提供在上述汲極D及推挽電路_出端U05)之間,因 而實拖補償。 第2圃所示以往之全差動放大器中,方程式(2)之内 部寄生電容C1主要是ΜΝ1、ΜΝ2及MH3之閘極電容及ΗΡ7及 ΜΝ1之汲極罨容之和、或是ΜΡ2及ΜΝ2之汲極電容及MH6之 閘極電容之和,其為任一較大者,通常是以前者為主。 相對照之,在本發明中因為電晶9ΙΗΝ3之Μ極電容沒有 包栝茌寄生電容C1,所Μ在相位邊限有同樣的改善,使 得其可消除用於反相信號傳送電路之補償電路,其乃習 用枝術所期望。 ----------¾— (請先閱讀背面之注意事項再填寫才.負) 訂 本紙張尺及適用中國國家橾率(CNS ) A4規格(Ή0Χ297公嫠)

Claims (1)

  1. t、申請專利範圍 1. 一種差動放大器,由第一差動放大器及第二差動放大 器來形成,該第一差動放大器是由第一FET及第二FET 所構成,第一輸人施加到第一 FET,而第二輸入_加到 第二FET;該第二差動放大器是由第三FET及第四FET所 構成,該第一輸入施加到第三PET,而該第二輸人施加 到第四FET,其中該第一差動放大器及該第二差動放大 器之負載是電流鏡電路所構成,其中傳送到後级之輸 出信號是萃取自該第一 FET之汲極。 2. 如申請專利範圍第1項之差動放大器,其中推挽電路 之正半週輸出電路及負半週輸出電路連接到該第一 FET 之汲極,而且補償電路連接在該推挽電路输出端及該 第一 FET汲極之間。 3. 如申請專利範圍第2項之差動放大器,進一步包含非 反相信號來傳送電路,其提供在該推挽電路中,該非 反相信號傳送電路進一步包括電流鏡電路。 4. 如申請專利範圍第3項之差動放大器,其中該差動放 大器是DC(直流)放大器,其自該第一差動放大器直接 耦接直到該推挽電路。 經濟部中央標隼局員工消費合作社印裝 (請先鬩讀背面之注意事項再填穿本頁) 5. —種差動放大器之補償方法,其中第一差動放大器是 由第一 FET及第二FET所構成,第一輸人施加到第一 FET ,而第二輪人_加到第二FET,而第二差動放大器是由 第三FET及第四FET所構成,該第一輸人施加到第三FET ,而該第二輸人施加到第四FET,各該第一差動放大器 及該第二差動放大器之負載是由電流鏡電路及放大該 -16- 本紙張尺度適用中國國家標率(CNS ) A4規格(2!0X297公釐_) A8 B844116 6_^ 々、申請專利範圍 差動放大器之輪出信號的推挽電路所形成,因而胞加 到該推挽電路之信號是萃取自該FET之汲極,而且補 供 供 提 所 者兩· 端 出 輸 路 挽 推 及 極 汲 τ ο E FE施 一 實 第來 該路 由 電 僅惽 償補 -------:--裏-- -* (請先閱讀背面之注意事項再填寫本頁) '訂- 經濟部中央棹隼局*:工消贄合作社印製 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐)
TW087118672A 1997-11-12 1998-11-10 Differential amplifier and a method of compensation TW441166B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09309135A JP3120763B2 (ja) 1997-11-12 1997-11-12 差動増幅器

Publications (1)

Publication Number Publication Date
TW441166B true TW441166B (en) 2001-06-16

Family

ID=17989328

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087118672A TW441166B (en) 1997-11-12 1998-11-10 Differential amplifier and a method of compensation

Country Status (6)

Country Link
US (1) US6316998B1 (zh)
EP (1) EP0917284A3 (zh)
JP (1) JP3120763B2 (zh)
KR (1) KR100328375B1 (zh)
CN (1) CN1115771C (zh)
TW (1) TW441166B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292057B1 (en) * 1998-12-18 2001-09-18 Texas Instruments Incorporated Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads
US6713854B1 (en) * 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
CN1414700B (zh) * 2001-10-23 2011-01-26 旺宏电子股份有限公司 电流镜感应放大器及其操作方式
JP2005005621A (ja) * 2003-06-13 2005-01-06 Toyota Industries Corp Dcアンプ及びその半導体集積回路
US7215198B1 (en) * 2004-06-01 2007-05-08 Marvell International Ltd. Fully differential current-feedback CMOS/bipolar operational amplifier
US7295061B1 (en) 2004-09-02 2007-11-13 Marvell International Ltd. Fully integrated programmable gain chopper amplifier with self DC offset suppression
US7746590B2 (en) * 2004-10-06 2010-06-29 Agere Systems Inc. Current mirrors having fast turn-on time
JP4500185B2 (ja) * 2005-03-02 2010-07-14 セイコーインスツル株式会社 オペアンプ
US7425867B2 (en) * 2005-09-30 2008-09-16 Agere Systems Inc. Differential input/differential output converter circuit
EP1931032B1 (en) * 2005-09-30 2012-10-03 Fujitsu Limited Bias circuit
CN101405935A (zh) * 2006-03-23 2009-04-08 Nxp股份有限公司 利用输入级使共模信号反相的差动放大器
DE102006034560B4 (de) * 2006-07-26 2012-04-26 Infineon Technologies Ag Verstärkerstufe, Operationsverstärker und Verfahren zur Signalverstärkung
KR100833624B1 (ko) 2007-03-26 2008-05-30 삼성전자주식회사 싱글 엔디드 2단 증폭기를 이용한 ab급 전차동 증폭기 및증폭 방법
US7554405B2 (en) * 2007-05-02 2009-06-30 Samsung Electronics Co., Ltd. Adaptive biasing input stage and amplifiers including the same
KR100877626B1 (ko) * 2007-05-02 2009-01-09 삼성전자주식회사 클래스 ab 증폭기 및 이를 위한 입력 스테이지 회로
US7557659B2 (en) * 2007-10-19 2009-07-07 Intersil Americas Inc. Slew-enhanced input stages and amplifiers
JP5332316B2 (ja) * 2008-05-30 2013-11-06 富士通株式会社 差動増幅回路
US8035448B1 (en) * 2010-07-08 2011-10-11 Freescale Semiconductor, Inc. Differential amplifier that compensates for process variations
CN102629856B (zh) * 2012-04-24 2015-04-22 成都启臣微电子有限公司 低电压差分信号接收器
JP2015220689A (ja) * 2014-05-20 2015-12-07 富士通株式会社 差動増幅回路
CN105305970B (zh) * 2015-11-19 2018-03-09 重庆大学 一种低功耗动态跨导补偿Class‑AB音频功率放大器
CN106026937B (zh) * 2016-06-06 2019-11-26 京东方科技集团股份有限公司 两级运算放大器
CN112564639B (zh) * 2020-12-02 2024-06-07 广东美的白色家电技术创新中心有限公司 电器设备、电子器件及其差分放大电路
WO2022230030A1 (en) * 2021-04-26 2022-11-03 Alps Alpine Co., Ltd. Capacitive sensor system and current conveyor for capacitive sensor system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58220508A (ja) 1982-06-16 1983-12-22 Nippon Telegr & Teleph Corp <Ntt> 演算増幅器
US4554515A (en) * 1984-07-06 1985-11-19 At&T Laboratories CMOS Operational amplifier
JPS6121607A (ja) * 1984-07-10 1986-01-30 Nec Corp 相補型misfetを用いた演算増幅回路
JP2543872B2 (ja) * 1986-08-13 1996-10-16 株式会社東芝 増幅回路
JPH0691384B2 (ja) 1987-09-04 1994-11-14 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
JPH0380706A (ja) 1989-08-24 1991-04-05 Nec Corp 演算増幅器
JP2711411B2 (ja) 1990-09-07 1998-02-10 新日本無線株式会社 演算増幅回路
JPH04130807A (ja) 1990-09-21 1992-05-01 Hitachi Ltd Mos増幅回路
JP3302030B2 (ja) * 1990-10-09 2002-07-15 株式会社東芝 バッファ回路
JP2705317B2 (ja) 1991-01-18 1998-01-28 日本電気株式会社 演算増幅器
JP2892287B2 (ja) * 1994-02-04 1999-05-17 松下電器産業株式会社 演算増幅器
JP3530924B2 (ja) 1994-11-18 2004-05-24 株式会社ルネサステクノロジ 演算増幅器
US5574401A (en) * 1995-06-02 1996-11-12 Analog Devices, Inc. Large common mode input range CMOS amplifier
JPH1070421A (ja) * 1996-08-27 1998-03-10 Canon Inc 増幅回路
JP3382128B2 (ja) * 1997-07-10 2003-03-04 東芝マイクロエレクトロニクス株式会社 差動増幅器

Also Published As

Publication number Publication date
JP3120763B2 (ja) 2000-12-25
CN1223500A (zh) 1999-07-21
CN1115771C (zh) 2003-07-23
EP0917284A3 (en) 2001-08-22
US6316998B1 (en) 2001-11-13
EP0917284A2 (en) 1999-05-19
JPH11145743A (ja) 1999-05-28
KR19990045303A (ko) 1999-06-25
KR100328375B1 (ko) 2002-09-12

Similar Documents

Publication Publication Date Title
TW441166B (en) Differential amplifier and a method of compensation
US6556081B2 (en) Single-ended, ultra low voltage class AB power amplifier architecture having a common-mode feedback quiescent current control circuit
CN1845452B (zh) 具有较小偏移的运算放大器
CN100474760C (zh) 米勒补偿放大器
US6437645B1 (en) Slew rate boost circuitry and method
KR950007836B1 (ko) 시모스 파워 증폭기
JP2000151296A (ja) アクティブ補償容量性の増加
TW201012050A (en) Three-stage frequency-compensated operational amplifier
KR960000774B1 (ko) 브릿지 증폭기
CN101299596A (zh) 自适应偏置输入级和包括该自适应偏置输入级的放大器
TW201012054A (en) Rail-to-rail operational amplifier capable of reducing current consumption
US7116172B2 (en) High-swing folded cascode having a novel gain-boost amplifier
US6466093B1 (en) Low voltage low thd CMOS audio (power) amplifier
JP2705317B2 (ja) 演算増幅器
JP2002237733A (ja) トランスコンダクタンスアンプ回路
CN102570989B (zh) 运算放大电路
JPH10107584A (ja) トランスインピーダンス関数を発生するための集積回路および方法
EP3244533B1 (en) Input feed-forward technique for class ab amplifier
JP3145650B2 (ja) オペアンプ位相補償回路およびそれを用いたオペアンプ
JPH0828630B2 (ja) 演算増幅回路
JP3827654B2 (ja) 演算増幅器
JP2542375B2 (ja) 演算増幅器
CN113595513A (zh) 一种利用反馈结构降低运算放大器失调电压的方法
EP1921747B1 (en) Amplifier arrangement and method for amplication
JPH05283950A (ja) 演算増幅器