TW440773B - Digital-analog convertor - Google Patents

Digital-analog convertor Download PDF

Info

Publication number
TW440773B
TW440773B TW088110469A TW88110469A TW440773B TW 440773 B TW440773 B TW 440773B TW 088110469 A TW088110469 A TW 088110469A TW 88110469 A TW88110469 A TW 88110469A TW 440773 B TW440773 B TW 440773B
Authority
TW
Taiwan
Prior art keywords
digital
function
aforementioned
step function
analog
Prior art date
Application number
TW088110469A
Other languages
English (en)
Inventor
Kazuo Toraichi
Yukio Koyanagi
Original Assignee
Fluency Res & Amp Dev Co Ltd
Niigata Seimitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fluency Res & Amp Dev Co Ltd, Niigata Seimitsu Co Ltd filed Critical Fluency Res & Amp Dev Co Ltd
Application granted granted Critical
Publication of TW440773B publication Critical patent/TW440773B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H03M1/0872Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches by disabling changes in the output during the transitions, e.g. by holding or latching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

A7 B7 1、發明說明(1) 技術領域 本發明,係關於一種將離散性數位資料轉換成連續性 類比信號之數位/類比轉換器β又,於本說明書中,函數 之值在局部性之區域具有0以外之值,而在其以外之區域 成為0時,將其稱做「有限台」來進行說明。 技術背景 於最近之數位聲訊裝置,例如CD(Compact Disc)唱機 方面,為了從離散性音樂資料(數位資料)取得連續性之類 比音頻信號而使用適用附加取樣(Oversampling)技術之 D/A(數位/類比)轉換器。這種D/A轉換器,係為了内插於 所輸入之數位資料間以虛擬地增加抽樣頻率而通常乃使用 數位遽波器’藉▲樣保持電路來保持各内插值以生成階梯 狀之信號波之後’將之濾過低通濾波器,藉此輸出平滑的 類比音頻信號。 且說,借助含在D/A轉之數位濾波器的資料内插,一 般而言’係使用將做sine函數之抽樣函數來進行。第13圖 ’係sine函數之說明圖。Sine函數,係將狄萊克(Dirac,s) △函數反傳利葉變換時出現者;其將抽樣頻率設為f時, 用sin(7rft)/(7rft)來定義,此sine函數,係只在t=〇之抽樣 點成為1,其他部分之所有抽樣點皆為0。 以往,使用一將此sine函數之波形資料設定於 FIR(Finite Impulse Response)濾波器之分接係數之數位渡 波器,藉此進行附加取樣。 且說’若使用藉數位渡波器來進行離散性音頻資料間 本紙張瓦度適用中國國家標準(CNS)A4規格(210x297公笼) (請先閱讀背面之注意事項再瑱寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 4 A7 B7 J 'M.濟部智慧財產局員Η消費合作社印製 -五、發明說明(2 ) 之内插運算的附加取樣技術’則由於可使用衰減特性平穩 的低通濾波器,而將來自低通濾波器之相位特性接近於直 線相位特性同時,可減低抽樣回折噪音。這種效果雖愈增 加虛擬性之抽樣頻率愈成為顯著,但增加抽樣頻率的話, 數位遽波器和抽樣保持電路/之處理速度也被高速化其增加 之份兒’所以必需要使用適於高速化之昂責零件,而招致 零件成本之上升。又,若如圊像資料那樣本來之抽樣頻率 本身就較高時(例如幾MHz),要將之附加取樣的話,必需 要使用從幾+MHz到幾百MHz始可動作之零件來構成數位 濾波器和抽樣保持電路,所以其實現並非易事。 又,使用了附加取樣技術時,最後還要將階梯狀之信 號;慮過低通遽波器來生成平滑的類比信號,所以只要使用 低通濾波器即無法具有嚴密的意義上之直線相位特性。又 ,由於上述sine函數為在±〇〇收欽於〇之函數,所以要求 出正確之内插值時’必需考慮所有數位資料之值,但實際 上因電路規模等之關係,而限定要考慮的數位資料之範圍 藉以設定數位濾波器之分接係數之數,以致在所得之内插 值含有載斷誤差。 像這樣,適用附加取樣技術之習用D/A轉換器,係為 了虛擬地增加抽樣頻率而需要高速度之零件,為此招致高 成本,或者實現並不容易,又,由於濾過低通濾波器而有 相位特性之劣化,而且因適用sine函數而含有載斷誤差, 致產生有與該等相對的輸出波形之變形。 發明之揭露 本紙張&度適用中國國家標準(CNS)A4規格(210x297公* ) -----------裝--------訂! —--線 (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消黌合作社印製
本發明之數位/類比轉換器,係使給定之階梯函數產 生後’將此等相加,該等階梯函數具有分別對應於所輸入 數位資料之值;待變換成階梯狀之類比電壓之後進行多數 次之類比積分,藉此產生連續之類比信號,此類比信號係 平滑地繫結對應於依次輸入之各數位資料之電壓。像這樣 就多數個數位資料之各個,使對應於依次輸入之多數個 數位資料之給定函數產生後,相加各階梯函數之值其後 將此相加結果變換成類比電壓並加以積分,藉此獲得連續 地變化之類比信號,所以並不需要使用低通濾波器,且依 處理信號之頻率而有不同之相位特性,因而不會有群遲延 特性惡化之情事,可獲得沒有畸變之輸出波形。又,較之 實行附加取樣之習用手法,不需要提高動作速度所以不 需要昂贵之零件,可減低零件成本。 特別,上述階梯函數,宜使用一種就由區分多項式所 構成之給定抽樣函數,微分各區分多項式多數次之波形。 即,相反地積分此階梯函數多數次,藉此可獲得對應於給 定抽樣函數之波形,因此可藉著合成階梯函數而等效地實 現依據抽樣函數之褶積運算,且可將處理内容單純化從 而可減低為轉換數位資料成類比信號而必需之處理量。 又,上述抽樣函數,宜為全區域只能微分—次且具有 有限台之值。自然界所存在之各種信號,係因平滑地變化 而被認為需要可微分性,但其可微分次數不一定要為無限 次數,毋寧·說被認為只要可微分一次即可充份近似自然2 象。像這樣,雖可微分有限次且藉著使用有限台之抽樣 . Γ-y-裝 (請先閱讀背面之注意事項再填寫本頁) —訂----- >
本紙張尺度適用中國國家楳準(CNS)A·!規格(210 X 297公釐 Λ7 Β7 -五、發明說明(4 ) ’ 數而有各種之優點,但以往一直認為不存在滿足這種條件 之抽樣函數’然而,在本發明者之研究下,發見了滿足上 述條件之函數。 具體言之’上述抽樣函數,係抽樣位置在從_2至+2間 具有0以外之值的有限台之函數。即:關於_2^t< -3/2 , 可使用由(-t2-4t-4)/4所定義者;關於_3/2$t<-l,可使用 一 由(3t2+8t+5)/4所定義者;關於-1蕊t< -1/2,可使用由 (5t2+12t+7)/4所定義者;關於_1/2$ t< 1/2,可使用由 (-7t2+4)/4所定義者;關於i/2$t<卜可使用由(5t2-12t+7)/4 所定義者;關於l$t< 3/2,可使用由(3t2-8t+5)/4所定義 者’關於3/2 S t < 2,可使用(-t2+4t-4)/4所定義者。或者, 作為對應於這種抽樣函數之階段函數波形用者,可在對應 於配置成等間隔之五個數位資料的給定範圍,使用由施有 -1、+3、+5、-7、-7、+5、+3、-1之加權的同一幅度之八 個區分區域所成者。又,宜對於藉位元移位來進行_2'+2 '一 、+4 ' ·8、-8、+4、+2、-2倍之乘法處理的結果,相加數 位資料本身’藉此實現該加權處理。由於藉位元移位來進 行乘法處理’所以處理之簡略化’向速化變成可能。 像這樣,使用在全區域只能微分一次之抽樣函數,藉 此可在相加多數個階梯函數之後減少積分處理之次數,從 而可減低處理量。又,使用具有有限台值之抽樣函數,藉 此只將對應於該有限台之區間的數位資料作為處理對象即 可,所以更可減低處理量’而且可防止將有限個之數位資 料作為對象處理時之截斷誤差之產生。 本紙張&度遺用中國國家標準(CNS)Α·1規格(2丨Ο X 297公g ) --------------裝--- ~請先閱讀背面之注意事項再填寫本頁) ISJ. 線_ 經聲部智慧財產局員工消費合作杜印製 3 0^ 3 0^ 經濟部智慧財產局具工消费合作社印製 A7 B7 五、發明說明(5 ) 圖式之簡單說明 第1圊,係用於本實施形態D/A轉換器之内插運算的 抽樣函數之說明圊。 第2圖’係顯示抽樣值與其間之内插值的關係。 第3圖’係使用第1圖所示之抽樣函數的資料内插之說 明圊》 第4圖,係顯示將第1圖之抽樣函數微分一次之波形。 第5圖’係顯示將第4圈所示之折線函數再微分的波形 〇 第6囷,係顯示本實施形態之d/a轉換器之構成。 第7圖,係顯示本實施形態之d/a轉換器之動作定時 〇 第8圖’係顯示第6圖所示之D/A轉換器之詳細構成。 第9圊,係顯示階梯函數產生部之詳細構成。 第10圊’係顯示變形後之階梯函數與階梯函數產生部 内之各試驗狀態緩衝器之通斷轉換定時之關係。 第11圖,係联示定時控制部之動作定時。 第12圖’係顯示第11圖所示之定時控制部之動作定時 〇 第13圖,係sine函數之說明圖。 用以會施發明之最佳形躲 以下參照圖式詳細說明適用本發明的一實施形態之 D/A轉換器。 第1圊,係用於本實施形態之D/A轉換器中的内插運 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公藿〉 ----------W--裝·-------訂--------- (請先閱讀背面之注意事項再填寫本頁) 五、發明說明( A7 B7 算之抽樣函數說明圖。第1圖所示之抽樣函數H(t),係著 眼於可微分性之有限台的函數;例如,於全區域只能微分 一次;就是當沿著橫軸之抽樣位置位於從-2至+2間時具有 0以外之有限值的有限台之函數。又,由於Η⑴為抽樣函 數,所以僅在t=0之抽樣位置成為1,並具有在t=±l,±2 之抽樣位置成為0之特徵。 又,由本發明者之研究證實了存在有滿足上述各種條 件(抽樣函數,只能微分一次,有限台)之函數H(t)。具體 言之,這種抽樣函數H(t),係將3階B樣條函數設為F(t)時 ,可用 H(t)=-F(t+l/2)/4+F(t)-F(t-l/2)/4................(1) 來定義。在此,3階B樣條函數F(t),用 (4t2+12t+9)/4 -2t2+3/2 (4t2-12t+9)/4 來表示。 上述抽樣函數H(t) -3/2^ t< -1/2 -1/2^ t< 1/2 l/2^t< 3/2 (2) -------------裝--------訂---------線 (請先間讀背面之注意事項再填寫本頁) 經. 濟 部 智 慧 財 產 局 員 工 消 f 合 社 印 製 為二次之區分多項式;由於使用 3階B樣條函數F(t),而成為在全區域只保證一次之可微分 性的有限台之函數。又,在t=±l,±2之抽樣位置成為0 〇 將上述(2)式代入(1)式,以區分多項式之方式求抽樣 函數Η⑴時.,可用: (-t2-4t-4)/4 ; -2^t< -3/2 (3t2+8t+5)/4 ; -3/2^ t< -1 本紙張纥/1[適用中國國家標準(CNS)A.l规格mo X 297公笼) 9 3 Α7 Β7 五、發明說明(7 (5t2+l2t+7)/4 (-7t2+4)/4 -l^t<-l/2 -1/2^ t< 1/2 (5t2-12t+7)/4 1 (3t2-8t+5)/4 ; 1 ^t< 3/2 (-t2+4t-4)/4 ; 3/2^ t< 2 (3) 來表示e 像這樣’上述函數H(t)為抽樣函數,於全區域只能猶 分一次,且是在抽樣位置t= ±2收歛於〇之有限台的函數。 因此,使用此抽樣函數Η⑴來進行根據各抽樣值之叠加, 藉此可使用只能微分抽樣值間之值一次之函數,來進行内 插。 11 n 1^1 l^i n n n I I —a I n I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第2圖’係顯示抽樣值與其間之内插值的關係。一般 而言’就所授與之各抽樣值之各個求出内插位置之抽樣函 數值’使用此函數值來進行褶積運算,藉此可求對應於各 抽樣值間之中間位置的内插值y。 由於從以往即使用之sine函數為在t== ± 〇〇之抽樣位置 收歛於0之函數,所以當要正確地求出内插值y時;有必要 與到t=±〇〇為止之各抽樣值對應地,計算在内插位置之sinc 函數之值’使用此值進行褶積運算》然而,用於本實施形 態之抽樣函數H(t)由於在t=±2之抽樣位置收歛於〇,所以 只考慮夾著内插位置於中間的前後各二個之抽樣值即可, 可大幅地削.減運算量。而且,關於其以外之抽樣值者,並 非基於本來應該考慮但考慮其運算量和精度而加以忽視, 而是在理論上沒有必要考慮,所以不會產生載斷誤差。 訂 '^4^ 本紙張K度適用中國國家標準(CNS).A.丨規格(2】0 χ 297公釐) 10 A7 B7 經濟部智慧財產局員工消費合作社印製 •五、發明說明(8 ) 第3圊’係使用第1圖所示之抽樣函數的資料内插之說 明圖。例如,就第3圖(A)所示之抽樣位置(丨之抽樣值y(u) ’具趙地說明之。如將鄰接著之兩個抽樣位置間之距離正 規化而設為1的話’内插位置t0與抽樣位置tl之距離則成 Ι+a。因此,將抽樣化函數H(t)之中心位置對照於抽樣位 置1時之内插位置tO之抽樣函數值便成為H(1+a)。實際上 ’為了對照抽樣函數Η⑴之中心位置的尖峰高度以便與抽 樣值 Y(tl)—致,將上述 H(l+a)Y(tl)倍之值 H(l+a) · Y(tl) 便成為要求出之值。 同樣,一如第3圖(B)〜(D)所示,與其他三個抽樣值 對應地,獲得内插位置t〇之各運算結果{1(3).丫“2)、11(1- a)· Y(t3)、H(2-a)· Y(t4)。將如此求得之四個運算結果H(l+a) • Y(tl)、H(a) · Y(t2)、H(l-a) · Y(t3)、H(2-a) · Y(t4)相 加進行褶積運算,藉此求出内插位置t〇之内插值y e 且說’如上所述,雖在原理上使之對應於各抽樣值, 計算抽樣函數H(t)之值以進行褶積運算,藉此可求出對應 於各抽樣值間之中間位置的内插值,但第1圖所示之抽樣 函數為在全區域只能微分一次之二次區分多項式,可利用 此特徵,藉等效的其他處理順序來求出内插值。 第4圖,係顯示將第1圖所示之抽樣函數微分一次之波 形。由於第1圖所示之抽樣函數H(t)為在全區域可微分一 次的二次區·分多項式,所以將之微分一次,藉此可獲得由 如第4圊所示一般之連續性折線狀之波形所成的折線函數 -------------裝------丨丨訂-------1-線 (請先閱讀背面之注意事項再填寫本頁)
3 3 Α7 Β7 〇1 五、發明說明(9 ) 又’第5圊係顯示將第4圊所示之折線函數進一步微分 的波形。但在折線波形中含有多數之角點,無法在全區域 進行微分’所以設定就被兩個角點所夾著之直線進行微分 。微分第4圈所示之折線薄形,藉此可獲得如第5圏所示之 階梯狀波形所成之階梯函數。 像這樣,用於本實施形態之D/A轉換器的内插運算之 抽樣函數,係將全區域微分一次以獲得折線函數,進而將 此折線函數之各直線部分再微分,藉此獲得階梯函數。因 此,相反地’使第5圈所示之階梯函數產生,進而將之積 分二次,藉此可獲得第1圚所示之抽樣函數H(t)。 又,第5圖所示之階梯函數,具有正區域與負區域相 專之面積’且具有合計這些面積成為0之特徵。換言之, 將具有這種特徵之階梯函數積分多數次,藉此可獲得如第 1圊所示的’保證全區域之可微分性的有限台之抽樣函數 〇 且說,依據第3圖所示之褶積運算的内插值,係將各 抽樣值乘於抽樣函數H(t)之值來算出者,但若將第5圓所 示之階梯函數積分二次以求出抽樣函數Η⑴時,除了將抽 樣值乘於由該積分處理所得之抽樣函數值以外,當與之等 效地,使積分處理前之階梯函數產生時,更使乘有各抽樣 值之階梯函數產生’進而使用此階梯函數對於進行褶積運 算之結果進行二次之積分處理,藉此可獲得内插值。本實 施形態就是以此方式求内插值者,以下說明其詳細。 第6圖,係顯示本實施形態之D/A轉換器。該圖所示 本紙張又度適用中國國家標準(CNS)A4規格(210 X 297公蹵) - ·' ---------,w—·裝---I----訂.--------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 12 經濟部智慧財產局員工消費合作社印製 A7 ^ ____B7_______ 五、發明說明(10 ) 之D/A轉換器包含有:四個資料保持部⑽、1〇_2、_ 、10-4 ;四個階梯函數產生部1M、ii 2、u 3、Μ ; 加法部12、D/A轉換器14、二個積分處理部16、i8 ;及定 時控制部20。 各資料保持部1〇_1〜10_4,係循環性地選擇取進一以 、給定時間間隔依次輸入之離散性數位資料,保持其值直到 下一取進定時到來為止。例如,由資料保持部1〇_丨保持最 初輸入之數位資料;由資料保持部1〇_2保持第二輸入之數 位資料。又,由資料保持部1〇_3、1〇·4分別保持第三、第 四輸入之各數位資料。當各資料保持部1〇1〜ι〇·4之資料 保持動作完成一循環時,下一個輸入之第五數位資料則被 取進最早保持資料之資料保持部iOq中被保持著。如此, 藉由資料保持部10-1等循環性地保持依次輸入之各數位資 料。 ^ 各階梯函數產生部11-1〜11-4,係與由對應之資料保 保持部10-1〜10-4所保持之數位資料之保持定時同步地, 產生具有與各保持資料值成比例的振幅(波高值)之階梯函 數。階梯函數其本身具有第5圖所示之形狀;此階梯函數 之值’則與由資料保持部10-1〜10-4之各個所保持之數位 資料值成比例。可藉著積分上述(3)式之各區分多項式二 次,而獲得第5圖所示之階梯函數之具體值;其結果成為 如下。 -1 ; -2^ t< -3/2 3 ; -3/2^t< -1 本紙張尺度適用中國困家標準(CNS)A4規格(210 * 297公爱) 13 ---------------------訂---------線 {請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消t合作社印製 A7 B7 五、發明說明(11) 5 ; -1 ^ t< -1/2 •? ; -l/2^t< Ο ~Ί ; 0^t< 1/2 5 ; l/2St<l 3 ; 1 ^t< 3/2 _1 » 3/2^ t< 2 加法部12,係將輸出自四個階梯函數產生部丨丨“〜 11-4之各階梯函數值’數位地相加。d/a轉換器14,係用 以產生對應於輸入自加法部12之階梯狀數位資料的類比電 壓。此0/八轉換器14’係因產生與所輸入之數位資料值成 比例的一定之類電壓,而與所輸入之數位資料相對地獲 得其電壓位準變化成階梯狀之輸出電壓。 級聯連接著之兩個積分處理部16,18,係對於出現在 D/A轉換器14的變化成階梯狀之輸出電壓,進行二次之積 分處理^從前段之積分處理部16獲得變化成直線狀(一次 函數)之輸出電壓,並從後段之積分處理部18獲得變化成 二次函數的輸出電壓。當像這樣以一定間隔輸入多數個數 位資料時,從後段之積分處理部18獲得連續性類比信號, 此連續性類比信號係藉由只能微分一次之平滑曲線,連結 對應於各數位資料之電壓間而成者》 且說,.輸出自上述階梯函數產生部11-1之階梯函數之 值’係與由資料保持部11-1所保持之數位資料值成比例, 所以藉由二個積分處理部16, 18,對於對應於該階梯函數 本紙張又度適用中困國家標準(CNS)A4規格(210 X 297公爱) 14 * - ,-----------^--裝 -------訂·---I----w (請先閱讀背面之注意事項再填寫本頁) Λ7 B7 經濟部智慧財產局負工消費合作社印製 五、發明說明(l2) 值之電壓值重覆二次之積分處理’藉此輸出對應於第1圖 所示之階梯函數與輸入數位資料的乘精之電壓波形信號。· 又,藉加法部12,來相加輸出自各階梯函數產生部丨^〜 Π-4之階梯函數值,係不外乎意味著當著眼於輸出自後段 積分處理部18之信號時’使用第1圖所示之階梯函數來進 行褶積運算事宜。 因此’若考慮以一定之時間間隔輸入數位資料於本實 施形態之D/A變換器之情況,則使其對應於此輸入間隔, 錯開由階梯函數產生部11 -1〜11 -4所產生之階梯函數波形 之初始定時,進行在各產生部所產生之階梯函數之相加, 進而將其結果變換成類比電壓之後進行二次之積分處理, 藉此獲得一平滑地連結對應於以一定間隔輸入之數位資料 的電壓間之類比信號。 第7圈’係顯示本實施形態之D/A轉換器之動作定時 。如第7囷(A)所示’當以一定之時間間隔輸入數位資料Di 、D2 ' D3......時。各資料保持部10-1〜10-4則循環性地保 持此等數位資料D!、D2、...... ’具體言之,資料保持 部10-1,係用以取進第一輸入的數位資料D〗,並加以保持 直到輸入之數位資料一循環為止(直到輸入第五數位資料 Ds為止)(第7圖(B))。又,由階梯函數產生部u],配合該 第一數位資料D,之保持定時,產生具有與該數位資料Di 成比例的值之階梯函數(第7圖(C))。 同樣’資料保持部11·2係用以取進第二輸入之數位資 料Da ’並加以保持直到所輸入之數位資料一循環為止 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用T國國家標準(CNSM4規格(210 X 297公釐 15 3 3 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明(is) 到輸入第六數位資料D6為止)(第7圖(D))。又,由階梯函 數產生部11-2,配合該第二數位資料D2之保持定時,產生 具有與該數位資料Da成比例的值之階梯函數(第7圖(E))。 資料保持部10-3,係用以取進第三輸入之數位資料D3 ,並加以保持直到所輸入之數位資料一循環為止(直到輸 入第七數位資料D7為止)(第7圚(F))。又,由階梯函數產生 部11-3,配合該第三數位資料A之保持定時,產生具有與 該數位資料Da成比例之值的階梯函數(第7圊(G))。 資料保持部10-4,係用以取進第四輸入之數位資料D4 ,並加以保持直到所輸入之數位資料一循環為止.(直到輸 入第八數位資料Ds為止)(第7圖(Η))β又,由階段函數產 生部10-4,配合第四數位資料仏之保持定時,產生具有與 該數位資料D4成比例的值之階梯函數(第7圖(I))。 加法部12 ’係將分別輸出自此四個階梯產生部〖I·}〜 11-4之各階梯函數值予以相加。且說,如第5圊所示由 各階梯函數產生部11-1〜11-4所產生之階梯函數為具有八 個區分區域之有限台之函數,此八個區分區域,係將第1 圖所示之抽樣函數之有限台範圍亦即抽樣位置t= 2〜+2之 區域按各0.5分割而成者β例如,從抽樣位置1= 2向+2依 次設為第一區分區域、第二區分區域.......第八區域。 首先,由加法部12,相加:對應於輪出自階梯函數產 生部11-1之第七區分區域的值(3Di);對應於輸出由階梯 函數產生部11-2之第五區分區域的值(·7Ι)2);對應於輸出 自階梯函數產生部η_3之第三區分區域之值(5Ε>3);及對 本紙張 Κ㈣种 _ 4 (C.\S),\-1 (:>1〇 x 297 ) (請先閱讀背面之注意事項再填寫本頁) *裝 訂. 16 經濟部智慧財產局員工消費合作社印製 Λ7 B7 五、發明說明(K) 應於輸出自階梯產生部11-4之第一區分區域的值(_d4),然 後輸出相加結果(3Dr7D2+5D3-D4)。 其次’由加法部12 ’相加:對應於輸出自階梯函數產 生部11-1之第八區分區域的值(_Dl);對應於輸出自階梯函 數產生部11-2之第六區分區域的值(5D2);對應於輸出自 階梯函數產生部11-3之第四區分區域的值(_7D3);及對應 w- 於輸出自階梯函數產生部11-4之第二區分區域的值(3D4;) ’然後,輸出相加結果(-Di + SDrTDeSDd。 如此,從加法部12按序輸出階梯狀之相加結果時,d/a 轉換器14則根據此相加結果(數位資料)產生類比電壓。由 於在此D/A轉換器14產生與所輸入之數位資料值成比例的 一定類比電壓,所以可獲得與所輸入之數位資料相對而電 壓位準變化成階梯狀的輸出波形(第7圊(J)) » 當從D/A轉換器14輸出具有階梯狀電壓位準之波形時 ,前段之積分處理部16,則積分此波形以輸出折線狀之波 形(第7囷(K)) ’後段之積分處理部丨8便進一步積分此折線 狀之波形,以產生只能微分分別對應於數位資料仏及〇3 之電壓值間一次的輸出電壓(以平滑曲線連結)(第7圊(L)) 〇 像這樣’本實施形態之D/A轉換器,係配合用來保持 輸入數位資料之定時,使階梯函數產生,待將此階梯函數 就四個數位資料加以相加後,使對應於此相加結果之類比 信號產生,繼而在其後進行二次之積分處理,藉此可產生 平滑地連結該對應於各數位資料之電壓的連續類比信號。 本紙張尸、度適用中國國家標準(CNS)A.l規格(210 X 297公釐) 17 --I----------^^ ,!!111 訂.! -----線 (請先閱讀背面之注意事項再填寫本頁) 3 3 經濟部智慧財產局員工消費合作社印製 以 Λ7 B7 五、發明說明(I5) 尤其疋’使之對應於所輸入之各數位資料,以各異之 初始定時使四個階梯函數產生,待產生了對應於該相加結 果之類比信號後進行二次之積分處理,藉此獲得連續性之 類比彳§號,因此不需要像以往那樣之取樣保持電路和低通 濾波器,且直線相位特性也不會劣化,可實現良好之群延 遲特性。又,由於使用抽樣位置(在±2收歛於〇之有限台 的抽樣函數H(t),所以為了進行數位資料間之内插處理而 只使用前後四個之數位資料即可,可減少為進行内插運算 而必需之處理量。再者,由於沒有像習知那樣進行附加取 樣處理,所以只確保按照所輸入之數位資料之時間間隔決 定的給定動作速度即可,並不需要進行特別高速度之信號 處理,從而不需要使用昂貴之零件。 第8圖,係顯示第6囷所示之d/a轉換器。如第8圖所 示,各資料保持部1 〇-1〜10·4,係由D型觸發器(D-FF)所 構成;其係對於透過緩衝器22輸入之資料,每輸入資料之 一周期份輪流錯開取進定時,藉此循環性地保持輸入資料 〇, ' °2 ' ......。例如,假定輸入8位元之數位資料的話 ’由各資料保持部10-1〜1〇_4所保持之8位元之資料,則 被輸入於分別對應之階梯函數產生部11-1〜11-4» 第9田,係顯示階段函數產生部丨^〜^“之詳細構 成。又,四個階梯函數產生部具有同一構成, 下取階梯函數產生部作為代表詳細說明之。 如第9圈所示,階梯函數產生部11:1,包含有:具有 I — --------^-------- (請先閱讀背面之注意事項再填寫本頁) 本紙張叉度適用中凼國犮拽道we、、 ^ / r l· $ 公 97 νϊ S 1Λ Λ7
經濟部智慧財產局員工消費合作社印製 •五、發明說明(16) 反相輸出之二個試驗狀態緩衝器100, 102;具有非反相輸 出之二個試驗狀態緩衝器104,106;及將輸入於該階梯函 數產生部11-1之資料及透過試驗狀態緩衝器100〜1〇6中之 任一個輸出之資料相加之加法器(ADD) 108 » 且說,第5圖所示之階梯函數,如將橫軸向上移位+ 1 的話’便變形為第10圖所示之階梯函數。此變形後之階梯 函數之各值,由於成為2之幂值,而將各值作為乘數對於 輸入資料進行乘法時,可藉單純之位元移位操作來實行乘 法。其後,進行將向上移位+ 1之橫軸恢復原狀之處理(將 輸入資料加於乘法結果之處理),作為各階梯函數產生部 之輸出值即可。 具體言之’試驗狀態緩衝器1 〇〇,係對於輸入資料移 位1位元份之同時,將其所移位之各位元反相輸出,同時 將1加於加法器108之進位輸入,藉此進行(-2)倍之乘法。 以第10圊之「SI」所示之定時,從試驗狀態緩衝器ι〇〇輸 出對應於乘法結果之資料,藉此可獲得對應於階梯函數之 第一及第八區分區域之資料。 同樣’試驗狀態緩衝器102,係將輸入資料移位1位元 份,藉此進行2倍之乘法。以第1〇圖「S2」所示之定時, 從試驗狀態緩衝器102輸出對應於乘法結果之資料,藉此 獲得對應於階梯函數之第二及第七區分區域之資料。 試驗狀態緩衝器104,係將輸入資料移位2位元份,藉 此進行4倍之乘法,以第1〇圖之「S3j所示之定時,從試 驗狀態缓衝器104輸出對應於乘法結果之資料,藉此獲得 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) 19 --------- -- -裝.!-----訂------I I 線 (請先閱讀背面之注意事項再填寫本頁) A7 A7 經濟部智慧財產局員工消費合作杜印製 五、發明說明(17 對應於階梯函數之第三及第六區分區域之資料。 試驗狀態緩衝器1〇6,係將輸入資料移位3位元同時將 各位元反相,並將〗加於加法器1〇8之進行輸入,藉此進行 (-8倍)之乘法,以第10圊之rS4」所示之定時,從試驗狀 態緩衝器100輸出對應於乘法結果之資料,藉此獲得對應 於階梯函數之第四及第五區分區域的資料。 加法器108,係用以相加從試驗狀態緩衝器1〇〇〜1〇6 之任-個選擇性地輸出之正或負之資料、與輸人於階梯函 數產生部1M之資料,然後,從階梯函數1M輸出由加法 器108所得之資料。 又,在加法器108,依是否輸入把位元移位之結果反 相的試驗狀態緩衝器100,1〇2之輸出資料,或是否輸入僅 做位元移位之試驗狀態緩衝器1〇4,1〇6之輸出資料,而有 不同之處理順序之詳細。即,若使用未位元移位之資料來 進行加法時,單純地進行兩個資料之加法處理。又,使用 進行過位元反相之資料來進行加法時,待相加兩個資料之 後,將1加於最下位位元b〇。輸入於加法器1〇8之資料究 竟屬於那一種類,則調查最上位位元是否“丨,,即可。 第8圖所不之加法器12,係由具有兩個輸入端子之三 個加法器(ADD)120, 122, 124所構成。藉由此等122, 124 ,來相加輸出自四個階梯函數產生部丨卜丨〜丨丨、之各資料 。此相加結果則被輸入於A/D轉換器(ADC)14以變換成階 梯狀之電壓波形後,外加於級聯連接著之兩個積分處理部 16,18中之前段積分處理部 — — — — — — — — — — — — >1^ I I 1111111 ·1111111< • {請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(is) 又’如第8圖所示,前段之積分處理部16,係包含: 兩個運算放大器140,141;兩個電容器142,143;兩個電 阻144 ’ 145 ;及開關146。由一方之運算放大器.“ο,電容 器142及電阻144來構成積分電路;對於透過電阻144來外 加於運算放大器140之反相輸入端子之a/d轉換器14之輸 出電壓進行給定之積分動作。又,後段之積分處理部18, w 係包含:兩個運算放大器150,151 ;兩個電容器152,1-53 :兩個電阻154’ 155;及開關156。由一方之運算放大器15〇 ,電容器152及電阻154來構成積分電路;對於透過電阻154 來外加於運算放大器150之反相輸入端子之前後積分處理 部16之輸出電壓,進行給定之積分動作。 且說,本實施形態之A/D轉換器,係適於例如作為獲 得電視接收器之RGB信號或亮度信號等之影像信號之電路 使用之用途。具體言之’電視接收機用之A/D轉換器,係 備有三組之第8圊所示之構成的電路,這些電路分別對應 "^於R、G、B資料之各個;其係於構成幀(對應於一圖像)之 每一掃描線,輸入有各為8位元之R、G、B資料,藉此生 成用來内插各資料之連續性R、G、B類比電壓。 由於在實際之積分電路會產生輸出電壓之漂移,所以 宜具備除掉此影響之電路。依照本實施形態,由含在前段 之積分處理部16之運算放大器141,電容器143及電阻145 來構成一將平均值保持於0位準之電路;且,調整運算放 大器140之非反相輸入端子之電壓位準,以便由運算放大 器140等所構成之積分電路之輸出平均值經常成為〇v。 本紙張兄度適闬中因國家標準(CNS)A4規格(21〇X297公釐〉 21 -----------I---裝.! —訂·--------線 •(請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(I9 ) 由含在後段積分處理部18之運算放大器15ι,電容器 153及電阻155來構成平均位準保持電路;且,調整運算玫 大器150之非反相輸入端子之電壓位準,以便由運算玫大 器150等所構成之積分電路之輸出平均值,經常與外加於 運算放大器151之非反相輸入端子之電壓位準同一。又, 外加於運算放大器151之非反相輸入端子之電麼位準,係 使用一將輸入資料其本身轉換成類比電壓以用來求出其平 均位準之值者》其為了求出此電壓位準而備有:由用來保 持依次輸入之輸入資料的D型觸發器所構成之資料保持部 180;由該所保持之數位資料產生類比電壓之a/d轉換器 182 ;及用來積分A/D轉換器182之輸出電壓的積分電路184 〇 又,為了清除每一幀含在二個積分處理部16, 18之各 積分電路的積分電容器中所存儲之電荷,而設有開關146 ’ 156;垂直熄滅信號係由藉d型觸發器來構成之同步化 電路186所同步化,而在垂直熄滅期間兩個開關146,156 成為接通狀態。此時,連接於運算放大器140之電容器142 及連接於運算放大器150之電容器152的各個分別被放電, 各積分電路則分別被復位。 第U圖係顯示定時控制部20之詳細構成。如該圖所示 ’定時控制部20,係包含:3位元計數器160 ;具有非反相 輸出之三値“異”電路(exclusiv_0R circuit)161〜163;具有 反相輸出之兩個“或,,電路(OR circuit)164,165 ;具有非反 相輸出之三個“與”電路(AND circuit) 166〜170 ;及具有反 本紙張尺度適用中因國家標準(CNS)Α4規格(210x297公釐) 22 ---------!' W--裝 -------訂-----ί·-^ {請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部智慧財產局員工消費合作社印製 •五、發明說明(20) 相輸出之“或,,電路171〜173。 又’第12圖,係顯示第11圖所示之定時控制部2〇之動 作疋時。於第12圖中所示之CLK、b0〜b2、cl〜c5、dl〜 之各波形係顯示,出現在第n圖中各附有符號之地方的 波形。一如第11圖及第12圖所示,3位元計數器160,係用 以進行與所輸入之時鐘信號CLK同步的計數動作;此時鐘 信號每上升即計數完了,而更新3位元輸出b0、bl、b2。. 使用上述定時控制部20來轉換含在各階梯函數產生部 11-1〜11-4之三個開關之通斷狀態,藉此可使第7圊(C)、(E) 、(G)、(I)所示之各階梯函數產生。具體言之,為了藉階 梯函數產生部1M使第7圊(c)所示之階梯函數產生,而藉 第11圊所示之“或”電路171之輸出(d3)、“與”電路169之輸 出(d7)、“與,,電路167之輸出(d2)、“與’,電路166之輸出(dl) 之邏輯狀態,分別轉換該階梯函數產生部内之四個試 驗狀態緩衝器100〜106之通斷狀態。 同樣’為了藉階梯函數產生部11 _2使第7圖(E)所示之 階梯函數’而藉第11圊所示之《或”電路173之輸出(d6)、“ 或”電路170之輸出(d8)、“或”電路172之輸出(d5)、“與”電 路168之輸出(d4)之遇輯狀態,分別轉換該階梯函數產生 部11-2内之四個試驗狀態緩衝器1〇〇〜1〇6之通斷狀態。為 了藉階梯函數產生部11-3使第7圖(G)所示之階梯函數波形 產生,而藉第11圖所示之‘‘與”電路169之輸出(d7)、‘‘或,, 電路171之輸出(d3)、“與”電路166之輸出(dl)、“與’,電路167 之輸出(d2)之邏輯狀態,分別轉換該階梯函數產生部 本紙張又度適用中國國家標革(CNS)A4規格(210x297公釐) 23 -------------裝--------訂---------線 <請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 五、發明說明(21 ) 内之四個試驗狀態緩衝器1〇〇〜1〇6之通斷狀態。為了藉階 梯函數產生部11-4使第7圖(I)所示之階梯函數產生,而藉 第Π圖所示之“與”電路170之輸出(d8)、“或,,電路173之輸 出(d6)、《與”電路168之輸出(d4)、“或”電路172之輸出(d5) 之邏輯狀態’分別轉換該階梯函數產生物1丨_4内之四個試 驗狀態緩衝器100-106之通斷狀態。 又,本發明並不限定於上述實施形態,可在本發明要 旨之範圍内實施各種變形。例如,上述實施形態,雖將抽 樣函數設成在全區域只能微分一次之有限台的函數,但將 可微分次數設定為二次以上也可。又,如第1囷所示,本 實施形態之抽樣函數,雖設成在t= ± 2收欽於0,但在t= 土 3以上收歛於0也可。例如,若設成在t=±3收歛於:〇時,將 含在第6圖所示之D/A轉換器之資料保持部和階梯函數產 生部之各數作為6’以六個之數位資料為對象進行内插處 理,藉此產生平滑地繫結該等數位資料之類比電壓即可。 .又’不一定限於使用有限台之抽樣函數來進行内插處 理,使用一在·〇〇〜+〇〇之範圍具有值之可微分有限次之抽 樣函數,僅使對應於有限抽樣位置之多數個數位資料作為 内插處理之對象也可。例如,假定這種抽樣函數係由二次 之區分多項式所定義時’可藉著微分各區分多項式二次, 而獲得給定之階梯函數波形,所以對於使用此階梯函數波 形來進行電.壓之合成的結果,進行二次之積分處理,藉此 可獲得平滑地繫結對應於數位資料之電壓的類比信號。 又,上述實施形態,雖說明用於電視顯像器之場合作 本紙張尺度適用令囷國家標準(CNS)A4规格(210 X 297公釐) 24 -----I----W--裝--------訂--------,u (請先閱讀背面之注意事項再填寫本頁) B7 五、發明說明(22) 為D/A轉換器之用途之一例,但其以外之用途,例如,若 將記錄於CD(ComPact disc)等數位之音頻資料轉換於類比 音頻等時,可使用本發明之D/A轉換器》 產業上之可利用性 一如上述,如依本發明,由於使分別對應於依次輸入 之多數數位資料之給定階梯函數產生後,將它們相加,其 後將該相加結果變換成類比電壓並加以積分,藉此可獲得 連續地變化之類比電壓’所以不需要為了獲得最後之類比 h號而使用低通遽波器,且,由於相位特性依處理信號之 頻率而異’所以不會有群延遲特性惡化之情事,可獲得畸 變少之輸出波形β又,較之進行附加取樣之習知手法,更 不需要増加零件之動作速度,所以沒有必要使用昂貴之零 件’可實現零件成本之降低。 -------------裝--------訂· {請先閱讀背面之注意事項再填寫本頁)
線 •經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家樣準(CNS)A4規格⑵〇χ297公爱) -25 - A7 B7 五、發明說明(23 ) 元件標號對照 10- 1〜10-4…資料保持部 11- 1〜11-4…階梯函數產生部 12…加法部 14…D/A轉換器 16,18…精分處理部 20…定時控制部 22…緩衝器 100,102…試驗狀態緩衝器 104,106…試驗狀態緩衝器 108(ADD)…加法器 120,122,124(ADD)…加法器 140,141…運算放大器 142,143…電容器 144,145…電阻 146…開關 150,151…運算放大器 152,153…電容器 154,155…電阻 156…開關 160···3位元計數器 161〜163···“異”電路 164,165..·“或”電路 166-170···“與”電路 171-173···“或”電路 b0,bl,b2"*3位元 CLK···時鐘信號 D,,D2,DyD8…數位資料 D-FF…D型觸發器 R,G,B…類比電壓 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 26 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)

Claims (1)

  1. π13 A8 B8 C8 D8 、申請專利範圍 經濟部中央橾準局貝工消費合作社印«. —種數位/類比轉換器,其特徵在於: 使給定之階梯函數產生,此階梯函數係分別對應 於以給定間隔輸入之多數個數位資料; 接著,對於對應於相加此等多數個階梯函數而得 的資料之電壓波形進行多數次之類比積分,藉此使連 續之類比信號產生,此連續之類比信號係平滑地繫結 對應於多數個前述數位資料之電壓間。 一種數位/類比轉換器,包含有: 多數個資料保持部,係在給定期間用以保持以給 定間隔輸入之多數個數位資料之各個; 多數個階梯函數產生部’係使給定之階梯函數, 與多數個前述資料之各輸入定時同步產生,該給定階 梯函數係對應於由前述多數個保持部之各個所保持之 數位資料; 加法部,係用以相加由多數個前述階梯函數產生 部之各個所產生之前述階梯函數值; 階梯電壓波形產生部,係用以生成階梯狀之類比 電壓,此類比電壓係對應於由前述加法部之加法處理 所得之數位資料;及 積分處理部,係對於由前述階梯電壓波形產生部 所生成之類比電壓,進行多數次之類比積分。 3.如申請專利範圍第2項所述之數位/類比轉換器,其特 徵為: 前述階梯函數,係設定為正區域與負區域之面積 2. (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 本紙張尺度逋用中國國家橾率(CNS ) A4规格(210X297公釐) 27 \ 六
    申請專利範圍 前述抽樣函數 具有有限台之值。 6·如申請專利範圍第 徵為: 前述抽樣函數 相等^ 申叫專利範圍第2項所述之數位/類比轉換器,其特 徵為: 、 則述階梯函數,具有一函數值,此值係就由區分 項式所構成之給定抽樣函數,微分前述區分多項式 之各個多數次,藉此而得者。 申請專利範圍第4項所述之數位/類比轉換器,其特 徵為: 、' 係其全區域只能微分一次,而且 項所述之數位/類比轉換器,其特 係在抽樣位置t從-2至+2間具有 〇以外之值的有限台之函數, 關於-2$t<-3/2,用(-t2-4t-4)/4 來定義; 關於-3/2$t<-l,用(3t2+8t+5)/4 來定義; 關於-l$t<-l/2,用(5t2+12t+7)/4 來定義; 關於-l/2gt< 1/2,用(-7t2+4)/4 來定義; 關於 l/2$t< 1,用(5t2-12t+7)/4 來定義; 關於 l$t<3/2,用(3t2-8t+5)/4 來定義; 關於 3/2$t<2,用(_t2+4t-4)/4 來定義》 如申請年利範圍第2項所述之數位/類比轉換器,其特 徵為: 前述階梯函數,係於對應於配置成等間隔之五個 本紙張尺度適用中國國家橾率(CNS ) A4洗格(210X297公釐) ---------^------tT------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 28 αδ〇ί1 c — 六、申請專利範圍 ABCD 刖述數位資料的給定範圍,由施有]、+3、+5、_7 +5 、 +3 、 所成 1之加權的同一幅度之八個區分區域 經濟部中央標準局貞工消費合作社印裝 8·如申請專利範圍第2項所述之數位/類比轉換器, 徵為: ' 前述階梯函數’係對於藉位元移位來進行_2、+2 +4 -8、-8、+4、+2、-2倍之乘法處理的結果,相 加前述數位資料本身,藉此分別實現前述加權。 9. 如申請專利範圍第5項所述之數位/類比轉*器其特 徵為: 、 進行前述類比積分之次數為二次; 使連續乏類比k號產生,此類比信號係平滑地繫 結對應於多數個前述數位資料之電壓。 10. 如申清專利範圍第6項所述之數位/類比轉換器,其特 徵為: 進行前述類比積分為二次; 使連續之類比信號產生,此類比信號係平滑地繫 結對應於多數個前述數位資料之電壓。 本紙張尺度適用t國两家梂準(CNS > M规格(210><297公着) 29 請 先 閲 面 之 注 訂
TW088110469A 1998-07-16 1999-06-22 Digital-analog convertor TW440773B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21853298A JP3992849B2 (ja) 1998-07-16 1998-07-16 デジタル−アナログ変換器

Publications (1)

Publication Number Publication Date
TW440773B true TW440773B (en) 2001-06-16

Family

ID=16721411

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088110469A TW440773B (en) 1998-07-16 1999-06-22 Digital-analog convertor

Country Status (7)

Country Link
US (1) US6411238B1 (zh)
EP (1) EP1098442B1 (zh)
JP (1) JP3992849B2 (zh)
CN (1) CN1135703C (zh)
DE (1) DE69930255T2 (zh)
TW (1) TW440773B (zh)
WO (1) WO2000004643A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3983475B2 (ja) * 1998-02-26 2007-09-26 新潟精密株式会社 デジタル−アナログ変換器
JP3992845B2 (ja) * 1998-06-17 2007-10-17 新潟精密株式会社 デジタル−アナログ変換器
JP2002271204A (ja) * 2001-03-07 2002-09-20 Sakai Yasue 補間関数生成装置および方法、デジタル−アナログ変換装置、データ補間装置、プログラム並びに記録媒体
JP3863844B2 (ja) * 2002-12-27 2006-12-27 松下電器産業株式会社 ステッピングモータ駆動装置、及びステッピングモータ駆動方法
CN1926768B (zh) * 2004-03-03 2010-07-14 独立行政法人科学技术振兴机构 信号处理装置和方法
US7817876B2 (en) * 2006-04-12 2010-10-19 Etron Technology, Inc. Method of noisy signal analysis and apparatus thereof
KR101379301B1 (ko) * 2013-02-19 2014-03-28 주식회사 아진엑스텍 고분해능 디지털 아날로그 컨버터 및 그 제어방법
US8981982B2 (en) * 2013-04-05 2015-03-17 Maxlinear, Inc. Multi-zone data converters
US20140314243A1 (en) * 2013-04-18 2014-10-23 Qualcomm Incorporated Click and pop noise reduction in headphones
CN104393856B (zh) 2014-10-24 2017-11-28 深圳市汇顶科技股份有限公司 一种斜坡波产生电路及其数模转换电路、指纹识别系统
JP6935912B2 (ja) * 2017-07-03 2021-09-15 Sldj合同会社 データ補間装置、およびデータ補間方法
CN113189035B (zh) * 2021-05-07 2024-04-19 福建加谱新科科技有限公司 一种阶梯叠加式傅里叶变换微分方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3543009A (en) * 1966-05-13 1970-11-24 Research Corp Binary transversal filter systems
US3617880A (en) * 1970-05-15 1971-11-02 Northern Electric Co Time domain reflectometer
NL164438C (nl) * 1970-11-18 1980-12-15 Philips Nv Inrichting voor het testen van de omzetnauwkeurigheid van een door een analoog-digitaalomzetter en een digitaal-analoogomzetter gevormde keten.
JPS5122150B1 (zh) * 1970-12-31 1976-07-07
US4591828A (en) * 1981-05-07 1986-05-27 Cambridge Consultants Limited Digital-to-analog converter
US4430641A (en) * 1981-05-11 1984-02-07 Tektronix, Inc. Charge-pump glitch filter
JPS63217816A (ja) * 1987-03-06 1988-09-09 Mitsubishi Electric Corp デイジタルフイルタ
JPH0681051B2 (ja) * 1987-10-30 1994-10-12 亮一 森 デジタルアナログ変換方式
JPH0681046B2 (ja) * 1988-05-24 1994-10-12 亮一 森 デジタルアナログ変換器
JP2558356B2 (ja) 1989-07-28 1996-11-27 アルパイン株式会社 デジタル・アナログ変換器
JP2993570B2 (ja) * 1990-01-23 1999-12-20 沖電気工業株式会社 デジタル/アナログ変換回路
JP3217126B2 (ja) 1992-06-18 2001-10-09 タムラ化研株式会社 感光性樹脂組成物

Also Published As

Publication number Publication date
EP1098442B1 (en) 2006-03-08
DE69930255T2 (de) 2006-11-16
CN1135703C (zh) 2004-01-21
CN1318224A (zh) 2001-10-17
US6411238B1 (en) 2002-06-25
DE69930255D1 (de) 2006-05-04
EP1098442A4 (en) 2004-03-10
WO2000004643A1 (fr) 2000-01-27
JP2000036748A (ja) 2000-02-02
JP3992849B2 (ja) 2007-10-17
EP1098442A1 (en) 2001-05-09

Similar Documents

Publication Publication Date Title
TW440773B (en) Digital-analog convertor
Prandoni et al. Signal processing for communications
CN106559078A (zh) 数模转换器中的可变长度动态元件匹配
CN1677965A (zh) 采用多相上变频器结构的数字调制器
JP3992845B2 (ja) デジタル−アナログ変換器
JP2000010960A (ja) データ補間方式
US6473011B1 (en) Serial D/A converter compensating for capacitor mismatch errors
WO2001045267A1 (fr) Circuit de surechantillonnage et convertisseur numerique-analogique
JP4397492B2 (ja) デジタル−アナログ変換器
WO2001045266A1 (fr) Convertisseur numerique-analogique
Lagadec Digital sampling frequency conversion
TW457780B (en) Digital-analog converter
Hamdy Applied signal processing: concepts, circuits, and systems
EP1164704B1 (en) Oversampling circuit and digital/analog converter
JP2001177414A (ja) オーバーサンプリング処理回路およびデジタル−アナログ変換器
Su Oversampling digital-to-analog conversion
JPH1174759A (ja) ディジタルフィルタ
WO2002047296A1 (fr) Filtre analogique
JPH0621820A (ja) サインマグニチュード出力装置
JPS6116991B2 (zh)
JPH061915B2 (ja) 非同期標本化周波数変換方式
JPH05122070A (ja) デジタル・アナログ変換器
JPS63300615A (ja) ディジタル補間器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees