JPS63300615A - ディジタル補間器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は低いサンプリング周波数を有するディジタル信
号を高いサンプリング周波数を有するディジタル信号に
変換し、更にその際に発生する高域のスプリアス信号を
除去する機能をも有するディジタル補間器に間する。

［従来の技術］ 一般的にこの種のディジタル補間器は、第２Ａ図に示す
様な構成を有する。例えは、サンプリング周波数が８Ｋ
Ｈｚのディジタル信号をサンプリング周波数が３２ＫＨ
２のディジタル信号に変換する場合、まず、第２Ａ図の
零挿入回路１が１２５マイクロ秒に１回は、入力データ
をそのまま出力し、続いて３１．２５マイクロ秒毎に補
間値として零を与える。この様子を第２Ｂ図の（１）（
２）に示す。この時、入力信号の周波数が第２Ｃ図の（
１）に示す様に、制限されているとすると補間後の信号
のスペクトラムは第２Ｃ図の（２）に示す様に８ＫＨ２
の整数倍を中心とするスプリアス信号か存在する。従っ
て、このスプリアス信号を抑制するためには、第２Ａ図
に示す様に帯域か４ＫＨ７の低域フィルタ２によって４
ＫＨ２以上の信号を除去する必要がある。この低域フィ
ルタが第２Ｄ図に示す様な周波数応答を持つ理想低域フ
ィルタであれば、ディジタル補間器の出力波形は第２Ｂ
図の（３）に示す様に理想的な内挿波形が得られる。ま
た出力信号のスペクトラムは第２Ｃ図の（３）に示す様
に入力信号のスペクトラムに完全に一致する。

しかし、現実的には以上の議論に用いた様な理想低域フ
ィルタは存在せず、何らかの近似を適用せざると得ない
。そこでよく用いられるのがインパルス応答が矩形応答
である矩形応答フィルタでその伝達関数は次式で与えら
れる。

ただし、ここてＮはアップサンプリング率で前述の例で
は３２に／８に＝４、このフィルタの周波数応答は第１
式に於てＺ＝ｅ２ｎＩ＝”　（ｆは周波数、ｆｓはサン
プリング周波数）を代入すれは得られる。代入を実行す
れは次式が得られる。

従って振幅特性は次式の様になる 第３式から明きらかな様に矩形応答フィルタは、ｆ＝に
−ｆｓ／Ｎ（ｋ＝１，２．・・Ｎ）に零点を持つ。従っ
て前述の零挿入による補間後の信号スペクトラムに現れ
るスプリアス信号の中心周波数付近で鋭い減衰率が得ら
れるので、スプリアス信号の除去に効果がある。スプリ
アス信号を更に抑制したいときは矩形応答フィルタと２
段縦続に接続され、その伝達関数は次式で与えられる。

＋　・・＋２Ｚ−”−３千１−”’−９このフィルタは
第４式から明きらかな様にインパルス応答か三角応答で
あり、三角応答フィルタと呼ばれる。一般的な補間器に
は、この三角応答フィルタがよく用いられる。

以下三角応答フィルタを用いた補間器の実現方法につい
て述べる。まず第４式に示す伝達関数より三角応答フィ
ルタは、ＦＩＲの直接構成が可能であることがわかる。

従って補間器は、第３図に示す様になる。次に三角応答
を用いた補間器の他の実現方法について考察する。一般
にインパルス応答がｈ　（ｉ）　　（ｉ＝ｏ、　　１．
２．　　・・２Ｎ−２）で表されるフィルタに信号Ｘ　
（ｎ）が入力された時その出力信号Ｙ　（ｎ）は次式で
与えられる。

一方、低域フィルタの入力となる零挿入後の信号Ｘ　（
ｎ）に於てＮ回に（Ｎ−１）回は零である事に着目し、
その信号列をＸｎ　（ｋ）（ｋ＝０゜１．２．・・・Ｎ
−１）とすれは と書ける。従って第５式のｈ（ｉ）が長さ２Ｎ−１の三
角検数（三角応答フィルタの係数）であるとしｌ　／　
Ｎ　、　　２　／　Ｎ　、　　・・・、（Ｎ−１）／Ｎ
。

１、　　（Ｎ＋１）／Ｎ、　　・・・、２／Ｎ、１／Ｎ
であるとすると第５式は次式の様に書ける。

ハニー〇〇、−−１１−ＣＯ Ｋ＝Ｑ、ｌ、２．−）４−１　　　−−（７）第７式に
於てに＝０のときＹｎ　（０）　＝Ｘ　（ｎ＝１）であ
るから、このＹｎ　（０）を用いて次式％式％ Ｖ′Ｘニーカー　士叉 に＝　０．ｌ　、２−　Ｎ−１−−（９）第８式で示さ
れた補間器の入出力の関係を直接実現すると第４図に示
す様になる。ここてＲＥＧＬ　　ＲＥＧ２は各々１サン
プル遅延を実現するためのレジスタであり、ＲＥＧＩは
入力信号のサンプリング周期に同期しており、ＲＥＧ２
は出力信号のサンプリング周期に同期しているものとす
る。

また１／Ｎはデータを１／Ｎ倍にする機能を示している
。

［発明が解決しようとする問題点］ 上述した従来の技術に於てまず第３図に示す補間器は、
遅延器がフィルタの長さ程度必要となるうえ、乗算器も
必要なので集積化に際しチップ面積が非常に大きくなる
という問題点を有している。

一方、第４図に示す補間器では、ＲＥＧ２に一度何らか
の誤ったデータが入力されるとリセットをかけない限り
スプリアスオフセットとしていつまでも残るという問題
点がある。

［問題点を解決するための手段および作用コ本発明のデ
ィジタル補間器はディジタル入力信号のサンプリング周
期Ｔ１だけ遅延したデータを格納するレジスタ１と入力
データとレジスタ１のデータとの差を２−Ｎ倍にするシ
フトレジスタと出力データを格納するレジスタ２とセレ
クタとを有し、シフトレジスタのデータとレジスタ２に
格納された出力信号のサンプリング周期Ｔ２　（Ｔ２＝
２−ＮＴ１）たけ遅延したデータとの和がレジスタ２に
新たな出力データとして格納され、レジスタ１にＴ１の
周期で人力データが格納され、このタイミングからＴ２
だけ遅延したタイミングでセレクタが切り換わり、レジ
スタ１のデータとシフトレジスタのデータとの和がレジ
スタ２に格納されて新たな出力データとなる機能を有し
ている。

したがって、上述した従来の補間器に対し、本発明はス
プリアスオフセットを発生する事なく補間動作を中断せ
ずに出力信号か得られる集積化に通した補間器の回路構
成を提供するために、第４図に示した回路において帰還
ループ内にあるレジスタすなわちＲＥＧ２に格納された
データをこのデータとは無関係な新たなデータに書き換
えるタイミングを有し、かつこの新たなデータは補間器
の出力となり得る値とするという独創的内容を有する。

［実施例］ 次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図においてＶＩＮはサンプリング周期Ｔ１でサンプ
リングされたディジタル信号の入力端子、Ｖ　ＯＵＴは
サンプリング周期Ｔ２　（Ｔ２＝２−ＮＴｌ）でサンプ
リングされたディジタル信号の出力端子を示す。またＲ
ＥＧＩ、ＲＥＧ２は各々レジスタ１、レジスタ２、Ａは
シフトレジスタ、Ｂはセレクタ、Ｃは加算器、Ｄは減算
器を示す。

サンププリング周其月Ｔ１でサンプリングされたディジ
タル入力と、レジスタ１に格納されているＴ１だけ遅延
されたディジタル入力との差の２−Ｎ倍がシフトレジス
タにより演算されて格納される。このシフトレジスタの
データはＴ２＠に読み出され、レジスタ２のデータと加
算され再びレジスタ２に格納されてサンプリング周期Ｔ
２でサンプリングされたディジタル出力となる。一方、
ディジタル入力はＴ１＠にレジスタ１に格納され、この
タイミング＝ｌ〇− からＴ２だけ遅延したタイミングでセレクタが切り換わ
りレジスタ１のデータとシフトレジスタのデータとの和
がレジスタ２に格納されてディジタル出力となる。

［発明の効果コ 以上説明した様に本発明は、帰還ループ内にあるレジス
タに格納されたデータをこのデータとは無関係な新たな
データに書き換えることができる効果があり、スプリア
スオフセットの発生はない。

このとき新たに書き換えられたデータは、全く意味のな
いデータではなく補間器の出力となり得る値とすること
ができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るディジタル補間器の構
成を示すブロック図、 第２Ａ図は従来例の構成を示すブロック図、第２Ｂ図（
１）〜（３）は従来例を理想化した状態の主要信号の波
形図、 第２Ｃ図（１）〜（３）は従来例の欠点を示す周波数特
性図、 第２Ｄ図は理想低域フィルタの周波数特性図。 第３図乃至第４図は従来例をそれぞれ示すブロック図で
ある。 ＶＩＮ・・・入力端子、 Ｖｏｕ丁・・出力端子、 ＲＥＧＩ・・レジスタ１、 ＲＥＧ２・・レジスタ２１ 、八・・・シフトレジスタ、 Ｂ・・・セレクタ、 Ｃ・・・加算器、 Ｄ・・・減算器。

Claims (1)

【特許請求の範囲】
1. 任意のサンプリング周期Ｔ＿１でサンプリングされたデ
   ィジタル信号を入力として、該入力信号のサンプリング
   周期の２＾−＾Ｎ倍（Ｎは整数）のサンプリング周期Ｔ
   ＿２（Ｔ＿２＝２＾−＾ＮＴ＿１）でサンプリングされ
   たディジタル信号を出力とするディジタル補間器におい
   て、前記ディジタル入力信号を１サンプリング周期（Ｔ
   ＿１）遅延させたデータを格納する第１のレジスタと、
   入力データと前記第１のレジスタのデータとの差を２＾
   −＾Ｎ倍にするシフトレジスタと、出力データを格納す
   る第２のレジスタと、セレクタとを備え、前記シフトレ
   ジスタのデータと前記第２のレジスタに格納された１サ
   ンプリング周期＜Ｔ＿２）遅延された出力データとの和
   が前記第２のレジスタに新たな出力データとして格納さ
   れ、更に前記第１のレジスタにサンプリング周期Ｔ＿１
   で入力データが格納され、該時刻からＴ＿２だけ遅延し
   た時刻に前記セレクタが切り換わり、前記第１のレジス
   タのデータと前記シフトレジスタのデータとの和が前記
   第２のレジスタに格納されて該データが新たな出力デー
   タとなることを特徴とするディジタル補間器。