TW436784B - Anti-fuse programming circuit with cross-coupled feedback loop - Google Patents

Description

五、發明說明（1) 本發明是有關於反熔絲編程電路，且特別是有關於一 種具有交越耦合回授環路之反熔絲編程電路，其可以迅速 阻隔反熔絲編程後所形成之電流路徑，進而使電流消耗最 小化、並使輸出信號穩定於高速之下。 一般熔絲，在通過電流超越一既定值時，會因生成高 溫而熔斷，進而形成一開路以保護關聯的裝置。 另外，熔絲亦可用在記憶體裝置的冗餘電路中，使錯 誤線（Failed line)得以多餘線（Spare line)取代。要編 程使用的熔絲，目前已提出有數種方法。舉例來說，電性 溶絲方法（Electrical fuse method)便是施加過量電流 (Overcurrent)以嫁斷炫絲，而雷射切割方法（Laser cutting method)則是施加雷射光束以溶斷熔絲。 在上述方法中，雷射切割方法，因簡單、可靠、容易 安排’而廣為採用。在這個例子中，炫絲是以複晶石夕線或 金屬線所製成。 過量電流的切割方法則需要高電流驅動器及熔絲炼塾 (Fuse blowing pad) ’因此會佔去較大面積。另外，剩餘 物（Residue)亦會在切割後殘留，造成關閉現象 (Switch-off phenomenon) 〇 利用雷射光束切割複晶矽的例子中，要精確施加雷射 光束至複晶石夕時可能會發生錯誤，且剩餘物亦會在切割後 殘留。在這個例子中’雷射切割方法需要大量處理時間， 且不易精確實施。另外’這種方法亦無法在封裝階段修 復，導致可靠度的降低。

第5頁 ! ' 4367 84 為解決上述問題’近來乃提出一種新元件，所謂的反 熔絲，其可在封裝階段輕易地編程。 反溶絲的編程是連接（Interconnect)上電極及下電 極。也就是說’反熔絲是在上電極及下電極間形成絕緣 層’使其可以介電崩潰電壓（Dielectric breakd〇wn voltage)^即上電極及下電極的電壓差，輕易打斷。 觀點 反炫絲的編程是連接兩電極，而一般溶絲 的編程則是將兩電極彼此切斷。 因此’可以編程炼絲、並確認編程結果的電路便有其 需要。 根據上述問題，本發明的目的是提供一種具有交越耦 合回授環路之反熔絲編程電路’其可以迅速阻隔反熔絲編 程後所形成之電流路徑’進而使電流消耗最小化、並使輸 出“號穩定於高速之下。 根據^發明，本發明乃提供一種反炼絲編程電路，其 具有.操作切換部，以二分之一操作電壓預充電該反熔 絲T程電4—反熔絲，連接該操作切換部，會在供應一 過里電流時介電崩冑；—感應信號輸人部，輸人—感應信 號以確認該反熔絲之編程狀態；-崩潰電壓供應部，供應 一源電，以崩=该反熔絲；一輸出部，根據該感應信號輸 入部之該感應信號輸出一信，藉以表示該反熔絲之編程 狀態，回f广，在低功率及高速度的情況下，回授該輸 出邙之輸出仏冑’ 一電流阻隔部，根據該回授部之—控制 信號以阻隔該崩潰電塵供應部至該㈣之—電流路徑；一

ί 4367 84 五、發明說明（3) 逆電流防止部’阻隔自該回 一閂鎖部，根據該輸出部之 在該二分之一操作電塵。 反熔絲在二分之一操作 電壓時介電崩潰。 在未輸入編程信號之正 應二分之一操作電壓至反熔 至二分之一操作電壓。二分 穩固’即使在預充電電壓仍 若在預充電狀態下輸入 潰電壓供應裝置會提供源電 若在反熔絲已編程之狀態下 絲的編程狀態’則輸出裝置 電崩潰狀態。 反溶絲的介電崩潰狀態 置至反溶絲之電流路徑之形 用則是根據輸出裝置之控制 進一步的電流消耗。 回授裝置的功用是回授 制電流阻隔裝置’使電流阻 的情況下阻隔電流路徑。逆 回授裝置至輸出裝置的電流 為該本發明之上述目的 懂’下文特舉較佳實施例， 授至該輪出部之電流；以及 控制信號以將該反熔絲穩固 電壓時維持絕緣狀態、並在源 常狀態時，操作切換裝置會供 絲編程電路，藉以將其預充電 之一操作電壓是由閂鎖裝置所 不穩定時。 編程信號以編程反熔絲，則崩 壓至反溶絲以造成介電崩潰。 輪入感應信號，藉以確認反熔 會輸出信號以表示反熔絲的介 可能會導致自崩潰電壓供應裝 成。此時’電流阻隔裝置的功 信號阻隔電流路徑，藉以避免 輸出裝置的控制信號，藉以控 隔裝置可以在低功率及高速度 電流防止裝置的功用是阻隔自 〇 、特徵、和優點能更明顯易 並配合所附圖式’作詳細說明

1 436 7 8 4 五、發明說明（4) 如下： [圖式簡單說明] ^第1圖是本發明一實施例之反熔絲編程電路結構之電 路圖以及 第2圖是第1圖反熔絲編程電路之輸入/輸出信號之模 擬結果圖。 符號說明 1 〇操作切換部；2 0〜感應信號輸入部；3 0 ~輸出部； 40〜回授部；50〜逆電流防止部；60〜崩潰電壓供應部； 電流阻隔部；80〜閂鎖部；9〇〜反熔絲。 [實施例] 第1圖是本發明一實施例之反熔絲編程電路結構之電 路圖’其應用於一記憶體裝置。 請參考苐1圖，操作切換部1〇是以二分之一操作電壓 Η V C C預充電反炫絲。為此，操作切換部1 〇中設有第一 ρ μ 〇 $ 電晶體Ρ1。 第一 PMOS電晶想Ρ1的源極連接二分之―操作愿hvcc， 汲極連接反熔絲9 0 —端，閘極則輸入一互補的預充電信號 prechb 。 反熔絲90 —端及第一PMOS電晶體pi汲極的共同連接點 (Common connection point)隨後稱為節點a。 感應信號輸入部20具有第三NM0S電晶體N3，其汲極連 接熔絲90的另一端’源極連接地點電壓端，閘極則輸入一 錯誤位址信號ADDR。

麵 第8頁 i 436784 五、發明說明（5) 輸出部30具有第一反相器INV1 ，用以將節點a的電壓 反相，以及第二反相器INV2，用以將第一反相器INV1的輸 出信號反相。 第一反相器INV1及第二反相器INV2是操作在二分之一 操作電壓HVCC ’因此輸出部30的輸出，或第二反相器INV2 的輸出’即使在高電壓狀態時亦只有二分之一操作電壓 HVCC。 、 回授部40具有交越耦合回授環路，其操作於源電壓 vcc以將反炼絲編程電路的輸出電壓repb變動快速回授。 為此，交越耦合回授環路具有第六PM〇s電晶體p6及第 七PMOS電晶體P7 ^第六PMOS電晶體p6的源極連接源電壓 vcc，閘極連接第七PM0S電晶體P7的汲極。第七pM〇s電晶 體P7的源極連接源電壓VCC，閘極連接第六pm〇s電晶體P6 的汲極。第六PMOS電晶體P6的汲極亦經由第一NM〇s電晶體 N1連接第一反相器INV1的輸出端，且第七pM〇s電晶體p7的 汲極亦經由第二關OS電晶體N2連接第二反相器INV2的輸出 搞的ί ί *第六PMGS電晶體P6沒極及第—NMGS電晶體N1汲 =點係稱為節點b，且第七圓電晶_極 及第：龍S電晶體N2汲極的共同連接點係稱為節點C。 -防ί ;=os:晶體N1及第二_s電晶體n2會建構-逆電 Ν2的閘極要連接二八f ^電晶體N1及第二NM0S電晶體 態。 n 刼作電- HVCC，使其維持開啟狀 ;436784 五、發明說明（6) 右源電壓V C C分別施加於節點b及節點c，電流路徑會 分別形成於節點b及節點c至第一反相器INV1及第二反相器 INV2之間’使逆電流產生。不過，因為第一 NMOS電晶體Ni 及第二NMOS電晶體N2會因二分之一操作電壓HVCC而維持於 開啟狀態，故通過電流量會對應於二分之一操作電壓H 與各別臨界電壓Vt的差值。因此，電流便不會逆流。 崩潰電壓供應部6 0是根據互補的編程信號Pgmb操作， 藉以將源電壓V C C供應至節點a。為此，崩潰電壓供應裝置 30具有第二PMOS電晶體P2。 電流阻隔部70是用來中斷（Interrupt)反炫絲90的崩 潰電壓，或來自崩潰電壓供應部6〇之源電壓VCC ,藉以在 編程熔絲90後阻隔自崩潰電壓供應部60至反熔絲9〇的電流 路徑《為此，電流阻隔部70具有第三PMOS電晶體P3。 崩潰電壓供應部60中第二PMOS電晶體P2的源極連接源 電壓VCC，汲極連接電流阻隔部7〇中第三PM〇s電晶體p3的 源極’閑極則輸入互補的編程信號pgmb。第三電晶體 P 3的没極連接節點a ’閘極連接節點匕以根據源電壓v〔 c操 作。 、 閃鎖部8 0是用來穩固節點a的電壓，使反熔絲編程電 路的輪出不會因電壓不穩定而產生變動。為此，閂鎖部 具有第四PMOS電晶體P4 ,其根據一編程信號pgm以操作， 以及第五PMOS電晶體’其根據第一反相器INV1的輸出信號 以操作。第四P Μ 0 S電晶體P 4的源極連接二分之一操作電 壓，汲極連接第五PMOS電晶體Ρ5的源極《第五pmos電晶體

4367 84 五、發明說明（7) P 5的汲極連接節點a。 在正常狀態下’編程信號pgm為低電位，且第四PMOS 電晶體P 4為開啟狀態。另外，節點a根據互補的預充電信 號prechb而由二分之一操作電壓HVCC預充電，使第一反相 器INV1的輸出變成低電壓。因此，第五PM0S電晶體p5會開 啟以供應二分之一操作電壓Η V C C至節點a，進而穩定節點a 的電壓。 若編程信號pgm由低電壓變成高電壓以維程反熔絲 90，第四PMOS電晶體P4會關閉。第五PM0S電晶體p5亦會關 閉’因為第一反相器I NV1的輸出會在編程反熔絲時，由低 電壓變成高電壓。因此，第五PMOS電晶體P5的功用是阻隔 二分之一操作電壓HVCC產生電流流向節點&之電流路徑， 進而使高電壓（即二分之一操作電壓^^(；〇得閂鎖於第一反 相器INV1的輸出端。 反溶絲編程電路會在節點c產生輸出repb，藉以確認 反熔絲90的編程狀態。 第2圖是第1圖反熔絲編程電路之輸入/輸出信號之模 擬結果圖。 本發明上述反熔絲編程電路結構的操作將配合第2圖 詳細說明如下。 首先，在正常狀態下，互補的預充電信號prechb會變 成低電位以預充電反搭絲編程電路，使操作切換部1〇的第 一PMOS電晶體P1開啟以供應二分之一操作電MHVCC至節點 a °因此’反炼絲編程電路是由二分之一操作電壓HVCC預

m

麵 436 7 8 4 五、發明說明（8) 充電。 隨後’輸入部30中節點a的二分之一操作電壓hvcc會 由第一反相器INV1自高電壓反相為低電壓，再由第二反相 器INV2自低電壓反相為高電壓。因此，節點b會變成低電 壓，且節點c會變成高電壓。 在回授部40中’因為節點b變成低電壓，第七PM〇s電 曰曰體P 7會開啟以傳送源電壓v C C至節點c，使輸出電壓r e p b 變成向電壓。另外’因為節點c變成高電壓，第六ρΜ〇ς電 晶體Ρ6會關閉’使節點b維持在低電壓。節點b的低電壓則 施加於電流阻隔部70中第三PMOS電晶體P3的閘極，使第三 PMOS電晶體P3維持開啟狀態。 在閂鎖部80中，節點a的預充電電壓（或二分之一操作 電壓HVCC)會由第一反相器INV1自高電壓反相成低電壓， 然後再施加於第五PMOS電晶體P5的閘極，使第五電晶 體P5維持開啟狀態。 若互補的預充電信號prechb在上述預充電條件下變成 高電壓且錯誤位址信號ADDR變成高電壓，則第三nm〇S電晶 體N3會開啟。不過，因為編程信號ΜΠ1仍為低電壓，故反 熔絲9 0不會發生介電崩潰，且節點a亦不會充電。 隨後’當編程信號pgm變成高電壓以編程反熔絲9 〇 時，閂鎖部80之第四PMOS電晶體P4會關閉以阻隔二分之一 操作電壓HVCC供應至節點a =因為互補的編程信號pgmb會 變成低電壓，崩潰電壓供應部60的第二PMOS電晶體P2會開 啟以經由第三PMOS電晶體P3供應源電壓VCC至節點a。因

第12頁 4 3 6 7 8 4 五、發明說明（9) 此’自節點a，經由反熔絲90及開啟的第三NMOS電晶體 N3 ’至地點電壓端之一電流路徑便會形成，使反熔絲9〇介 電崩潰。因此，反熔絲90便可藉介電崩潰以編程。 若熔絲9 0在上述情況下介電崩潰，節點a會自高電壓 變成低電壓，然後再以第一反相器Ϊ NV1由低電壓反相成高 電壓。第一反相器INV1的高電壓輸出則傳經由第一NMOS電 晶體N1傳送至節點b，使其變成高電壓。第五PMOS電晶體 P5會根據第一反相器I NV 1的高電壓輸出而關閉，藉以避免 在節點a因源電壓VCC而產生的送電流。 再者，節點b的高電壓會關閉第三PMOS電晶體P3，其 先前係開啟以經由崩潰電壓供應部60供應源電壓VCC至節 點a °因此，因編程反熔絲9 0而產生之電流路徑便可以阻 隔’使額外電流無法通過。 第三PM0S電晶體P3會被回授部40的源電壓VCC關閉。 因此，回授部40的功用是快速關閉第三PMOS電晶體 P3、並維持其穩定。 若反熔絲9 0在上述情況下介電崩潰，節點a會根據開 啟的第三NMOS電晶體N3而變成低電壓。節點a的低電壓則 由第一反相器INV1反相成高電壓，再由第二反相器INV2反 相成低電壓《第二反相器INV2的低電壓輸出則傳送至節點 c，使輸出電壓repb變成低電壓。 節點c的低電壓會開啟第六PMOS電晶體P6，並使節點b 變成高電壓。因此，第七PMOS電晶體P7會關閉以維持第二 反相器INV2的輸出。在這種情況下，反熔絲編程電路的輸

第13頁 .f 4 3 6 7 8 4 五、發明說明（10) 出值得以快速穩定，且電流阻隔部7 0會根據回授部4 0的源 電壓VCC操作，而非第二反相器ίΝν2的二分之一操作電壓 Η V C C ’使電流消耗得以避免。 由上述可知，根據本發明，反熔絲可於半導體裝置之 封裝階段時，在介電崩潰的情況下編程以連接兩電極。這 亦改善了可靠度。 再者，在輸出部提供源電壓驅動之交越耦合回授環 路’亦可以確認反熔絲之編程狀態。因此，反炫絲編程後 的電流路徑可以在低功率高速度的情況下阻隔，使電流消 耗大幅降低。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此項技藝者，在不脫離本發明之精 神和範圍内，當可作更動與潤飾，因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。

第14頁

Claims (1)

1. 436784 六 申請專利範圍 分之一操作電壓預充電該反熔 1.—種反熔絲編程電路，包括： 一操作切換裝置，以 絲編程電路； Ά η士入反熔絲’連接該操作切換裝置，會在供應-過量電 流時介電崩潰； 感應仏號輸入裝置’輸入一感應信號以確認該反熔 絲之編程狀態； 一朋潰電壓供應裝置，供應一源電壓以崩潰該反熔 絲； ，一輪出裝置’根據該感應信號輸入裝置之該感應信號 輸出一信號’藉以表示該反熔絲之編程狀態； 一回授裝置*在低功率及高速度的情況下，回授該輸 出裝置之輸出信號； 一電流阻隔裝置，根據該回授裝置之一控制信號以阻 隔該崩潰電壓供應裝置至該熔絲之一電流路徑； 一逆電流防止裝置，阻隔自該回授裝置至該輸出裝置 之電流；以及 一閂鎖裝置，根據該輸出裝置之—控制信號以將該反 炼絲穩固在該二分之一操作電壓。 2.如申請專利範圍第1項所述的反熔絲編程電路，其 中該操作切換裝置具有一PMOS電晶體，連接於一二分之一 操作電壓端及該反惊絲之間、it根據預充電仏號以操 作。 3 ·如申請專利範圍第1項所述的反熔絲編程電路，其

   8. 士申凊專利範圍第1項所述的反溶絲編程電路，其 中該逆電流防止裝置具有一雷a押，4e /j(_ 電日日體，刼作於該二分之一择 作電壓’在該回授裝置操作於蜂满雷阿n士 π 1铞邗於及你電壓時避免該回授裝置

   第16頁 ! 436 7 8 A 六、申請專利範圍 之一輸出信號傳送至該輸出裝置。 9.如申請專利範圍第1項所述的反熔絲編程電路，其 中該閂鎖裝置具有： 一第一PMOS電晶體，根據一編程信號操作，供應該二 分之一操作電壓至該反熔絲；以及 一第二PMOS電晶體，串連該第一PMOS電晶體，根據該 該輸出裝置之該控制信號以控制自該熔絲至一二分之一操 作電壓端之一電流路徑。

   第17頁