KR19980047624A

KR19980047624A - 센스엠프

Info

Publication number: KR19980047624A
Application number: KR1019960066133A
Authority: KR
Inventors: 장승호
Original assignee: 문정환; 엘지반도체 주식회사
Priority date: 1996-12-16
Filing date: 1996-12-16
Publication date: 1998-09-15

Abstract

본 발명은 메모리의 프로그램 속도와 읽기동작 속도를 증가시킨 센스엠프에 관한 것으로, 종래의 센스엠프는 기준셀과 테스트셀에서 출력되는 데이타의 전압을 비교하여 테스트셀의 프로그램 여부를 판단함으로써, 메모리의 프로그램 동작시 또는 읽기동작시에 그 속도가 감소하는 문제점이 있었다. 이러한 문제점을 감안한 본 발명은 데이타를 읽고자 하는 테스트셀(CELL1)의 드레인 소스간 전압을 조절하는 전압제한부(10)와; 상기 전압제한부(10)의 출력데이타와 기준셀(CELL2)의 출력데이타의 전류를 비교하여 출력하는 전류비교 래치(20)로 구성되어 기준셀과 테스트셀에서 출력되는 데이타에 의해 발생한 전류를 비교함으로써, 메모리의 프로그램속도 및 읽기동작 속도를 향상시키는 효과가 있다.

Description

센스엠프

본 발명은 센스엠프에 관한 것으로, 특히 전류비교형 래치를 사용하여 메모리의 프로그램 및 읽기동작의 속도를 증가시킨 센스엠프에 관한 것이다.

종래의 센스엠프는 메모리의 기준셀과 데이타를 읽고자하는 셀의 전압을 래치에 인가받아 비교하여, 그 읽고자하는 테스트셀의 데이타가 큰 경우 비트라인을 통해 증폭출력하였으며 이와 같은 종래의 센스엠프를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 1은 종래의 센스엠프 회로도로서, 이에 도시된 바와 같이 두 비트라인신호(BL,)에 따라 테스트셀(CELL1)과 기준셀(CELL2)에서 출력되는 데이타를 각각의 드레인에 인가받고, 각각의 게이트에 인가되는 워드라인신호(WL)에 따라 도통제어 되는 엔모스(NM3), (NM2)와; 상기 엔모스(NM3), (NM2)의 소스측 신호를 인가받아 래치하여 출력신호(OUT), ()를 출력하는 입출력단이 상호 접속된 인버터(INV1), (INV2)를 구비하는 래치부(2)로 구성된다.

이하, 상기와 같이 구성된 종래의 센스엠프의 동작을 설명한다.

먼저, 비트라인신호(BL), ()가 고전위로 인가되면 테스트셀(CELL1)과 기준셀(CELL2)의 데이타가 엔모스(NM1), (NM2)의 드레인에 각각 인가된다. 이때, 상기 엔모스(NM1), (NM2)의 게이트에 워드라인신호(WL)가 고전위로 인가되면 상기 엔모스(NM1), (NM2)의 드레인에 인가된 데이타는 래치부(2)에 인가된다. 또한, 테스트셀(CELL1)의 출력데이타가 고전위이고, 기준셀(CELL2)의 전위가 저전위이면 상기 래치부(1)의 출력신호(OUT), ()는 각각 저전위와 고전위로 증폭출력되어, 데이타를 읽고자 하는 셀이 프로그램되어 있음을 알 수 있게 된다.

그 다음, 테스트셀(CELL1)이 프로그램되지 않은 상태라면 그 출력데이타가 저전위이고, 기준셀(CELL2)의 데이타가 저전위이면 상기 래치부(2)의 출력신호(OUT), ()는 부정상태가 되어, 테스트셀(CELL1)이 소거되었음을 알 수 있게 된다.

상기와 같이 종래의 센스엠프는 기준셀(CELL2)의 데이타와 테스트셀(CELL1)의 데이타의 전압을 비교하여 그 테스트셀(CELL1)의 데이타를 증폭출력하게 된다.

그러나, 종래의 센스엠프는 프로그램시에 테스트셀의 드레인 소스간 전압의 크기를 조절할 수 없으며, 비트라인 전압의 스윙으로 인해 속도가 감소하는 문제점이 있었다.

상기와 같은 문제점을 감안한 본 발명은 기준셀의 데이타와 데이타를 읽고자 하는 셀의 데이타를 전류로 비교하여 증폭출력하고, 프로그램시 테스트셀의 드레인-소스간 전압을 조절할 수 있는 센스엠프의 제공에 그 목적이 있다.

도 1은 종래 센스엠프의 회로도.

도 2는 본 발명에 의한 센스엠프의 블럭도.

도 3은 본 발명에 의한 센스엠프의 일실시도.

도 4는 도 3에 있어서 출력신호의 파형도.

*도면의 주요부분에 대한 부호의 설명*

10 : 전압제한부20 : 전류비교 래치

CELL1 : 테스트셀CELL2 : 기준셀

NM1~NM4 : 엔모스PM1~PM6 : 피모스

INV1 : 인버터

상기와 같은 목적은 전류비교형 래치를 사용하여 기준셀과 데이타를 읽고자하는 셀의 출력전류를 비교하고, 전압조절부에서 데이타를 읽고자하는 셀의 출력데이타의 값에 따라 그 출력데이타의 값을 소정의 전압값으로 조절함으로써 달성되는 것으로, 이와 같은 본 발명에 의한 센스엠프를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. 도 2는 본 발명에 의한 센스엠프의 회로도로서, 이에 도시된 바와 같이 데이타를 읽고자 하는 테스트셀(CELL1)의 드레인 소스간 전압을 조절하는 전압제한부(10)와; 상기 전압제한부(10)의 출력데이타와 기준셀(CELL2)의 출력데이타의 전류를 비교하여 출력하는 전류비교 래치(20)로 구성되며, 도 2는 본 발명에 의한 센스엠프의 일실시도로서, 이에 도시된 바와 같이 상기 전압제한 회로는 테스트셀(CELL1)의 출력데이타를 반전하는 인버터(INV1)와, 상기 인버터(INV1)의 출력신호를 게이트에 인가받아 도통제어되어 그 드레인에 인가되는 테스트셀(CELL1)의 출력데이타를 전류비교 래치(20)로 출력하는 엔모스(NM3)로 구성되며, 상기 전류비교 래치(20)는 그 소스에 전원전압(VDD)을 인가받고, 게이트 및 드레인이 기준셀(CELL2)의 드레인에 공통접속된 피모스(PM5)와, 그 소스에 전원전압(VDD)을 인가받고, 그 게이트가 기준셀(CELL2)의 드레인에 접속되어, 상기 기준셀(CELL2)의 상태에 따라 그 드레인측으로 상기 피모스(PM5)에 흐르는 전류와 동일한 기준전류(IR)을 흐르게 하는 피모스(PM6)를 구비하는 전류미러부(21)와; 그 소스에 전원전압(VDD)을 인가받고, 게이트 및 드레인이 상기 전압제한부(10)에 접속되어 테스트셀(CELL1)의 드레인에 공통접속된 피모스(PM4)와, 그 소스에 전원전압(VDD)을 인가받고, 그 게이트가 테스트셀(CELL1)의 드레인에 접속되어, 상기 테스트셀(CELL1)의 상태에 따라 그 드레인측으로 상기 피모스(PM4)에 흐르는 전류와 동일한 테스트전류(IT)를 흐르게 하는 피모스(PM3)를 구비하는 전류미러부(22)와; 그 게이트에 리셋신호(R)를 인가받아 도통제어되는 엔모스(NM4)와, 상기 피모스(PM6)의 드레인측과 접지 사이에 직렬접속되고, 상기 엔모스(NM4)의 소스에 각각의 게이트가 접속되며, 각각의 드레인이 상기 엔모스(NM4)의 드레인측 접속된 피모스(PM2) 및 엔모스(NM2)와; 상기 피모스(PM3)의 드레인측과 접지사이에 직렬접속되고, 각각의 게이트가 상기 엔모스(NM4)의 드레인에 접속되며, 각각의 드레인의 상기 엔모스(NM4)의 소스측에 접속된 래치부(23)로 구성된다.

이하, 본 발명에 의한 센스엠프의 동작을 상세히 설명한다.

먼저, 기준셀(CELL2)은 프로그램이 되지않은 상태이므로, 피모스(PM5)의 소스에서 드레인 쪽으로는 기준전류(IR)가 흐르게 되며 그에 따라 피모스(PM6)의 소스측에서 드레인쪽으로도 기준전류(IR)가 흐르게 된다. 또한 테스트셀(CELL1)은 그 프로그램 정도에 따라 출력되는 데이타의 전위가 다르므로, 그 테스트셀(CELL1)의 출력데이타를 발전 하여 출력하는 인버터(INV1)의 출력값도 변하게 되어 엔모스(NM3)의 채널이 형성되는 크기를 조절한다. 이에 따라 피모스(PM4)의 소스에서 드레인으로 흐르는 테스트전류(IT)의 값도 변하게 되며, 피모스(PM3)의 소스에서 드레인으로 흐르는 상기 테스트전류(IT)의 값도 변하게 된다. 즉, 테스트셀(CELL1)은 출력데이타의 전위가 클수록 테스트전류(IT)는 작아지게 되며, 그 테스트전류(IT)의 값이 기준전류(IR)보다 작아지는 경우 상기 테스트셀(CELL1)의 프로그램된 상태로 인식하게 된다.

또한, 도 3은 본 발명에 의한 센스엠프의 출력파형도로서, 이에 도시된 바와 같이 리셋신호(R)가 고전위로 인가되며, 그 리셋신호(R)를 게이트에 인가받은 엔모스(NM4)는 턴온되어 두 출력신호(OUT), ()는 같은 전위로 만든다. 이때 테스트셀(CELL1)에 프로그램을 실시하며, 그 테스트셀(CELL1)의프로그램 상태를 확인하기 위해서 상태 리셋신호(R)를 저전위로 인가한다. 이에 따라 엔모스(NM4)는 턴오프되고, 두 출력신호(OUT), ()는 다른 전위가 된다. 이때, 테스트전류(IT)가 기준전류(IR) 보다 작아서 출력신호(OUT)가 출력신호()보다 큰 경우에는 테스트셀(CELL1)이 프로그램된 상태로 인식하여 프로그램을 중단하고, 테스트전류(IT)와 기준전류(IR)가 동일하여 두 출력신호(OUT), ()가 동일한 경우 또는 테스트전류(IT)가 기준전류(IR) 보다 커서 출력신호(OUT), 출력신호()보다 작은 경우에는 프로그램이 되지않은 상태로 인식하여 다시 리셋신호(R)를 고전위로 인가하여 두 출력신호(OUT), ()를 동일한 전위로 만든 후, 테스트셀(CELL1)을 프로그램한다. 상기와 같은 동작의 반복으로 테스트셀(CELL1)은 프로그램이 되며, 프로그램 동작의 속도는 전류를 비교하여 그 출력값을 얻어내므로 전압을 비교하는 경우보다 빠르게 된다.

또한, 상기 프로그램이 완료된 반도체 메모리의 읽기 동작시에는 상기한 프로그램의 방법과 마찬가지로 테스트셀(CELL1)의 프로그램 여부에 따라 래치부(23)는 기준전류(IR)와 테스트전류(IT)를 비교하여 테스트전류(IT)가 작은 경우 프로그램이 된 상태로 인식하며, 테스트전류(IT)가 큰 경우 그 테스트셀(CELL1)은 프로그램이 되지 않은 상태로 인식한다.

상기한 바와 같이 본 발명에 의한 센스엠프는 기준셀과 테스트셀의 전류를 비교하여 프로그램의 여부와, 읽기동작을 수행함으로써, 그 동작속도가 증가하는 장점과, 전압제한부(10)를 구비하여 비트라인의 전압스윙에 의한 속도의 저하를 방지하며, 프로그램시 테스트셀(CELL1)의 소스 게이트간 전압을 사용자의 임의로 조절할 수 있는 효과가 있다.

Claims

데이타를 읽고자 하는 테스트셀(CELL1)의 드레인 소스간 전압을 조절하는 전압제한부(10)와; 상기 전압제한부(10)의 출력데이타의 전위에 따라 테스트전류(IT)를 발생하는 전류미러부(22)와, 기준셀(CELL2)의 출력데이타의 전위에 따라 기준전류(IR)를 발생하는 전류미러부(21)와, 상기 기준전류(IR)와 테스트전류(IT)를 비교하여 출력신호(OUT), ()를 출력하는 래치부(23)를 구비하는 전류비교 래치(20)로 구성하여 된 것을 특징으로 하는 센스엠프.
제1항에 있어서, 전압제한 회로(10)는 테스트셀(CELL1)의 출력데이타를 반전하는 인버터(INV1)와, 상기 인버터(INV1)의 출력신호를 게이트에 인가받아 도통제어되는 엔모스(NM3)로 구성하여 된 것을 특징으로 하는 센스엠프.
제1항에 있어서, 전류미러부(21)는 그 소스에 전원전압(VDD)을 인가받고 게이트 및 드레인이 기준셀(CELL2)의 드레인에 공통접속된 피모스(PM5)와, 그 소스에 전원전압(VDD)을 인가받고, 그 게이트가 기준셀(CELL2)의 드레인에 접속되어, 상기 기준셀(CELL2)의 상태에 따라 그 드레인측으로 상기 피모스(PM5)에 흐르는 전류와 동일한 기준전류(IR)을 흐르게 하는 피모스(PM6)로 구성하여 된 것을 특징으로 하는 센스엠프.
제1항에 있어서, 전류미러부(22)는 그 소스에 전원전압(VDD)을 인가받고, 게이트 및 드레인이 상기 전압제한부(10)에 접속되어 테스트셀(CELL1)의 드레인에 공통접속된 피모스(PM4)와, 그 소스에 전원전압(VDD)을 인가받고, 그 게이트가 테스트셀(CELL1)의 드레인에 접속되어, 상기 테스트셀(CELL1)의 상태에 따라 그 드레인측으로 상기 피모스(PM4)에 흐르는 전류와 동일한 테스트전류(IT)를 흐르게 하는 피모스(PM3)를 구성하여 된 것을 특징으로 하는 센스엠프.
제1항에 있어서, 래치부(23)는 그 게이트에 리셋신호(R)를 인가받아 도통제어되는 엔모스(NM4)와, 상기 피모스(PM6)의 드레인측과 접지 사이에 직렬접속되고, 상기 엔모스(NM4)의 소스에 각각의 게이트가 접속되며, 각각의 드레인이 상기 엔모스(NM4)의 드레인측 접속된 피모스(PM2) 및 엔모스(NM2)와; 상기 피모스(PM3)의 드레인측과 접지사이에 직렬접속되고, 각각의 게이트가 상기 엔모스(NM4)의 드레인에 접속되며, 각각의 드레인의 상기 엔모스(NM4)의 소스측에 접속된 피모스(PM1) 및 엔모스(NM1)를 구비하여 상기 엔모스(NM4)의 드레인에서 출력신호()를 출력하고, 그 소스측에서 출력신호(OUT)를 출력하도록 구성하여 된 것을 특징으로 하는 센스엠프.