JP3705958B2 - 基準電圧生成器 - Google Patents
基準電圧生成器 Download PDFInfo
- Publication number
- JP3705958B2 JP3705958B2 JP18533799A JP18533799A JP3705958B2 JP 3705958 B2 JP3705958 B2 JP 3705958B2 JP 18533799 A JP18533799 A JP 18533799A JP 18533799 A JP18533799 A JP 18533799A JP 3705958 B2 JP3705958 B2 JP 3705958B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- voltage
- node
- reference voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の基準電圧生成器に関し、特に、アンチヒューズのプログラミングにより基準電圧のレベルを微細に調整し得る基準電圧生成器に関する。
【０００２】
【従来の技術】
最近、DRAMの高速化、低電力化及び高集積化に伴い、DRAM内部には基準電圧生成器が用いられているが、このような基準電圧は温度、外部電源及び工程により変動し易い。このような外部環境による基準電圧の変動を最小化するために、基準電圧生成器に微細調整回路を採用することによって、基準電圧レベルを調整するようにしている。
【０００３】
図1は従来例の基準電圧生成器のブロック図である。図1に示したように、基準電圧生成器は、所定レベルの基準電圧Vrefを生成する基準電圧生成部1と、可変電圧レベルが選択されるように、内部に備えられたヒューズの切断に応じた信号s0〜s7、s0b〜s7bを出力する復号化部2と、この復号化部2の出力信号s0〜s7、s0b〜s7bに基づいて基準電圧生成部1から供給された基準電圧Vrefを増幅し、調整された基準電圧Vrolを出力する電圧調整部3とを含む。
【０００４】
基準電圧生成部1は、一般的に用いられるウィドラ基準電圧生成器(Widlar reference voltage generator)、バンド・ギャップ(band-gap)基準電圧生成器等の生成器から構成される。
【０００５】
図2には、図１中の復号化部2の詳細な回路図が示されている。図2に示したように、復号化部2は、外部電圧Vextを受取り、各々の状態に応じた信号rep1〜rep3及びこの反転信号repb1〜repb3を出力するヒューズ部F1、F2、F3と、ヒューズ部F1、F2、F3から出力された信号rep1〜rep3、repb1〜repb3を論理組み合わせして、信号s0〜s7及びこの反転信号s0b〜s7bを電圧調整部3に供給する出力部DOUT１とを備える。
【０００６】
出力部DOUT１は、ヒューズ部F1、F2、F3からの信号rep1〜rep3、repb1〜repb3の中で互いに異なる組合せの3個の信号を受取って、上記反転信号s0b〜s7bを出力するナンドゲートNAND１〜NAND8と、ナンドゲートNAND１〜NAND８の出力端子に連結され、信号s0〜s7を出力するインバーターIN1〜IN８とを有する。
【０００７】
図3は、図2中のヒューズ部F1を示す詳細な回路図である。図3に示したように、ヒューズ部F1は、ヒューズPFを介して供給される外部電圧Vextにより充電される充電部8と、外部電圧Vextによってイネーブルされた後、この充電部8に充電された電圧をバッファリングして信号rep1、repb1を出力部DOUT１に供給する出力部FOUTと、出力部FOUTから供給される信号により駆動され、ヒューズPFの開放の際、充電部8に充電された電圧を完全に放電させる放電部9とを有する。
【０００８】
充電部8はデカップリング・キャパシターN8からなり、かつ放電部9はNMOSトランジスタN9からなる。
出力部FOUTは、外部電圧Vextによりイネーブルされ、充電部8、ヒューズPF及び放電部9に接続されたインバーターIN9〜IN11から構成される。ここで、インバーターIN9の出力端子はNMOSトランジスタN9のゲートに連結されており、インバーターIN10、IN11は各々信号repb1、rep1を生成する。復号化部2のヒューズ部F2、F3の構成は、前述したヒューズ部F1と同様である。
【０００９】
以下、このように構成された従来の基準電圧生成器の動作について添付図面を参照しながら説明する。
図１に示すように、基準電圧生成部1は所定レベルを有する基準電圧Vrefを生成する。その後、周りの温度や工程の変動により基準電圧Vrefが変動すると、電圧調整部3は入力された基準電圧Vrefを調整する。即ち、電圧調整部3は復号化部2から供給された信号s0〜s7、s0b〜s7bに基づいて、基準電圧Vrefを増幅することによって調整された基準電圧Vrolを生成する。
【００１０】
図2に示したように、復号化部2は信号s0〜s7、s0b〜s7bを生成するために、ヒューズ部F1、F2、F3から出力された信号rep1〜rep3及びrepb1〜repb3の論理演算を行う。復号化部２のヒューズ部F1は、図3の如く信号rep1、repb１を生成する。この際、インバーターIN9の出力信号は、放電部9のNMOSトランジスタN9のゲートに供給される。従って、ヒューズPFが開放された場合、インバーターIN9から出力されたハイレベルの信号によりNMOSトランジスタN9がオンされ、充電部8に充電された電圧が短時間内に完全に放電する。この際、信号rep1はハイレベルになり、信号repb1はローレベルになる。
【００１１】
このような方式にて、ヒューズ部F2、F3においても信号rep2、repb2及びrep3、repb3を生成する。従って、複数のヒューズPFの中で一つ以上のヒューズがDRAMの動作状態によって選択的に切断されると、各信号rep1〜rep3、repb1〜repb3の論理組合せにより、復号化部2は信号s0〜s7、s0b〜s7bを電圧調整部3に出力する。
【００１２】
前述のようなヒューズ部F1、F2、F3に備えられたヒューズPFは、ポリシリコンからなり、レーザビームで切断される。
【００１３】
【発明が解決しようとする課題】
しかしながら、レーザビームを用いてポリシリコンを切断する場合、ポリシリコンへのレーザビームの照射において誤差が生じて、断線時に残留物が生じる恐れがある。また、レーザ切断法では多くの時間がかかり、切断が難しく、更に不正確であるという問題がある。さらに、半導体素子の製造工程のパッケージング段階においては、基準電圧の調整が不可能であり、パッケージング後に基準電圧を調整する上記した従来の方法では、半導体素子のコストが高くなり、信頼性が低下するという不都合がある。
【００１４】
従って、本発明の主な目的は、基準電圧のレベルを微細に調整して、周りの温度や外部電圧の変動に対してより安定した基準電圧を生成する基準電圧生成器を提供することにある。
【００１５】
【課題を解決するための手段】
上記した目的を達成するために、本発明によれば、所定レベルの基準電圧を生成する基準電圧生成部と、アンチヒューズのプログラミングにより前記基準電圧のレベルを調整するための復号化信号を生成する復号化部と、前記復号化部から供給された復号化信号に基づいて前記基準電圧を分圧して、前記基準電圧生成器から供給された前記基準電圧のレベルを調整する電圧調整部とを備える基準電圧生成器が提供される。
【００１６】
前記復号化部は、接合パッドを介して電圧信号を受け取り、アンチヒューズをプログラミングするためのプログラミング信号及び反転プログラミング信号を生成するバッファと、前記バッファから出力される信号に基づいてプログラミングされるアンチヒューズを各々有し、前記アンチヒューズの状態に応じた一対の信号を出力する複数のアンチヒューズ部と、前記各アンチヒューズ部からの信号の論理演算を行って復号化信号を前記電圧調整部に供給する出力部とを含んでもよい。
【００１７】
また、前記アンチヒューズ部が、プリチャージ信号のレベルに基づいて、第１のノードをハーフ電源電圧にプリチャージするプリチャージ部と、前記アンチヒューズは、前記プリチャージ部及び前記第１のノードに接続された第１の端子と、接地に接続された第２の端子とを有し、
前記バッファから供給されたプログラミング信号に応答して動作し、前記アンチヒューズをプログラミングするための電源電圧を前記アンチヒューズに供給するプログラミング電圧供給部と、前記プログラミング電圧供給部に接続され、第２のノードの電圧に応答して動作し、前記プログラミング電圧供給部から前記第１のノードに形成される電流経路を遮断する電流遮断部と、前記第１のノードに接続され、フィードバックされた自身の出力信号を受取り、前記第１のノードの電位をハーフ電源電圧としてラッチするラッチ部と、前記ラッチ部の出力電圧を反転させる反転部と、前記反転部の入/出力端子と、前記第２のノード及び第３のノードとの間に接続され、前記反転部の出力端子に逆電流が流れるのを防止する逆電流防止部と、前記第２のノード、前記第３のノード及び前記電流遮断部に接続され、前記電流遮断部に電源電圧レベルのフィードバック電圧を供給するフィードバック電圧供給部とを含んでもよい。
【００１８】
また、前記プリチャージ部は、前記プリチャージ信号により駆動され、ハーフ電源電圧を前記第１のノードに供給するPMOSトランジスタからなることが好ましい。
【００１９】
さらに、前記プログラミング電圧供給部が、前記プログラミング信号により駆動され、電源電圧を供給するPMOSトランジスタを備えることが好ましい。
また、前記電流遮断部は、前記プログラミング電圧供給部に接続され、前記第２のノードの電位により駆動されるPMOSトランジスタからなることが好ましい。
【００２０】
前記ラッチ部が、前記バッファから供給された反転プログラミング信号により駆動され、ハーフ電源電圧が供給される第１のPMOSトランジスタと、前記第１のPMOSトランジスタと直列に接続され、ラッチ部のフィードバック電圧により駆動される第２のPMOSトランジスタと、前記第１のノードの電圧信号を反転させて、反転電圧信号を前記反転部に供給するとともに、その反転電圧信号を前記フィードバック電圧として前記第２のPMOSトランジスタに供給するインバーターとを含んでもよい。
【００２１】
前記反転部は、ハーフ電源電圧が供給され、前記ラッチ部の出力信号を反転させ、反転出力信号を前記逆電流防止部に供給するインバーターからなることが好ましい。
【００２２】
前記逆電流防止部が、前記第２のノードと前記ラッチ部の出力端子及び前記反転部の入力端子との間に接続され、ハーフ電源電圧により駆動される第１のNMOSトランジスタと、前記第３のノードと前記反転部の出力端子との間に接続され、ハーフ電源電圧により駆動される第２のNMOSトランジスタとを含むことが好ましい。
【００２３】
前記フィードバック電圧供給部は、クロス・カップルド・フィードバック・ループを形成して、電源電圧を前記第２及び第３のノードに供給する一対のPMOSトランジスタからなることが好ましい。
【００２４】
前記第２及び前記第３のノードは、前記アンチヒューズ部から前記出力部に供給される出力信号のライン及びその反転出力信号のラインに各々接続される。
前記プリチャージ信号は、前記アンチヒューズがプログラミングされた後、第１のレベルから第２のレベルに変化する。
【００２５】
前記アンチヒューズ部には、該アンチヒューズ部内の所定ノードを前記ハーフ電源電圧レベルにプリチャージするためのプリチャージ信号が供給される。
前記電圧調整部が、前記復号化部から供給された復号化信号に応答してオン/オフされる複数のスイッチと、前記基準電圧生成器からの基準電圧の入力ラインと接地との間に順次に連結された複数の抵抗を有し、前記複数の抵抗の各接続ノードに２段目から最終段のスイッチの入力端子が接続され、初段のスイッチの入力端子は前記基準電圧入力ラインに接続され、前記複数のスイッチの出力端子は調整された基準電圧を出力するためのラインに接続される。
【００２６】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を参照しながら詳しく説明する。
本発明の基準電圧生成器は、所定レベルの基準電圧を生成する基準電圧生成器と、基準電圧のレベルを調整するための復号化信号を生成する復号化部60（図４参照）と、復号化部60から供給された復号化信号に基づいて複数の抵抗を用いて基準電圧を分圧することによって、基準電圧生成器から供給された基準電圧のレベルを調整する電圧調整部100（図６参照）とを含む。基準電位生成器は図１の従来例の基準電位生成器と同じ構成である。
【００２７】
復号化部60は、接合パッドを介して入力される電圧信号によりプログラミングされるアンチヒューズを備え、このアンチヒューズの状態に応じて復号化信号を生成する回路である。ここで、アンチヒューズは上部電極と下部電極との間に形成された絶縁層を有し、両電極の間に高電圧を供給すると、両電極が短絡されてプログラミングされる。
【００２８】
図4に示すように、復号化部60は、接合パッドPAD1、PAD2、PAD3を介して入力される電圧信号に基づいて、アンチヒューズをプログラミングするための信号PGM、PGMBを生成するバッファ10と、複数のアンチヒューズ部20、30、40と、出力部50とを備える。アンチヒューズ部20、30、40は、バッファ10から出力される信号PGM、PGMBによりプログラミングされるアンチヒューズを有し、アンチヒューズの状態に応じた一対の信号REP1・REPB1、REP2・REPB2、REP3・REPB3を出力する。出力部50は、アンチヒューズ部20、30、40からの信号REP1・REPB1、REP2・REPB2、REP3・REPB3を論理組合せして、復号化信号Ｓ0〜Ｓ7、Ｓ0B〜Ｓ7Bを電圧調整部に供給する。出力部50の構成は図1の出力部DOUT１と同様である。
【００２９】
アンチヒューズ部20、30、40の各々には、内部回路から生成されたプリチャージ信号PRECHBが供給される。アンチヒューズがプログラミングされた後、プリチャージ信号PRECHBのレベルはローレベルからハイレベルとなる。
【００３０】
図5は、図4中のアンチヒューズ部20を示す詳細な回路図である。図5に示すように、アンチヒューズ部20は、プリチャージ部21、アンチヒューズ22、プログラミング電圧供給部23、電流遮断部24、ラッチ部25、反転部26、逆電流防止部27及びフィードバック電圧供給部28を備える。
【００３１】
プリチャージ部21は、プリチャージ信号PRECHBのレベルに基づいて第１のノードNDaをハーフ電源電圧HVCCにプリチャージする。アンチヒューズ22は、プリチャージ部21及び第１のノードNDaに共通に接続された第１の電極と、接地された第２の電極とを有する。プログラミング電圧供給部23は、バッファ10から供給された信号PGMBにより作動され、アンチヒューズ22をプログラミングするための電源電圧VCCをアンチヒューズ22に供給する。電流遮断部24は、プログラミング電圧供給部23に接続され、第２のノードNDbの電圧に応答して作動して、プログラミング電圧供給部23から第１のノードNDaへの電流経路を遮断する。
【００３２】
ラッチ部25は、第１のノードNDaに接続され、フィードバックされた自身の出力信号を受取り、第１のノードNDaの電位を安定したレベルを有するハーフ電源電圧HVCCにラッチする。反転部26は、ラッチ部25の出力電圧を反転させる。逆電流防止部27は、反転部26の入/出力端子と、第２のノードNDb及び第３のノードNDcとの間に接続され、反転部26の入/出力端子に逆電流が流れるのを防止する。
【００３３】
フィードバック電圧供給部28は、第２のノードNDb及び第３のノードNDcを介して逆電流防止部27と接続され、電流遮断部2４に電源電圧VCCレベルを有するフィードバック電圧を供給する。
【００３４】
第２及び第３のノードNDb、NDcは、一対の信号REP1、REPB１のラインに各々接続されている。
プリチャージ部21は、プリチャージ信号PRECHBによりオンされ、ハーフ電源電圧HVCCを第１のノードNDa及びアンチヒューズ22に供給するPMOSトランジスタP1からなる。
【００３５】
プログラミング電圧供給部23は、プログラミング信号PGMBにより駆動され、電源電圧VCCをアンチヒューズ22に供給するPMOSトランジスタP2からなる。
電流遮断部24は、PMOSトランジスタP2と直列に接続されており、第２のノードNDbの電位に応答して駆動されるPMOSトランジスタP3からなる。
【００３６】
ラッチ部25は、反転プログラミング信号PGMに応答して駆動され、ハーフ電源電圧HVCCが供給される第1のPMOSトランジスタP4と、第1のPMOSトランジスタP4に直列に接続され、フィードバックされた電圧に応答して駆動される第２のPMOSトランジスタP5と、第１のノードNDaの電圧信号を反転させ、その反転電圧信号を第２のPMOSトランジスタP5のゲート及び反転部26に供給するインバーターINV1とからなる。
【００３７】
反転部26はインバーターINV2からなり、このインバーターINV2にはハーフ電源電圧HVCCが供給される。ここで、インバーターINV2の入力端子はラッチ部25におけるインバーターINV1の出力端子と逆電流防止部27とに接続されており、その出力端子は逆電流防止部27に接続されている。
【００３８】
逆電流防止部27は、第２のノードNDbと、ラッチ部25の出力端子と反転部26の入力端子との間のノードとの間に接続され、ハーフ電源電圧HVCCに応答して駆動されるNMOSトランジスタN1と、第３のノードNDcと反転部26の出力端子との間に接続され、ハーフ電源電圧HVCCに応答して駆動されるNMOSトランジスタN2とから構成される。
【００３９】
フィードバック電圧供給部28は、クロス・カップルド・フィードバック・ループ(cross-coupled feedback loop)を形成し、電源電圧VCCを第３及び第２のノードNDc、NDbに供給するPMOSトランジスタP6、P7からなる。ここで、PMOSトランジスタP6、P7のソースには電源電圧VCCが供給され、PMOSトランジスタP6、P7のドレインは第２及び第３のノードNDb、NDcに各々接続されている。また、PMOSトランジスタP6のドレインはPMOSトランジスタP7のゲートに、PMOSトランジスタP7のドレインはPMOSトランジスタP6のゲートに接続されている。
【００４０】
図4のアンチヒューズ部30、40は、上述した第１のアンチヒューズ部20と同様に構成される。
図6は、電圧調整部100の詳細な回路図である。
【００４１】
図6に示すように、電圧調整部100は、第１〜第８のスイッチSW1〜SW8と、抵抗R1〜R8とを備える。第１〜第８のスイッチSW1〜SW8は、ノードND1〜ND8とそれぞれ接続された入力端子と、出力部50から供給された復号化信号Ｓ0〜Ｓ7、Ｓ0B〜Ｓ7Bに応答してオン/オフして調整された基準電圧Vro2を生成する。抵抗R1〜R7は、各ノードND1〜ND8の間に接続されている。抵抗R8は、ノードND8と接地との間に接続されている。ここで、第１のスイッチSW1の入力端子には、ノードND1を介して基準電圧生成部からの基準電圧Vrefが供給される。そして、第１〜第８のスイッチSW1〜SW8の各々は、一対のNMOSトランジスタ及びPMOSトランジスタを有するトランスファゲートからなる。
【００４２】
添付図面を参照して、上記のように構成された基準電圧生成器の動作を以下に詳しく説明する。
図4に示したように、バッファ10は、接合パッドPAD1、PAD2、PAD3を介して外部より入力されるTTLレベル信号をCMOSレベル信号に変換する。例えば、半導体素子の製造工程のパッケージ段階において基準電圧のレベルを調整する必要が生じると、接合パッドPAD1、PAD2、PAD3にTTLレベルの電圧信号を入力する。バッファ10は、接合パッドPAD1、PAD2、PAD3を介して入力された電圧信号に基づいて、所定レベルを有するプログラミング信号PGMB及び反転プログラミング信号PGMをアンチヒューズ部20、30、40に各々出力する。
【００４３】
その後、図5に示すように、プログラミング信号PGMBのレベルに基づいて、アンチヒューズ部20のアンチヒューズ22がプログラミングされる。
まず、アンチヒューズ22が正常の状態である場合、ローレベルのプリチャージ信号PRECHBがプリチャージ部21におけるPMOSトランジスタP1のゲートに供給され、ローレベルの反転プログラミング信号PGMがラッチ部25におけるPMOSトランジスタP4のゲートに入力される。この際、プログラミング電圧供給部23におけるPMOSトランジスタP2のゲートにはハイレベルのプログラミング信号PGMBが入力される。
【００４４】
従って、プリチャージ部21のPMOSトランジスタP1がオンされ、第１のノードNDaはハーフ電源電圧HVCCにプリチャージされ、ラッチ部25のインバーターINV1はローレベルの信号を生成し、このローレベルの信号はPMOSトランジスタP5のゲートにフィードバックされる。それによって、PMOSトランジスタP5がオンされ、かつローレベルの反転プログラミング信号PGMによりPMOSトランジスタP4もオンされてハーフ電源電圧HVCCが第１のノードNDaに供給される。
【００４５】
このようにして第１のノードNDaがハーフ電源電圧HVCCにプリチャージされた後、プリチャージ信号PRECHBはローレベルからハイレベルとなってPMOSトランジスタP1がオフされる。
【００４６】
この際、逆電流防止部27のNMOSトランジスタN1、N2は、ハーフ電源電圧HVCCにより常にオンされている。よって、ラッチ部25から出力されたローレベル信号は反転部26のインバーターINV2により反転されて、ハーフ電源電圧HVCCであるハイレベルの信号が逆電流防止部27のNMOSトランジスタN2を介して第３のノードNDcに供給される。第２のノードNDbは逆電流防止部27のNMOSトランジスタN1を介してラッチ部25の出力端子に接続されているので、第２のノードNDbにはローレベルの信号が現れる。これによって、出力信号REP1はローレベルとなる。この際、電流遮断部24のPMOSトランジスタP3は、ローレベルである第２のノードNDb電圧によりオンされる。ここで、第２のノードNDbの電圧がローレベルであるので、フィードバック電圧供給部28のPMOSトランジスタP7がオンされて、電源電圧VCCが第３のノードNDcに供給される。
【００４７】
その結果、アンチヒューズ22が正常の状態である場合、即ちプログラミング信号PGMBがローレベルである場合には、電源電圧VCCであるハイレベルの出力信号REPB１とローレベルの反転出力信号REP１とが出力される。
【００４８】
しかし、第３のノードNDcの電圧が電源電圧VCCのレベルである場合には、反転部26におけるインバーターINV2の出力端子の電圧は、ハーフ電源電圧HVCCのレベルであるため、インバーターINV2の出力端子に逆電流が流れる可能性がある このような逆電流を防止するために、逆電流防止部27が設けられている。即ち、逆電流防止部27のNMOSトランジスタN1、N2がハーフ電源電圧HVCCにより駆動されるので、NMOSトランジスタN1、N2を介して流れる電流量は、ハーフ電源電圧HVCCとNMOSトランジスタN1、N2のスレッショルド電圧との間の電圧差に該当して、電源電圧VCCにより逆方向に電流が流れるのを防止することができる。
【００４９】
これと同様な方式にて、逆電流防止部27のNMOSトランジスタN1は、第２のノードNDbからインバーターINV2の入力端子への逆電流を防止する役割を果たす。
一方、アンチヒューズ22がプログラミングされる場合、プログラミング信号PGMBはローレベルとなるので、プログラミング電圧供給部23のPMOSトランジスタP2がオンされる。この際、反転プログラミング信号PGMはハイレベルになり、ラッチ部25のPMOSトランジスタP4がオフされる。そして、第２のノードNDbの電圧は前述したようにローレベルになる。
【００５０】
従って、プログラミング電圧供給部23からの電源電圧VCCが電流遮断部24の第３のPMOSトランジスタP3及び第１のノードNDaを介してアンチヒューズ22に供給されてアンチヒューズ22の両電極が短絡される。これによって、アンチヒューズ22を介して接地側に電流経路が形成されて、第１のノードNDaの電位がローレベルになる。結果として、第１のノードNDaにはローレベルの信号が現われ、この信号はラッチ部25のインバーターINV1及び反転部26のインバーターINV2により順次に反転される。また、第３のノードNDcにはローレベルの信号が表示されて、出力信号REPB1がローレベルを有するようになる。
【００５１】
この際、第２のノードNDbにはラッチ部25から出力されたハイレベルの信号、即ち、ハーフ電源電圧HVCCが供給されて、ハイレベルを有する反転された出力信号REP1が出力されると共に、電流遮断部24のPMOSトランジスタP3はオフされる。従って、アンチヒューズ22を介して接地側で形成された電流経路が遮断される。また、第３のノードNDcにローレベルの信号が現れる場合、フィードバック電圧供給部28のPMOSトランジスタP6はターンオンされて電源電圧VCCが第２のノードNDbに供給される。
【００５２】
このようにハーフ電源電圧HVCCが電流遮断部24におけるPMOSトランジスタP3のゲートにフィードバックされ、更には電源電圧VCCがPMOSトランジスタP3のゲートに印加されるため、前述した電流経路を迅速に遮断することができる。従って、電流の消費量をも減らすことができる。なお、他のアンチヒューズ部30、40は、アンチヒューズ部20と同様に動作するので、説明は省略する。
【００５３】
前述したように、第１〜第３のアンチヒューズ部20、30、40のアンチヒューズ22がプログラミング信号PGMBによりプログラミングされることによって、出力信号及び反転出力信号REPB1−REPB1、REP1−REP1が生成され、復号化部の出力部50で論理組合せがなされる。結果として、復号化信号Ｓ0〜Ｓ7、Ｓ0B〜Ｓ7Bが図6に示されるような電圧調整部100に入力される。
【００５４】
図6に示したように、基準電圧生成器から供給された基準電圧Vrefは、ノードND1〜ND8を介してスイッチSW1〜SW8に各々供給され、復号化信号Ｓ0〜Ｓ7、Ｓ0B〜Ｓ7BによりスイッチSW1〜SW8のいずれかがオンされる。この際、ノードND1〜ND8の間には抵抗R1〜R8が各々接続されているため、オンされたスイッチによって基準電圧Vrefの割当て（設定）が行われる。その結果、復号化部から供給された復号化信号S0〜S7、S0B〜S7Bにより基準電圧Vro１が微細に調整されて基準電圧Vro2が生成される。
【００５５】
図7は、外部電圧の変動による、従来及び本発明の基準電圧生成器から生成された基準電圧の変化を比較するためのグラフである。このグラフをみると、従来の基準電圧Aは外部電圧の変動に比例して変動するが、本発明では基準電圧Bは一定に維持される。
【００５６】
従って、本実施の形態によれば、接合パッドPAD1、PAD2、PAD3を介して供給される電圧信号に基づいてアンチヒューズ22をプログラミングして復号化信号Ｓ0〜Ｓ7、Ｓ0B〜Ｓ7Bを生成し、この復号化信号Ｓ0〜Ｓ7、Ｓ0B〜Ｓ7Bに基づいて複数の抵抗を用いて基準電圧Vrefを分圧することによって、基準電圧生成器から供給された基準電圧のレベルを微細に調整することができる。従って、本実施の形態では半導体素子のパッケージ工程段階においても外部よりの電圧信号を半導体素子の接合パッドPAD1、PAD2、PAD3に供給することによって、半導体素子の内部電圧を容易に調整することができ、内部電圧の調整費用を減らして半導体素子の信頼性を高めることができる。
【００５７】
また、本実施の形態では、クロス・カップルド・フィードバック・ループ(cross-coupled feedback loop)28を用いて、アンチヒューズ22をプログラミングした後、電流経路を迅速に遮断することができるので、内部電圧の調整の時における放電電流を減らすことができる。
【００５８】
【発明の効果】
本発明よれば、基準電圧のレベルを微細に調整して、周りの温度や外部電圧の変動に対してより安定した基準電圧を生成することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】 従来例の基準電圧生成器のブロック図である。
【図２】 図1の復号化部の詳細な回路図である。
【図３】 図2のヒューズ部の詳細な回路図である。
【図４】 本発明の一実施の形態の基準電圧生成器の復号化部の詳細な回路図である。
【図５】 図4のアンチヒューズの詳細な回路図である。
【図６】 本発明に一実施の形態の基準電圧生成器における電圧調整部の詳細な回路図である。
【図７】 従来及び本発明の基準電圧生成器において外部電圧の変動による基準電圧の変化を比較するためのグラフである。
【符号の説明】
10バッファ
20、30、40アンチヒューズ部
21プリチャージ部
22アンチヒューズ
23プログラミング電圧供給部
24電流遮断部
25ラッチ部
26反転部
27逆電流防止部
28フィードバック電圧供給部
100 電圧調整部
IN1〜IN8 インバーター
NAND１〜NAND8 ナンドゲート
ND1〜ND8 ノード
PAD1、PAD2、PAD3接合パッド
SW1〜SW8 スイッチ
【発明の属する技術分野】
本発明は半導体素子の基準電圧生成器に関し、特に、アンチヒューズのプログラミングにより基準電圧のレベルを微細に調整し得る基準電圧生成器に関する。
【０００２】
【従来の技術】
最近、DRAMの高速化、低電力化及び高集積化に伴い、DRAM内部には基準電圧生成器が用いられているが、このような基準電圧は温度、外部電源及び工程により変動し易い。このような外部環境による基準電圧の変動を最小化するために、基準電圧生成器に微細調整回路を採用することによって、基準電圧レベルを調整するようにしている。
【０００３】
図1は従来例の基準電圧生成器のブロック図である。図1に示したように、基準電圧生成器は、所定レベルの基準電圧Vrefを生成する基準電圧生成部1と、可変電圧レベルが選択されるように、内部に備えられたヒューズの切断に応じた信号s0〜s7、s0b〜s7bを出力する復号化部2と、この復号化部2の出力信号s0〜s7、s0b〜s7bに基づいて基準電圧生成部1から供給された基準電圧Vrefを増幅し、調整された基準電圧Vrolを出力する電圧調整部3とを含む。
【０００４】
基準電圧生成部1は、一般的に用いられるウィドラ基準電圧生成器(Widlar reference voltage generator)、バンド・ギャップ(band-gap)基準電圧生成器等の生成器から構成される。
【０００５】
図2には、図１中の復号化部2の詳細な回路図が示されている。図2に示したように、復号化部2は、外部電圧Vextを受取り、各々の状態に応じた信号rep1〜rep3及びこの反転信号repb1〜repb3を出力するヒューズ部F1、F2、F3と、ヒューズ部F1、F2、F3から出力された信号rep1〜rep3、repb1〜repb3を論理組み合わせして、信号s0〜s7及びこの反転信号s0b〜s7bを電圧調整部3に供給する出力部DOUT１とを備える。
【０００６】
出力部DOUT１は、ヒューズ部F1、F2、F3からの信号rep1〜rep3、repb1〜repb3の中で互いに異なる組合せの3個の信号を受取って、上記反転信号s0b〜s7bを出力するナンドゲートNAND１〜NAND8と、ナンドゲートNAND１〜NAND８の出力端子に連結され、信号s0〜s7を出力するインバーターIN1〜IN８とを有する。
【０００７】
図3は、図2中のヒューズ部F1を示す詳細な回路図である。図3に示したように、ヒューズ部F1は、ヒューズPFを介して供給される外部電圧Vextにより充電される充電部8と、外部電圧Vextによってイネーブルされた後、この充電部8に充電された電圧をバッファリングして信号rep1、repb1を出力部DOUT１に供給する出力部FOUTと、出力部FOUTから供給される信号により駆動され、ヒューズPFの開放の際、充電部8に充電された電圧を完全に放電させる放電部9とを有する。
【０００８】
充電部8はデカップリング・キャパシターN8からなり、かつ放電部9はNMOSトランジスタN9からなる。
出力部FOUTは、外部電圧Vextによりイネーブルされ、充電部8、ヒューズPF及び放電部9に接続されたインバーターIN9〜IN11から構成される。ここで、インバーターIN9の出力端子はNMOSトランジスタN9のゲートに連結されており、インバーターIN10、IN11は各々信号repb1、rep1を生成する。復号化部2のヒューズ部F2、F3の構成は、前述したヒューズ部F1と同様である。
【０００９】
以下、このように構成された従来の基準電圧生成器の動作について添付図面を参照しながら説明する。
図１に示すように、基準電圧生成部1は所定レベルを有する基準電圧Vrefを生成する。その後、周りの温度や工程の変動により基準電圧Vrefが変動すると、電圧調整部3は入力された基準電圧Vrefを調整する。即ち、電圧調整部3は復号化部2から供給された信号s0〜s7、s0b〜s7bに基づいて、基準電圧Vrefを増幅することによって調整された基準電圧Vrolを生成する。
【００１０】
図2に示したように、復号化部2は信号s0〜s7、s0b〜s7bを生成するために、ヒューズ部F1、F2、F3から出力された信号rep1〜rep3及びrepb1〜repb3の論理演算を行う。復号化部２のヒューズ部F1は、図3の如く信号rep1、repb１を生成する。この際、インバーターIN9の出力信号は、放電部9のNMOSトランジスタN9のゲートに供給される。従って、ヒューズPFが開放された場合、インバーターIN9から出力されたハイレベルの信号によりNMOSトランジスタN9がオンされ、充電部8に充電された電圧が短時間内に完全に放電する。この際、信号rep1はハイレベルになり、信号repb1はローレベルになる。
【００１１】
このような方式にて、ヒューズ部F2、F3においても信号rep2、repb2及びrep3、repb3を生成する。従って、複数のヒューズPFの中で一つ以上のヒューズがDRAMの動作状態によって選択的に切断されると、各信号rep1〜rep3、repb1〜repb3の論理組合せにより、復号化部2は信号s0〜s7、s0b〜s7bを電圧調整部3に出力する。
【００１２】
前述のようなヒューズ部F1、F2、F3に備えられたヒューズPFは、ポリシリコンからなり、レーザビームで切断される。
【００１３】
【発明が解決しようとする課題】
しかしながら、レーザビームを用いてポリシリコンを切断する場合、ポリシリコンへのレーザビームの照射において誤差が生じて、断線時に残留物が生じる恐れがある。また、レーザ切断法では多くの時間がかかり、切断が難しく、更に不正確であるという問題がある。さらに、半導体素子の製造工程のパッケージング段階においては、基準電圧の調整が不可能であり、パッケージング後に基準電圧を調整する上記した従来の方法では、半導体素子のコストが高くなり、信頼性が低下するという不都合がある。
【００１４】
従って、本発明の主な目的は、基準電圧のレベルを微細に調整して、周りの温度や外部電圧の変動に対してより安定した基準電圧を生成する基準電圧生成器を提供することにある。
【００１５】
【課題を解決するための手段】
上記した目的を達成するために、本発明によれば、所定レベルの基準電圧を生成する基準電圧生成部と、アンチヒューズのプログラミングにより前記基準電圧のレベルを調整するための復号化信号を生成する復号化部と、前記復号化部から供給された復号化信号に基づいて前記基準電圧を分圧して、前記基準電圧生成器から供給された前記基準電圧のレベルを調整する電圧調整部とを備える基準電圧生成器が提供される。
【００１６】
前記復号化部は、接合パッドを介して電圧信号を受け取り、アンチヒューズをプログラミングするためのプログラミング信号及び反転プログラミング信号を生成するバッファと、前記バッファから出力される信号に基づいてプログラミングされるアンチヒューズを各々有し、前記アンチヒューズの状態に応じた一対の信号を出力する複数のアンチヒューズ部と、前記各アンチヒューズ部からの信号の論理演算を行って復号化信号を前記電圧調整部に供給する出力部とを含んでもよい。
【００１７】
また、前記アンチヒューズ部が、プリチャージ信号のレベルに基づいて、第１のノードをハーフ電源電圧にプリチャージするプリチャージ部と、前記アンチヒューズは、前記プリチャージ部及び前記第１のノードに接続された第１の端子と、接地に接続された第２の端子とを有し、
前記バッファから供給されたプログラミング信号に応答して動作し、前記アンチヒューズをプログラミングするための電源電圧を前記アンチヒューズに供給するプログラミング電圧供給部と、前記プログラミング電圧供給部に接続され、第２のノードの電圧に応答して動作し、前記プログラミング電圧供給部から前記第１のノードに形成される電流経路を遮断する電流遮断部と、前記第１のノードに接続され、フィードバックされた自身の出力信号を受取り、前記第１のノードの電位をハーフ電源電圧としてラッチするラッチ部と、前記ラッチ部の出力電圧を反転させる反転部と、前記反転部の入/出力端子と、前記第２のノード及び第３のノードとの間に接続され、前記反転部の出力端子に逆電流が流れるのを防止する逆電流防止部と、前記第２のノード、前記第３のノード及び前記電流遮断部に接続され、前記電流遮断部に電源電圧レベルのフィードバック電圧を供給するフィードバック電圧供給部とを含んでもよい。
【００１８】
また、前記プリチャージ部は、前記プリチャージ信号により駆動され、ハーフ電源電圧を前記第１のノードに供給するPMOSトランジスタからなることが好ましい。
【００１９】
さらに、前記プログラミング電圧供給部が、前記プログラミング信号により駆動され、電源電圧を供給するPMOSトランジスタを備えることが好ましい。
また、前記電流遮断部は、前記プログラミング電圧供給部に接続され、前記第２のノードの電位により駆動されるPMOSトランジスタからなることが好ましい。
【００２０】
前記ラッチ部が、前記バッファから供給された反転プログラミング信号により駆動され、ハーフ電源電圧が供給される第１のPMOSトランジスタと、前記第１のPMOSトランジスタと直列に接続され、ラッチ部のフィードバック電圧により駆動される第２のPMOSトランジスタと、前記第１のノードの電圧信号を反転させて、反転電圧信号を前記反転部に供給するとともに、その反転電圧信号を前記フィードバック電圧として前記第２のPMOSトランジスタに供給するインバーターとを含んでもよい。
【００２１】
前記反転部は、ハーフ電源電圧が供給され、前記ラッチ部の出力信号を反転させ、反転出力信号を前記逆電流防止部に供給するインバーターからなることが好ましい。
【００２２】
前記逆電流防止部が、前記第２のノードと前記ラッチ部の出力端子及び前記反転部の入力端子との間に接続され、ハーフ電源電圧により駆動される第１のNMOSトランジスタと、前記第３のノードと前記反転部の出力端子との間に接続され、ハーフ電源電圧により駆動される第２のNMOSトランジスタとを含むことが好ましい。
【００２３】
前記フィードバック電圧供給部は、クロス・カップルド・フィードバック・ループを形成して、電源電圧を前記第２及び第３のノードに供給する一対のPMOSトランジスタからなることが好ましい。
【００２４】
前記第２及び前記第３のノードは、前記アンチヒューズ部から前記出力部に供給される出力信号のライン及びその反転出力信号のラインに各々接続される。
前記プリチャージ信号は、前記アンチヒューズがプログラミングされた後、第１のレベルから第２のレベルに変化する。
【００２５】
前記アンチヒューズ部には、該アンチヒューズ部内の所定ノードを前記ハーフ電源電圧レベルにプリチャージするためのプリチャージ信号が供給される。
前記電圧調整部が、前記復号化部から供給された復号化信号に応答してオン/オフされる複数のスイッチと、前記基準電圧生成器からの基準電圧の入力ラインと接地との間に順次に連結された複数の抵抗を有し、前記複数の抵抗の各接続ノードに２段目から最終段のスイッチの入力端子が接続され、初段のスイッチの入力端子は前記基準電圧入力ラインに接続され、前記複数のスイッチの出力端子は調整された基準電圧を出力するためのラインに接続される。
【００２６】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を参照しながら詳しく説明する。
本発明の基準電圧生成器は、所定レベルの基準電圧を生成する基準電圧生成器と、基準電圧のレベルを調整するための復号化信号を生成する復号化部60（図４参照）と、復号化部60から供給された復号化信号に基づいて複数の抵抗を用いて基準電圧を分圧することによって、基準電圧生成器から供給された基準電圧のレベルを調整する電圧調整部100（図６参照）とを含む。基準電位生成器は図１の従来例の基準電位生成器と同じ構成である。
【００２７】
復号化部60は、接合パッドを介して入力される電圧信号によりプログラミングされるアンチヒューズを備え、このアンチヒューズの状態に応じて復号化信号を生成する回路である。ここで、アンチヒューズは上部電極と下部電極との間に形成された絶縁層を有し、両電極の間に高電圧を供給すると、両電極が短絡されてプログラミングされる。
【００２８】
図4に示すように、復号化部60は、接合パッドPAD1、PAD2、PAD3を介して入力される電圧信号に基づいて、アンチヒューズをプログラミングするための信号PGM、PGMBを生成するバッファ10と、複数のアンチヒューズ部20、30、40と、出力部50とを備える。アンチヒューズ部20、30、40は、バッファ10から出力される信号PGM、PGMBによりプログラミングされるアンチヒューズを有し、アンチヒューズの状態に応じた一対の信号REP1・REPB1、REP2・REPB2、REP3・REPB3を出力する。出力部50は、アンチヒューズ部20、30、40からの信号REP1・REPB1、REP2・REPB2、REP3・REPB3を論理組合せして、復号化信号Ｓ0〜Ｓ7、Ｓ0B〜Ｓ7Bを電圧調整部に供給する。出力部50の構成は図1の出力部DOUT１と同様である。
【００２９】
アンチヒューズ部20、30、40の各々には、内部回路から生成されたプリチャージ信号PRECHBが供給される。アンチヒューズがプログラミングされた後、プリチャージ信号PRECHBのレベルはローレベルからハイレベルとなる。
【００３０】
図5は、図4中のアンチヒューズ部20を示す詳細な回路図である。図5に示すように、アンチヒューズ部20は、プリチャージ部21、アンチヒューズ22、プログラミング電圧供給部23、電流遮断部24、ラッチ部25、反転部26、逆電流防止部27及びフィードバック電圧供給部28を備える。
【００３１】
プリチャージ部21は、プリチャージ信号PRECHBのレベルに基づいて第１のノードNDaをハーフ電源電圧HVCCにプリチャージする。アンチヒューズ22は、プリチャージ部21及び第１のノードNDaに共通に接続された第１の電極と、接地された第２の電極とを有する。プログラミング電圧供給部23は、バッファ10から供給された信号PGMBにより作動され、アンチヒューズ22をプログラミングするための電源電圧VCCをアンチヒューズ22に供給する。電流遮断部24は、プログラミング電圧供給部23に接続され、第２のノードNDbの電圧に応答して作動して、プログラミング電圧供給部23から第１のノードNDaへの電流経路を遮断する。
【００３２】
ラッチ部25は、第１のノードNDaに接続され、フィードバックされた自身の出力信号を受取り、第１のノードNDaの電位を安定したレベルを有するハーフ電源電圧HVCCにラッチする。反転部26は、ラッチ部25の出力電圧を反転させる。逆電流防止部27は、反転部26の入/出力端子と、第２のノードNDb及び第３のノードNDcとの間に接続され、反転部26の入/出力端子に逆電流が流れるのを防止する。
【００３３】
フィードバック電圧供給部28は、第２のノードNDb及び第３のノードNDcを介して逆電流防止部27と接続され、電流遮断部2４に電源電圧VCCレベルを有するフィードバック電圧を供給する。
【００３４】
第２及び第３のノードNDb、NDcは、一対の信号REP1、REPB１のラインに各々接続されている。
プリチャージ部21は、プリチャージ信号PRECHBによりオンされ、ハーフ電源電圧HVCCを第１のノードNDa及びアンチヒューズ22に供給するPMOSトランジスタP1からなる。
【００３５】
プログラミング電圧供給部23は、プログラミング信号PGMBにより駆動され、電源電圧VCCをアンチヒューズ22に供給するPMOSトランジスタP2からなる。
電流遮断部24は、PMOSトランジスタP2と直列に接続されており、第２のノードNDbの電位に応答して駆動されるPMOSトランジスタP3からなる。
【００３６】
ラッチ部25は、反転プログラミング信号PGMに応答して駆動され、ハーフ電源電圧HVCCが供給される第1のPMOSトランジスタP4と、第1のPMOSトランジスタP4に直列に接続され、フィードバックされた電圧に応答して駆動される第２のPMOSトランジスタP5と、第１のノードNDaの電圧信号を反転させ、その反転電圧信号を第２のPMOSトランジスタP5のゲート及び反転部26に供給するインバーターINV1とからなる。
【００３７】
反転部26はインバーターINV2からなり、このインバーターINV2にはハーフ電源電圧HVCCが供給される。ここで、インバーターINV2の入力端子はラッチ部25におけるインバーターINV1の出力端子と逆電流防止部27とに接続されており、その出力端子は逆電流防止部27に接続されている。
【００３８】
逆電流防止部27は、第２のノードNDbと、ラッチ部25の出力端子と反転部26の入力端子との間のノードとの間に接続され、ハーフ電源電圧HVCCに応答して駆動されるNMOSトランジスタN1と、第３のノードNDcと反転部26の出力端子との間に接続され、ハーフ電源電圧HVCCに応答して駆動されるNMOSトランジスタN2とから構成される。
【００３９】
フィードバック電圧供給部28は、クロス・カップルド・フィードバック・ループ(cross-coupled feedback loop)を形成し、電源電圧VCCを第３及び第２のノードNDc、NDbに供給するPMOSトランジスタP6、P7からなる。ここで、PMOSトランジスタP6、P7のソースには電源電圧VCCが供給され、PMOSトランジスタP6、P7のドレインは第２及び第３のノードNDb、NDcに各々接続されている。また、PMOSトランジスタP6のドレインはPMOSトランジスタP7のゲートに、PMOSトランジスタP7のドレインはPMOSトランジスタP6のゲートに接続されている。
【００４０】
図4のアンチヒューズ部30、40は、上述した第１のアンチヒューズ部20と同様に構成される。
図6は、電圧調整部100の詳細な回路図である。
【００４１】
図6に示すように、電圧調整部100は、第１〜第８のスイッチSW1〜SW8と、抵抗R1〜R8とを備える。第１〜第８のスイッチSW1〜SW8は、ノードND1〜ND8とそれぞれ接続された入力端子と、出力部50から供給された復号化信号Ｓ0〜Ｓ7、Ｓ0B〜Ｓ7Bに応答してオン/オフして調整された基準電圧Vro2を生成する。抵抗R1〜R7は、各ノードND1〜ND8の間に接続されている。抵抗R8は、ノードND8と接地との間に接続されている。ここで、第１のスイッチSW1の入力端子には、ノードND1を介して基準電圧生成部からの基準電圧Vrefが供給される。そして、第１〜第８のスイッチSW1〜SW8の各々は、一対のNMOSトランジスタ及びPMOSトランジスタを有するトランスファゲートからなる。
【００４２】
添付図面を参照して、上記のように構成された基準電圧生成器の動作を以下に詳しく説明する。
図4に示したように、バッファ10は、接合パッドPAD1、PAD2、PAD3を介して外部より入力されるTTLレベル信号をCMOSレベル信号に変換する。例えば、半導体素子の製造工程のパッケージ段階において基準電圧のレベルを調整する必要が生じると、接合パッドPAD1、PAD2、PAD3にTTLレベルの電圧信号を入力する。バッファ10は、接合パッドPAD1、PAD2、PAD3を介して入力された電圧信号に基づいて、所定レベルを有するプログラミング信号PGMB及び反転プログラミング信号PGMをアンチヒューズ部20、30、40に各々出力する。
【００４３】
その後、図5に示すように、プログラミング信号PGMBのレベルに基づいて、アンチヒューズ部20のアンチヒューズ22がプログラミングされる。
まず、アンチヒューズ22が正常の状態である場合、ローレベルのプリチャージ信号PRECHBがプリチャージ部21におけるPMOSトランジスタP1のゲートに供給され、ローレベルの反転プログラミング信号PGMがラッチ部25におけるPMOSトランジスタP4のゲートに入力される。この際、プログラミング電圧供給部23におけるPMOSトランジスタP2のゲートにはハイレベルのプログラミング信号PGMBが入力される。
【００４４】
従って、プリチャージ部21のPMOSトランジスタP1がオンされ、第１のノードNDaはハーフ電源電圧HVCCにプリチャージされ、ラッチ部25のインバーターINV1はローレベルの信号を生成し、このローレベルの信号はPMOSトランジスタP5のゲートにフィードバックされる。それによって、PMOSトランジスタP5がオンされ、かつローレベルの反転プログラミング信号PGMによりPMOSトランジスタP4もオンされてハーフ電源電圧HVCCが第１のノードNDaに供給される。
【００４５】
このようにして第１のノードNDaがハーフ電源電圧HVCCにプリチャージされた後、プリチャージ信号PRECHBはローレベルからハイレベルとなってPMOSトランジスタP1がオフされる。
【００４６】
この際、逆電流防止部27のNMOSトランジスタN1、N2は、ハーフ電源電圧HVCCにより常にオンされている。よって、ラッチ部25から出力されたローレベル信号は反転部26のインバーターINV2により反転されて、ハーフ電源電圧HVCCであるハイレベルの信号が逆電流防止部27のNMOSトランジスタN2を介して第３のノードNDcに供給される。第２のノードNDbは逆電流防止部27のNMOSトランジスタN1を介してラッチ部25の出力端子に接続されているので、第２のノードNDbにはローレベルの信号が現れる。これによって、出力信号REP1はローレベルとなる。この際、電流遮断部24のPMOSトランジスタP3は、ローレベルである第２のノードNDb電圧によりオンされる。ここで、第２のノードNDbの電圧がローレベルであるので、フィードバック電圧供給部28のPMOSトランジスタP7がオンされて、電源電圧VCCが第３のノードNDcに供給される。
【００４７】
その結果、アンチヒューズ22が正常の状態である場合、即ちプログラミング信号PGMBがローレベルである場合には、電源電圧VCCであるハイレベルの出力信号REPB１とローレベルの反転出力信号REP１とが出力される。
【００４８】
しかし、第３のノードNDcの電圧が電源電圧VCCのレベルである場合には、反転部26におけるインバーターINV2の出力端子の電圧は、ハーフ電源電圧HVCCのレベルであるため、インバーターINV2の出力端子に逆電流が流れる可能性がある このような逆電流を防止するために、逆電流防止部27が設けられている。即ち、逆電流防止部27のNMOSトランジスタN1、N2がハーフ電源電圧HVCCにより駆動されるので、NMOSトランジスタN1、N2を介して流れる電流量は、ハーフ電源電圧HVCCとNMOSトランジスタN1、N2のスレッショルド電圧との間の電圧差に該当して、電源電圧VCCにより逆方向に電流が流れるのを防止することができる。
【００４９】
これと同様な方式にて、逆電流防止部27のNMOSトランジスタN1は、第２のノードNDbからインバーターINV2の入力端子への逆電流を防止する役割を果たす。
一方、アンチヒューズ22がプログラミングされる場合、プログラミング信号PGMBはローレベルとなるので、プログラミング電圧供給部23のPMOSトランジスタP2がオンされる。この際、反転プログラミング信号PGMはハイレベルになり、ラッチ部25のPMOSトランジスタP4がオフされる。そして、第２のノードNDbの電圧は前述したようにローレベルになる。
【００５０】
従って、プログラミング電圧供給部23からの電源電圧VCCが電流遮断部24の第３のPMOSトランジスタP3及び第１のノードNDaを介してアンチヒューズ22に供給されてアンチヒューズ22の両電極が短絡される。これによって、アンチヒューズ22を介して接地側に電流経路が形成されて、第１のノードNDaの電位がローレベルになる。結果として、第１のノードNDaにはローレベルの信号が現われ、この信号はラッチ部25のインバーターINV1及び反転部26のインバーターINV2により順次に反転される。また、第３のノードNDcにはローレベルの信号が表示されて、出力信号REPB1がローレベルを有するようになる。
【００５１】
この際、第２のノードNDbにはラッチ部25から出力されたハイレベルの信号、即ち、ハーフ電源電圧HVCCが供給されて、ハイレベルを有する反転された出力信号REP1が出力されると共に、電流遮断部24のPMOSトランジスタP3はオフされる。従って、アンチヒューズ22を介して接地側で形成された電流経路が遮断される。また、第３のノードNDcにローレベルの信号が現れる場合、フィードバック電圧供給部28のPMOSトランジスタP6はターンオンされて電源電圧VCCが第２のノードNDbに供給される。
【００５２】
このようにハーフ電源電圧HVCCが電流遮断部24におけるPMOSトランジスタP3のゲートにフィードバックされ、更には電源電圧VCCがPMOSトランジスタP3のゲートに印加されるため、前述した電流経路を迅速に遮断することができる。従って、電流の消費量をも減らすことができる。なお、他のアンチヒューズ部30、40は、アンチヒューズ部20と同様に動作するので、説明は省略する。
【００５３】
前述したように、第１〜第３のアンチヒューズ部20、30、40のアンチヒューズ22がプログラミング信号PGMBによりプログラミングされることによって、出力信号及び反転出力信号REPB1−REPB1、REP1−REP1が生成され、復号化部の出力部50で論理組合せがなされる。結果として、復号化信号Ｓ0〜Ｓ7、Ｓ0B〜Ｓ7Bが図6に示されるような電圧調整部100に入力される。
【００５４】
図6に示したように、基準電圧生成器から供給された基準電圧Vrefは、ノードND1〜ND8を介してスイッチSW1〜SW8に各々供給され、復号化信号Ｓ0〜Ｓ7、Ｓ0B〜Ｓ7BによりスイッチSW1〜SW8のいずれかがオンされる。この際、ノードND1〜ND8の間には抵抗R1〜R8が各々接続されているため、オンされたスイッチによって基準電圧Vrefの割当て（設定）が行われる。その結果、復号化部から供給された復号化信号S0〜S7、S0B〜S7Bにより基準電圧Vro１が微細に調整されて基準電圧Vro2が生成される。
【００５５】
図7は、外部電圧の変動による、従来及び本発明の基準電圧生成器から生成された基準電圧の変化を比較するためのグラフである。このグラフをみると、従来の基準電圧Aは外部電圧の変動に比例して変動するが、本発明では基準電圧Bは一定に維持される。
【００５６】
従って、本実施の形態によれば、接合パッドPAD1、PAD2、PAD3を介して供給される電圧信号に基づいてアンチヒューズ22をプログラミングして復号化信号Ｓ0〜Ｓ7、Ｓ0B〜Ｓ7Bを生成し、この復号化信号Ｓ0〜Ｓ7、Ｓ0B〜Ｓ7Bに基づいて複数の抵抗を用いて基準電圧Vrefを分圧することによって、基準電圧生成器から供給された基準電圧のレベルを微細に調整することができる。従って、本実施の形態では半導体素子のパッケージ工程段階においても外部よりの電圧信号を半導体素子の接合パッドPAD1、PAD2、PAD3に供給することによって、半導体素子の内部電圧を容易に調整することができ、内部電圧の調整費用を減らして半導体素子の信頼性を高めることができる。
【００５７】
また、本実施の形態では、クロス・カップルド・フィードバック・ループ(cross-coupled feedback loop)28を用いて、アンチヒューズ22をプログラミングした後、電流経路を迅速に遮断することができるので、内部電圧の調整の時における放電電流を減らすことができる。
【００５８】
【発明の効果】
本発明よれば、基準電圧のレベルを微細に調整して、周りの温度や外部電圧の変動に対してより安定した基準電圧を生成することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】 従来例の基準電圧生成器のブロック図である。
【図２】 図1の復号化部の詳細な回路図である。
【図３】 図2のヒューズ部の詳細な回路図である。
【図４】 本発明の一実施の形態の基準電圧生成器の復号化部の詳細な回路図である。
【図５】 図4のアンチヒューズの詳細な回路図である。
【図６】 本発明に一実施の形態の基準電圧生成器における電圧調整部の詳細な回路図である。
【図７】 従来及び本発明の基準電圧生成器において外部電圧の変動による基準電圧の変化を比較するためのグラフである。
【符号の説明】
10バッファ
20、30、40アンチヒューズ部
21プリチャージ部
22アンチヒューズ
23プログラミング電圧供給部
24電流遮断部
25ラッチ部
26反転部
27逆電流防止部
28フィードバック電圧供給部
100 電圧調整部
IN1〜IN8 インバーター
NAND１〜NAND8 ナンドゲート
ND1〜ND8 ノード
PAD1、PAD2、PAD3接合パッド
SW1〜SW8 スイッチ
Claims (13)
- 所定レベルの基準電圧を生成する基準電圧生成部と、
アンチヒューズのプログラミングにより、前記基準電圧のレベルを調整するための復号化信号を生成する復号化部と、
前記復号化部から供給された復号化信号に基づいて前記基準電圧を分圧して前記基準電圧生成器から供給された前記基準電圧のレベルを調整する電圧調整部を備え、
前記復号化部が、
所定の電圧信号を受け取り、アンチヒューズをプログラミングするための信号を生成するバッファと、
前記バッファから出力される信号に基づいてプログラミングされるアンチヒューズを各々有し、前記アンチヒューズの状態に応じた信号を出力する複数のアンチヒューズ部と、
前記各アンチヒューズ部からの信号の論理演算を行って復号化信号を生成する出力部とを含むことを特徴とする基準電圧生成器。 - 前記アンチヒューズ部が、
プリチャージ信号のレベルに基づいて、第１のノードをハーフ電源電圧にプリチャージするプリチャージ部と、
前記アンチヒューズは、前記プリチャージ部及び前記第１のノードに接続された第１の端子と、接地に接続された第２の端子とを有し、
前記バッファから供給された信号に応答して動作し、前記アンチヒューズをプログラミングするための電源電圧を前記アンチヒューズに供給するプログラミング電圧供給部と、
前記プログラミング電圧供給部に接続され、第２のノードの電圧に応答して動作し、前記プログラミング電圧供給部から前記第１のノードに形成される電流経路を遮断する電流遮断部と、
前記第１のノードに接続され、フィードバックされた自身の出力信号を受取り、前記第１のノードの電位をハーフ電源電圧としてラッチするラッチ部と、
前記ラッチ部の出力電圧を反転させる反転部と、
前記反転部の入 / 出力端子と、前記第２のノード及び第３のノードとの間に接続され、前記反転部の出力端子に逆電流が流れるのを防止する逆電流防止部と、
前記第２のノード、前記第３のノード及び前記電流遮断部に接続され、前記電流遮断部に電源電圧レベルのフィードバック電圧を供給するフィードバック電圧供給部とを含むことを特徴とする請求項１に記載の基準電圧生成器。 - 前記プリチャージ部は、前記プリチャージ信号により駆動され、ハーフ電源電圧を前記第１のノードに供給する PMOS トランジスタからなることを特徴とする請求項２に記載の基準電圧生成器。
- 前記プログラミング電圧供給部が、
前記バッファから供給された信号により駆動され、電源電圧を供給する PMOS トランジスタを備えることを特徴とする請求項２に記載の基準電圧生成器。 - 前記電流遮断部は、前記プログラミング電圧供給部に接続され、前記第２のノードの電位により駆動される PMOS トランジスタからなることを特徴とする請求項２に記載の基準電圧生成器。
- 前記ラッチ部が、
前記バッファから供給された信号により駆動され、ハーフ電源電圧が供給される第１の PMOS トランジスタと、
前記第１の PMOS トランジスタと直列に接続され、ラッチ部のフィードバック電圧により駆動される第２の PMOS トランジスタと、
前記第１のノードの電圧信号を反転させて、反転電圧信号を前記反転部に供給するとともに、その反転電圧信号を前記フィードバック電圧として前記第２の PMOS トランジスタに供給するインバーターとを含むことを特徴とする請求項２に記載の基準電圧生成器。 - 前記反転部は、ハーフ電源電圧が供給され、前記ラッチ部の出力信号を反転させ、反転出力信号を前記逆電流防止部に供給するインバーターからなることを特 徴とする請求項２に記載の基準電圧生成器。
- 前記逆電流防止部が、
前記第２のノードと前記ラッチ部の出力端子及び前記反転部の入力端子との間に接続され、ハーフ電源電圧により駆動される第１の NMOS トランジスタと、
前記第３のノードと前記反転部の出力端子との間に接続され、ハーフ電源電圧により駆動される第２の NMOS トランジスタとを含むことを特徴とする請求項２に記載の基準電圧生成器。 - 前記フィードバック電圧供給部は、クロス・カップルド・フィードバック・ループを形成して、電源電圧を前記第２及び第３のノードに供給する一対の PMOS トランジスタからなることを特徴とする請求項２に記載の基準電圧生成器。
- 前記第２及び前記第３のノードは、前記アンチヒューズ部から前記出力部に供給される出力信号のライン及びその反転出力信号のラインに各々接続されることを特徴とする請求項２に記載の基準電圧生成器。
- 前記プリチャージ信号は、前記アンチヒューズがプログラミングされた後、第１のレベルから第２のレベルに変化することを特徴とする請求項２に記載の基準電圧生成器。
- 前記アンチヒューズ部には、該アンチヒューズ部内の所定ノードを前記ハーフ電源電圧レベルにプリチャージするためのプリチャージ信号が供給されることを特徴とする請求項１に記載の基準電圧生成器。
- 前記電圧調整部が、
前記復号化部から供給された復号化信号に応答してオン / オフされる複数のスイッチと、
前記基準電圧生成器からの基準電圧の入力ラインと接地との間に順次に連結された複数の抵抗を有し、前記複数の抵抗の各接続ノードに２段目から最終段のスイッチの入力端子が接続され、初段のスイッチの入力端子は前記基準電圧入力ラインに接続され、前記複数のスイッチの出力端子は調整された基準電圧を出力するためのラインに接続されることを特徴とする請求項１に記載の基準電圧生成器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026216A KR100321167B1 (ko) | 1998-06-30 | 1998-06-30 | 앤티퓨즈로미세조정되는기준전압발생기 |
| KR98-26216 | 1998-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000039927A JP2000039927A (ja) | 2000-02-08 |
| JP3705958B2 true JP3705958B2 (ja) | 2005-10-12 |
Family
ID=19542556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18533799A Expired - Fee Related JP3705958B2 (ja) | 1998-06-30 | 1999-06-30 | 基準電圧生成器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6255895B1 (ja) |
| JP (1) | JP3705958B2 (ja) |
| KR (1) | KR100321167B1 (ja) |
| TW (1) | TW461991B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812477A (en) | 1996-10-03 | 1998-09-22 | Micron Technology, Inc. | Antifuse detection circuit |
| JP4743938B2 (ja) * | 2000-06-12 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP4629192B2 (ja) * | 2000-07-07 | 2011-02-09 | 富士通セミコンダクター株式会社 | トリミング回路、調整回路及び半導体装置 |
| US6686789B2 (en) * | 2002-03-28 | 2004-02-03 | Agere Systems, Inc. | Dynamic low power reference circuit |
| US6586985B1 (en) * | 2002-04-12 | 2003-07-01 | Texas Instruments Incorporated | Methods and apparatus for trimming packaged electrical devices |
| US7038523B2 (en) * | 2003-10-08 | 2006-05-02 | Infineon Technologies Ag | Voltage trimming circuit |
| US7356716B2 (en) * | 2005-02-24 | 2008-04-08 | International Business Machines Corporation | System and method for automatic calibration of a reference voltage |
| JP4877727B2 (ja) * | 2005-12-14 | 2012-02-15 | ローム株式会社 | 自励式ｄｃ／ｄｃコンバータの制御回路およびそれを用いた発光装置ならびに電子機器 |
| KR100784908B1 (ko) * | 2006-08-11 | 2007-12-11 | 주식회사 하이닉스반도체 | 전압 조절 장치 |
| KR100849718B1 (ko) | 2006-12-29 | 2008-08-01 | 주식회사 하이닉스반도체 | 전압 펌핑 장치 |
| JP4990028B2 (ja) * | 2007-05-23 | 2012-08-01 | ラピスセミコンダクタ株式会社 | 半導体集積回路装置 |
| US8786359B2 (en) * | 2007-12-12 | 2014-07-22 | Sandisk Technologies Inc. | Current mirror device and method |
| JP2014103276A (ja) * | 2012-11-20 | 2014-06-05 | Shindengen Electric Mfg Co Ltd | トリミング回路、集積回路装置、及びトリミング方法 |
| KR20160148937A (ko) * | 2015-06-17 | 2016-12-27 | 에스케이하이닉스 주식회사 | 반도체 장치의 기준전압 발생 장치 |
| CN106708155B (zh) * | 2016-11-22 | 2017-12-26 | 成都芯源系统有限公司 | 集成电路及其电路特性调节方法 |
| CN112260677B (zh) * | 2020-10-19 | 2023-09-12 | 中国电子科技集团公司第二十四研究所 | 一种熔丝修调系统及方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4823320A (en) * | 1986-05-08 | 1989-04-18 | Texas Instruments Incorporated | Electrically programmable fuse circuit for an integrated-circuit chip |
| US5316971A (en) * | 1992-09-18 | 1994-05-31 | Actel Corporation | Methods for programming antifuses having at least one metal electrode |
| US5315177A (en) * | 1993-03-12 | 1994-05-24 | Micron Semiconductor, Inc. | One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture |
| US5414364A (en) * | 1993-09-08 | 1995-05-09 | Actel Corporation | Apparatus and method for measuring programmed antifuse resistance |
| US5361001A (en) * | 1993-12-03 | 1994-11-01 | Motorola, Inc. | Circuit and method of previewing analog trimming |
| US5680360A (en) | 1995-06-06 | 1997-10-21 | Integrated Device Technology, Inc. | Circuits for improving the reliablity of antifuses in integrated circuits |
| US5677888A (en) * | 1995-06-06 | 1997-10-14 | Integrated Device Technology, Inc. | Redundancy circuit for programmable integrated circuits |
| US5896041A (en) * | 1996-05-28 | 1999-04-20 | Micron Technology, Inc. | Method and apparatus for programming anti-fuses using internally generated programming voltage |
| US5838076A (en) * | 1996-11-21 | 1998-11-17 | Pacesetter, Inc. | Digitally controlled trim circuit |
-
1998
- 1998-06-30 KR KR1019980026216A patent/KR100321167B1/ko active IP Right Grant
-
1999
- 1999-06-29 US US09/342,594 patent/US6255895B1/en not_active Expired - Lifetime
- 1999-06-30 JP JP18533799A patent/JP3705958B2/ja not_active Expired - Fee Related
- 1999-07-29 TW TW088112870A patent/TW461991B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW461991B (en) | 2001-11-01 |
| US6255895B1 (en) | 2001-07-03 |
| KR100321167B1 (ko) | 2002-05-13 |
| KR20000004723A (ko) | 2000-01-25 |
| JP2000039927A (ja) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3705958B2 (ja) | 基準電圧生成器 | |
| KR0147194B1 (ko) | 반도체 메모리 소자 | |
| KR100545711B1 (ko) | 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로 | |
| US5566107A (en) | Programmable circuit for enabling an associated circuit | |
| US5929691A (en) | Mode setting circuit for a memory device | |
| KR100735752B1 (ko) | 스윙 리미터 | |
| US4593203A (en) | Semiconductor integrated circuit which allows adjustment of circuit characteristics in accordance with storage data of nonvolatile memory element | |
| EP0718741A2 (en) | Voltage regulator for an output driver with reduced output impedance | |
| KR100186344B1 (ko) | 히스테리시스 입력버퍼 | |
| JP2001118996A (ja) | 集積回路のヒューズオプション回路及び方法 | |
| JPH11176945A (ja) | ヒュージング装置 | |
| KR20010008397A (ko) | 가변전압발생기를 이용한 앤티퓨즈의 프로그래밍 회로 | |
| US6133778A (en) | Anti-fuse programming circuit with cross-coupled feedback loop | |
| US6429729B2 (en) | Semiconductor integrated circuit device having circuit generating reference voltage | |
| US5825698A (en) | Redundancy decoding circuit for a semiconductor memory device | |
| JP3845526B2 (ja) | アンチヒューズを用いる内部電圧発生器 | |
| JP2804471B2 (ja) | 半導体メモリ装置のリダンダンシー回路 | |
| US7403432B2 (en) | Differential read-out circuit for fuse memory cells | |
| JP3497000B2 (ja) | 半導体回路 | |
| KR100506191B1 (ko) | 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로 | |
| US6356139B1 (en) | Reference voltage generator | |
| KR100520678B1 (ko) | 퓨즈를 포함하는 지연회로, 이를 이용한 반도체 집적회로및 반도체 메모리 장치 | |
| KR20090006360A (ko) | 데이터 출력 클럭을 생성하는 반도체 집적 회로 | |
| KR0171949B1 (ko) | 데이타 출력 버퍼 | |
| KR100230819B1 (ko) | 정전류원을 이용한 가변지연회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050727 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |