KR100230819B1 - 정전류원을 이용한 가변지연회로 - Google Patents

정전류원을 이용한 가변지연회로 Download PDF

Info

Publication number
KR100230819B1
KR100230819B1 KR1019970015542A KR19970015542A KR100230819B1 KR 100230819 B1 KR100230819 B1 KR 100230819B1 KR 1019970015542 A KR1019970015542 A KR 1019970015542A KR 19970015542 A KR19970015542 A KR 19970015542A KR 100230819 B1 KR100230819 B1 KR 100230819B1
Authority
KR
South Korea
Prior art keywords
voltage
constant current
output
reference voltage
mos transistor
Prior art date
Application number
KR1019970015542A
Other languages
English (en)
Other versions
KR19980078111A (ko
Inventor
김창선
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970015542A priority Critical patent/KR100230819B1/ko
Publication of KR19980078111A publication Critical patent/KR19980078111A/ko
Application granted granted Critical
Publication of KR100230819B1 publication Critical patent/KR100230819B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 정전류원을 이용한 가변지연회로에 관한 것으로, 종래의 회로에 있어서는 인버터에 흐르는 전류가 전원전압과 온도에 대하여 변화가 심하고, 또한 큰 지연 값을 얻기 위하서 저항과 피-모스 트랜지스터와 엔-모스 트랜지스터의 값을 크게하면 신호의 슬로프(slope)가 작아져 공정의 변화에 민감하게 지연값이 변하게되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 정전류원을 이용하여 전원전압과 온도에 둔감하고, 지연값을 가변시켜 공정의 변화에 민감하지 않는 가변지연회로를 제공함으로써, 전원전압과 온도에 무관하게 항상 일정한 지연값을 가지며, 퓨즈세팅에 의하여 지연값을 조절할 수 있어 지연비의 조정이 가능한 효과가 있다.

Description

정전류원을 이용한 가변지연회로
본 발명은 정전류원을 이용한 가변지연회로에 관한 것으로, 특히 전원전압과 온도에 둔감한 정전류원을 이용한 가변지연회로에 관한 것이다.
도1은 종래 지연회로 구성도로서, 이에 도시된 바와 같이 입력되는 전류값을 반전하는 제1 인버터(I1)와; 상기 제1 인버터(I1)의 출력단자와 '노드(1)' 사이에 연결되어 있는 제1 저항(R1)과; 게이트는 상기 '노드(1)'에 연결되어 있고, 드레인과 소오스는 전원전압에 연결되어 있는 제1 피-모스 트랜지스터(PM1)와; 게이트는 상기 '노드(1)'에 연결되어 있고, 드레인과 소오스는 접지에 연결되어 있는 제1 엔-모스 트랜지스터(NM1)와; 상기 '노드(1)'로 부터 입력되는 전압을 반전하는 제2 인버터(I2)와; 상기 제2 인버터(I2)의 출력단자와, '노드(2)' 사이에 연결되어 있는 제2 저항(R2)과; 게이트는 상기 '노드(2)'에 연결되어 있고, 드레인과 소오스는 전원전압에 연결되어 있는 제2 피-모스 트랜지스터(PM2)와; 게이트는 상기 '노드(2)'에 연결되어 있고, 드레인과 소오스는 접지에 연결되어 있는 제2 엔-모스 트랜지스터(NM2)로 구성된 것으로, 이와 같이 구성된 종래 회로의 동작과정을 설명한다.
제1 인버터(I1)로 입력된 전압이 반전되어 제1 저항(R1)을 통과하여 상기 반전된 전압이 '노드(1)'에 연결된 제1 피-모스 트랜지스터(PM1) 또는 제1 엔모스 트랜지스터(NM1)의 게이트에 인가되어 상기 제1 피-모스 트랜지스터(PM1)와, 제1 엔-모스 트랜지스터(NM1)를 온/오프시키고, 상기 제1 피-모스, 엔-모스 트랜지스터(PM1)(NM1)의 온/오프와, 상기 제1 저항(R1)에 의해 상기 '노드(1)'에서의 첨두(Peak) 전류와 지연 값이 결정되며, 상기 반전전압은 제2 인버터(I2)에 의해 반전되어 제2 저항(R2)을 통과하여 '노드(2)'에 연결된 제2 피-모스 트랜지스터(PM2) 또는 제2 엔-모스 트랜지스터(NM2)의 게이트에 인가되어 상기 제2 피-모스, 엔-모스 트랜지스터(PM2)(NM2)를 온/오프시키고, 상기 제2 피-모스, 엔-모스 트랜지스터(PM2)(NM2)의 온/오프와, 상기 제2 저항(R2)에 의해 상기 '노드(2)'에서의 첨두(Peak) 전류와 지연 값이 결정된다.
상기와 같이 종래의 회로에 있어서는 인버터에 흐르는 전류가 전원전압과 온도에 대하여 변화가 심하고, 또한 큰 지연 값을 얻기 위하서 저항과 피-모스 트랜지스터와 엔-모스 트랜지스터의 값을 크게하면 신호의 슬로프(slope)가 작아져 공정의 변화에 민감하게 지연값이 변하게되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 정전류원을 이용하여 전원전압과 온도에 둔감하고, 지연값을 가변시켜 공정의 변화에 민감하지 않는 가변지연회로를 제공함에 목적이 있다.
도1은 종래 지연회로의 구성도.
도2는 본 발명 정전류원을 이용한 가변지연회로의 블록 구성도.
도3은 도2에서 퓨즈 세팅부의 구성을 보인 회로도.
도4는 도2에서 기준전압 발생부의 구성을 보인 회로도.
도5는 도2에서 로직 및 스위칭부의 구성을 보인 회로도.
도6은 도2에서 전압 비교부의 구성을 보인 회로도.
도7은 도2에서 본 발명의 동작을 보인 파형도.
***도면의 주요 부분에 대한 부호의 설명***
30 : 퓨즈 세팅부 40 : 기준전압 및 정전류 발생회로
50 : 로직 및 스위칭부 60 : 전압비교부
PM1∼PM7 : 피-모스 트랜지스터NM1∼NM13 : 엔-모스 트랜지스터
61∼66 : 인버터 51∼56 : 낸드게이트
R1∼R3 : 저항
이와 같은 목적을 달성하기 위한 본 발명의 구성은 내부 임피던스가 매우 크고, 부하에 관계없이 그에 대하여 일정한 전류를 공급할 수 있는 정전류원(Constant Current Source)에서 공급하는 정전류와 기준전압을 발생하는 기준전압 및 정전류 발생회로와; 퓨즈세팅에 의하여 지연 값을 조정하는 복수개의 퓨즈 세팅부와; 정전류원을 선택하기 위한 로직 및 스위칭부와; 상기 기준전압 및 정전류 발생회로에서 발생된 기준전압과 상기 로직 및 스위칭부에서 출력된 전압을 비교하는 전압비교부로 구성함을 특징으로 한다.
상기 퓨즈 세팅부는 입력되는 신호를 지연하기 위한 복수개의 딜레이와; 게이트는 상기 복수개의 딜레이 출력단에 연결되어 전원전압을 인가하는 제1 피-모스 트랜지스터와; 게이트는 상기 복수개의 딜레이 입력단에 연결되어 전원전압을 인가하는 제2 피-모스 트랜지스터와; 상기 제1,2 피-모스 트랜지스터에서 인가한 전압을 반전하는 인버터와; 온/오프에 의하여 딜레이 값을 조정하는 퓨즈로 구성함을 특징으로 한다.
상기 기준전압 및 정전류 발생회로는 게이트가 서로 연결되어 있고, 소오스를 통해 전원전압(VCC)을 인가받아 상기 게이트에 인가되는 전류에 의해 드레인으로 상기 소오스에서 인가한 전원전압(VCC)을 인가하는 제1,2 피-모스 트랜지스터로 구성되어 동일한 전류를 계속해서 만들어 내는 회로인 전류반복기(Current Mirror)와, 상기 전류반복기에서 출력한 전류를 인가하는 제1,2 엔-모스 트랜지스터와, 상기 제1 엔-모스 트랜지스터와 접지사이에 연결되어 상기 제1 엔-모스 트랜지스터에서 인가하는 전압을 조절하는 저항으로 구성된 기준전압 발생부와; 게이트가 상기 제1,2 피-모스 트랜지스터의 게이트와 연결되어 전원전압(VCC)을 인가하는 채널의 크기가 각기 다른 복수개의 피-모스 트랜지스터와, 게이트가 상기 제1,2 엔-모스 트랜지스터의 게이트와 연결되어 접지전압(Vss)을 인가하는 채널의 크기가 각기 다른 복수개의 엔-모스 트랜지스터로 구성된 정전류원으로 구성함을 특징으로 한다.
상기 로직 및 스위칭부는 퓨즈 세팅부에서 출력한 신호들과 외부 입력신호를 낸드조합하는 복수개의 낸드게이트와; 상기 퓨즈 세팅부에서 출력한 신호들과 반전된 외부 입력신호를 낸드조합하는 복수개의 낸드게이트와; 상기 복수개의 낸드게이트들의 출력을 반전하는 복수개의 인버터와; 기준전압 및 정전류 발생회로의 복수개의 피-모스 트랜지스터에서 출력한 전압을 상기 복수개의 인버터에서 반전한 신호에 의해 인가하는 복수개의 엔-모스 트랜지스터와; 상기 기준전압 및 정전류 발생회로의 복수개의 엔-모스 트랜지스터에서 출력한 전압을 상기 복수개의 인버터에서 반전한 신호에 의해 인가하는 복수개의 엔-모스 트랜지스터로 구성함을 특징으로 한다.
상기 전압비교부는 게이트가 서로 연결되어 있고, 소오스를 통해 전원전압(VCC)을 인가받아 상기 게이트에 인가되는 전류에 의해 드레인으로 상기 소오스에서 인가한 전원전압(VCC)을 인가하는 피-모스 트랜지스터로 구성되어 동일한 전류를 계속해서 만들어 내는 회로인 전류반복기(Current Mirror)와; 게이트에 기준전압 및 정전류 발생회로에서 출력한 기준전압(Reference Voltage)과 로직 및 스위칭부에서 출력한 전압(VC)에 의하여 상기 전류반복기에서 인가한 전압을 인가하는 엔-모스 트랜지스터로 구성함을 특징으로 한다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다름과 같다.
도2는 본 발명 정전류원을 이용한 가변지연회로의 블록 구성도이고, 도3은 도2에서 퓨즈 세팅부의 구성을 보인 회로도로서, 이에 도시한 바와 같이 퓨즈가 연결된 상태에서 외부에서 전압정상신호(PWROK)가 입력되면 제1 딜레이(31)에서 지연시켜 출력하고, 이 출력신호에 의해 피-모스 트랜지스터(PM3)가 전원전압을 인가 또는 차단하며, 상기 피-모스 트랜지스터(PM3)가 전원전압을 인가하면 인버터(33)에서 반전하여 신호를 출력하고, 이 출력신호(Fout)는 제2 딜레이(32)에서 다시 지연되어 로직 및 스위칭부(50)로 출력되며, 상기 퓨즈가 끊어져 있으면 전압정상신호(PWROK)에 상관없이 출력신호(F0∼F2)는 로우로 출력된다.
도4는 도2에서 기준전압 및 정전류 발생회로의 구성을 보인 회로도로서, 이에 도시한 바와 같이 기준전압발생부(41)에서 출력한 기준전압(VREF)과, 정전류원(42)에서 제1,2,3 피-모스 트랜지스터(PM5)(PM6)(PM7)의 채널 크기를 각각 1배, 2배, 4배로 조절하여 출력하는 전압(ISO1,ISO2,ISO4)의 크기를 1배, 2배, 4배로 하고, 마찬가지로 제1,2,3 엔-모스 트랜지스터(NM3)(NM4)(NM5)의 채널 크기를 각각 1배, 2배, 4배로 조절하여 출력하는 전압(ISI1,ISI2,ISI4)의 크기를 1배, 2배, 4배로 하여 로직 및 스위칭부(50)로 출력한다.
도5는 도2에서 로직 및 스위칭부의 구성을 보인 회로도로서, 이에 도시한 바와 같이 퓨즈 세팅부(30)에서 출력한 세팅신호(F0∼F2)와 외부 입력신호(In)를 낸드게이트(51)(52)(53)에서 낸드조합하여 출력하면 인버터(61∼63)에서 반전하여 출력하며, 상기 세팅신호(F0∼F2)와 외부 입력신호(In)를 반전한 신호를 낸드게이트(54)(55)(56)에서 낸드조합하여 출력하면 인버터(64∼66)에서 반전하여 출력하고, 엔-모스 트랜지스터(NM6∼NM11)는 상기 인버터(61∼66)에서 반전한 신호에 의해 기준전압 및 정전류 발생회로(40)에서 출력한 전압(ISO1,ISO2,ISO4,ISI1,ISI2,ISI4)을 인가하며, 상기 엔-모스 트랜지스터(NM6∼NM11)에서 출력한 전압(VC)을 전압비교부(60)로 출력한다.
도6은 도2에서 전압 비교부의 구성을 보인 회로도로서, 이에 도시한 바와 같이 로직 및 스위칭부(50)에서 출력한 전압(VC)이 기준전압 및 정전류 발생회로(40)에서 출력한 기준전압(VREF)보다 크면 엔-모스 트랜지스터(NM12)는 온되고, 엔-모스 트랜지스터(NM13)는 오프되므로, 결국 출력되는 전압(Vout)은 하이가 되며, 상기 로직 및 스위칭부(50)에서 출력한 전압(VC)이 기준전압 및 정전류 발생회로(40)에서 출력한 기준전압(VREF)보다 작으면 엔-모스 트랜지스터(NM12)는 오프되고, 엔-모스 트랜지스터(NM13)는 온되므로, 결국 외부로 출력되는 전압(Vout)은 로우가 된다.
도7은 도2에서 본 발명의 동작을 보인 파형도로서, 이에 도시한 바와 같이 외부 입력전압(In)이 라이징(Rising)일 때, 전류가 캐패시터(C)에 충전되고, 이때 로직 및 스위칭부(50)의 출력전압(VC)이 기준전압보다 크면 외부로 출력되는 전압(Vout)은 하이가 되며, 외부 입력전압(In)이 폴링(Falling)일 때, 상기 캐패시터(C)에 충전되어 있던 전류가 방전되고, 이때 로직 및 스위칭부(50)의 출력전압(VC)이 기준전압보다 작으면 외부로 출력되는 전압(Vout)은 로우가 된다.
이상에서 설명한 바와 같이 본 발명 정전류원을 이용한 가변지연회로는 전원전압과 온도에 무관하여 항상 일정한 지연값을 가지며, 퓨즈세팅에 의하여 지연값을 조절할 수 있어 지연비의 조정이 가능한 효과가 있다.

Claims (5)

  1. 내부 임피던스가 매우 크고, 부하에 관계없이 그에 대하여 일정한 전류를 공급할 수 있는 정전류원(Constant Current Source)에서 공급하는 정전류와 기준전압을 발생하는 기준전압 및 정전류 발생회로와; 퓨즈세팅에 의하여 지연 값을 조정하는 복수개의 퓨즈 세팅부와; 정전류원을 선택하기 위한 로직 및 스위칭부와; 상기 기준전압 발생부에서 발생된 기준전압과 상기 로직 및 스위칭부에서 출력된 전압을 비교하는 전압비교부로 구성함을 특징으로 하는 정전류원을 이용한 가변지연회로.
  2. 제1항에 있어서, 상기 퓨즈 세팅부는 입력되는 전압정상신호를 지연하기 위한 복수개의 딜레이와; 게이트는 상기 복수개의 딜레이 출력단에 연결되어 전원전압을 인가하는 제1 피-모스 트랜지스터와; 게이트는 상기 복수개의 딜레이 입력단에 연결되어 전원전압을 인가하는 제2 피-모스 트랜지스터와; 상기 제1,2 피-모스 트랜지스터에서 인가한 전압을 반전하는 인버터와; 연결/차단에 의하여 딜레이 값을 조정하는 퓨즈로 구성함을 특징으로 하는 정전류원을 이용한 가변지연회로.
  3. 제1항에 있어서, 상기 기준전압 및 정전류 발생회로는 게이트가 서로 연결되어 있고, 소오스를 통해 전원전압(VCC)을 인가받아 상기 게이트에 인가되는 전류에 의해 드레인으로 상기 소오스에서 인가한 전원전압(VCC)을 인가하는 제1,2 피-모스 트랜지스터로 구성되어 동일한 전류를 계속해서 만들어 내는 회로인 전류반복기(Current Mirror)와, 상기 전류반복기에서 출력한 전류를 인가하는 제1,2 엔-모스 트랜지스터와, 상기 제1 엔-모스 트랜지스터와 접지사이에 연결되어 상기 제1 엔-모스 트랜지스터에서 인가하는 전압을 조절하는 저항으로 구성된 기준전압 발생부와; 게이트가 상기 제1,2 피-모스 트랜지스터의 게이트와 연결되어 전원전압(VCC)을 인가하는 채널의 크기가 각기 다른 복수개의 피-모스 트랜지스터와, 게이트가 상기 제1,2 엔-모스 트랜지스터의 게이트와 연결되어 접지전압(Vss)을 인가하는 채널의 크기가 각기 다른 복수개의 엔-모스 트랜지스터로 구성된 정전류원으로 구성함을 특징으로 하는 정전류원을 이용한 가변지연회로.
  4. 제1항에 있어서, 상기 로직 및 스위칭부는 퓨즈 세팅부에서 출력한 신호들과 외부 입력신호를 낸드조합하는 복수개의 낸드게이트와; 상기 퓨즈 세팅부에서 출력한 신호들과 반전된 외부 입력신호를 낸드조합하는 복수개의 낸드게이트와; 상기 복수개의 낸드게이트들의 출력을 반전하는 복수개의 인버터와; 기준전압 및 정전류 발생회로의 복수개의 피-모스 트랜지스터에서 출력한 전압을 상기 복수개의 인버터에서 반전한 신호에 의해 인가하는 복수개의 엔-모스 트랜지스터와; 상기 기준전압 및 정전류 발생회로의 복수개의 엔-모스 트랜지스터에서 출력한 전압을 상기 복수개의 인버터에서 반전한 신호에 의해 인가하는 복수개의 엔-모스 트랜지스터로 구성함을 특징으로 하는 정전류원을 이용한 가변지연회로.
  5. 제1항에 있어서, 상기 전압비교부는 게이트가 서로 연결되어 있고, 소오스를 통해 전원전압(VCC)을 인가받아 상기 게이트에 인가되는 전류에 의해 드레인으로 상기 소오스에서 인가한 전원전압(VCC)을 인가하는 피-모스 트랜지스터로 구성되어 동일한 전류를 계속해서 만들어 내는 회로인 전류반복기(Current Mirror)와; 게이트에 기준전압 및 정전류 발생회로에서 출력한 기준전압(Reference Voltage)과 로직 및 스위칭부에서 출력한 전압(VC)에 의하여 상기 전류반복기에서 인가한 전압을 인가하는 엔-모스 트랜지스터로 구성함을 특징으로 하는 정전류원을 이용한 가변지연회로.
KR1019970015542A 1997-04-25 1997-04-25 정전류원을 이용한 가변지연회로 KR100230819B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970015542A KR100230819B1 (ko) 1997-04-25 1997-04-25 정전류원을 이용한 가변지연회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970015542A KR100230819B1 (ko) 1997-04-25 1997-04-25 정전류원을 이용한 가변지연회로

Publications (2)

Publication Number Publication Date
KR19980078111A KR19980078111A (ko) 1998-11-16
KR100230819B1 true KR100230819B1 (ko) 1999-11-15

Family

ID=19503903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015542A KR100230819B1 (ko) 1997-04-25 1997-04-25 정전류원을 이용한 가변지연회로

Country Status (1)

Country Link
KR (1) KR100230819B1 (ko)

Also Published As

Publication number Publication date
KR19980078111A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
EP0254212B1 (en) Mos semiconductor circuit
KR20020066841A (ko) Ｐｖｔ 변화와 출력단자의 부하 커패시턴스의 변화에 의한슬루율 변화를 최소화할 수 있는 출력버퍼 회로
KR900005455A (ko) 레벨 변환 기능을 갖는 출력버퍼회로
US6411554B1 (en) High voltage switch circuit having transistors and semiconductor memory device provided with the same
JPS63119314A (ja) 集積回路発振器
US20060028253A1 (en) Power-on reset circuit
KR100247937B1 (ko) 퓨징 장치
EP0200501A2 (en) Transition detector circuits
KR0146076B1 (ko) 반도체 소자의 기판 전압 레규레이터 장치
KR0157885B1 (ko) 전원 공급 감지 회로
GB2300282A (en) Substrate bias voltage control circuit
JP3795733B2 (ja) 半導体集積回路
KR100736056B1 (ko) 제어 발진기 시스템 및 방법
KR0168079B1 (ko) 클럭발생장치
KR100230819B1 (ko) 정전류원을 이용한 가변지연회로
US6163486A (en) Output circuit of semiconductor memory device
US5886550A (en) Integrated circuit built-in type supply power delay circuit
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
KR19990024891A (ko) 파워 업 회로
KR0167261B1 (ko) 전원공급 제어회로
KR100243019B1 (ko) 출력버퍼회로
KR100211122B1 (ko) 반도체 집적 회로 장치용 발진 회로
US5953262A (en) Output circuit of a semiconductor memory device for providing an intermediate potential to an output terminal
JPH03210815A (ja) Ｃｍｏｓ型出力回路
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee