TW432584B - Extended trench for preventing interaction between components of stacked capacitors - Google Patents

Extended trench for preventing interaction between components of stacked capacitors Download PDF

Info

Publication number
TW432584B
TW432584B TW088118566A TW88118566A TW432584B TW 432584 B TW432584 B TW 432584B TW 088118566 A TW088118566 A TW 088118566A TW 88118566 A TW88118566 A TW 88118566A TW 432584 B TW432584 B TW 432584B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
electrode
capacitor
barrier
trench
Prior art date
Application number
TW088118566A
Other languages
English (en)
Inventor
Chenting Lin
Andreas Knorr
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW432584B publication Critical patent/TW432584B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

A7 r 14325 8 4 _B7_ 五、發明說明(f ) 發明頜城 本發係有關一種半導體製程,且更待別的是有關一種 用於減小一個勢疊與一掴半導體記億體之堆叠電容器製 程中所甩高介電常數材料之間相互作用的擴增式溝渠。 相BI枝術說明 半導體記億體單元包含一些由電晶體取用以儲存資料 的電容器。吾人是取決於電容器的狀態而將資料儲存成 高或低位元^在取用此電容器以讀取資料時其帶電或缺 電現象會標示出其高或低位元的屬性,且令電容器充電 或放電以便將資料書寫於其上。 堆叠電容器是半導體記億體内用到的各種電容器型式 中的一種。與埋藏於裝置基板内之溝渠電容器的情形相 反地,堆叠電容器通常是位於用來取用電容器之儲存結 點的電晶體頂部0 於像動態隨機存取記億體(DRAM)之類的半導體記億體 内,高介電常數電容器的形成方法包含高介電常數材料 的澱積程序。於某一種高介電常數電容器中,於一锢進 行氧化作用之情況下澱積一如鋇锶鈦氣化物(BSTO)之類 的高介電常數材料層β 參照第1圖,其中顯示的是一個具有堆叠電容器的結. 構2 。堆疊電容器3包含兩痼電極,亦卽一値通常其紐 成為鉑的頂部電極或是儲存結點4 ,以及一個由介電層 18加以分隔開的底部電極12。取用電晶體5包含一個閘 極,會在受到電氣啓動時透過一痼位元線接點8使位元 -3- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------------------訂--------- f請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ϋ4 3 2 5 8 4 α7 _Β7_ 五、發明說明(-) 線耦合於栓塞14上。栓塞14會透過一値令電荷儲存於電 t 極1 2内擴散勢壘1 6而連接到電極1 2上。 電極12是籍由擴散勢壘16而與栓塞14分開。栓塞14最 好是一種多晶矽(polysilicon或poly) 〇於處理期間, 將介電層18澱積於電極12上。介電層18通常是一種具有 高介電常數的材料。例如BS TO。使用擴散勢壘16以防在 電槿12與擴散勢矗16之間形成一個氣化層。 若値別各層的材料間發生相互作用,則介電層1 8與擴 散勢疊1 6之間的材料性質會變差。此外,若令介電層1 8 (BST0)和擴散勢壘16中每一層的組成接觸在一起則介電 層18便會與擴散勢壘16發生相互作用。於如第1圖所示 之習知設計中,給定互為接近的令兩種材料,則增加了 發生這種相互作用的可能性並且會使堆ft電容器3的性 質變差。 所以,存在著對改良堆疊電容器之電容的餺求,亦即 藉由隔絶勢壘而因處理及擴散的結果以防高介電常數層 及勢壘層變差。另存在一種藉由增加底部電極的表面積 之方法增加堆叠電容器電容的需求β 發明總沭 根據本發明的一種堆蠱電容器包含一個配置於溝渠内 以便連接到取用裝置上的導電栓塞。有一値勢壘是形成 於栓塞上且是配置於溝渠内。有一値介電層是形成於溝 渠上,並穿透此介電層而形成一値孔洞而曝露出至少一 部分的勢壘。有一橱第一電極是形成於此孔洞之内且會 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) {請先閲讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 - t [ - - - - - - - - - I — — — — — — —--— — — — ——--- - - - - 經濟部智慧財產局員工消費合作社印製 A7 _B7 五、發明說明(今) 從孔洞伸展出來。有一個電容介電層是形成於此第一電 極上且令第一電極與第二電極分開,而此介電層和第一 電極實質上會在以構成勢壘的材料形成此電容介電層時 預防所用氧化瑗境的化學相互作用。 根據本發明的另一種用於半導體記億體的堆曩電容器 包含一個配置於溝渠内以便連接到取用裝置上的導電检 塞。有一個勢壘是形成於此栓塞上且是配置於此溝渠之 内。有一個介電層是形成於溝渠上,並穿透此介電層而 形成一値孔洞而曝露出至少一部分的勢蠱。有一個第一 電極是形成於此孔洞之内且會從孔洞伸展出來,此第一 電極是由一種導電材料形成的使得在澱積此導電材料時 會在此導電層的上表面内形成一個輪廓,其中此輪廊為 第一電極之頂部表面提供的表面積會超過第一電極上呈 實質平坦之頂部表面的表面積。有一個電容介電層是構 成了此第一電極的輪廓且令第一電極與第二電極分開, 而此介電層和第一電極實質上會在以構成勢壘的材料形 成此電容介電層化環境的化學互作用。 於替代實施例中,此介電層可能包含了一種氤化物。 此電容介電層可能包含了一種鋇锶鈦氧化物。吾人會有 意或無意地使介電層内的孔洞與溝渠是不對齊的,使得 有一部分的介電層會伸展到勢壘上而有一部分的勢壘會 伸展到溝渠侧壁底下。此第一電極最好包含了鉑。此介 電層的厚度最好是落在大約20毫撤米與大約25G毫撤米 之間。此勢壘最好包含氮化钽、矽化鈷、氮化鈦、矽化 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — ι!Ί!··ίι ^^ ! ! II 訂-I ! - (請先閱讀背面之注意事項再填寫本頁) 「疆 43258 4 A7 _B7五、發明說明(4 ) 頂有 極具 電個 一 一 第比 此容 。電 種的 1 器 少容 至電 的疊 中堆 料此 材使 等會 矽好 鉅最 化廓 氮輪 及的 以面 、表 鑛部 % 5 2 約 大 到 % 5 2 約 大 了 加 增 極 電1 第 的 面 表 部 頂 坦 平 供此 提中 :其 有 -驟上 步塞 的栓 含之 包内 法渠 方溝 的於 器成 容形 HS 叠勢 堆個 造一 製將 於並 用塞 種栓 一 個 在出 位作 於製 成内 形層 層電 介二 二第 第此 將於 内上 層之 電層 T S 一 介 第一 於第 成的 形上 是 層 渠壘 溝勢 層成 電作 導製 個層 1 電 將導 ;將 壘 ., 勢内 的洞 分孔 部此 一 及 少以 至上 出層 露電 曝介 以二 案第 圖此 的於 洞積 孔澱 此 〇 於上 成層 形電 層介 電容 介電 容此 電於 個成 一 形 將極 ; 電 極二 as-- App 一 個 第一 個將 一 並 成上 彤極 以電 案一 圖第 與到 出展 作伸 製會 含層 包電 可介 驟的 步分 的部 案一 _ 有 洞得 孔使 作案 製圔 ,洞 中孔 法的 方齊 他對 其不 於渠 溝 驟的 步内 的洞 下孔 底此 壁及 側以 渠上 溝層 到電 展介 伸二 會第 壘此 勢於 的積 分澱 部層 一 電 有導 而値 上一 壘將 勢 0 表電 部一 頂第 層個 電一 導成 的形 置以 位案 洞圖 孔成 此作 到製 應層 對電 個導 一 將 成 〇 形驟 含步 包的 可廓 驟輪 步面 (請先閱讀背面之注意事項再填寫本頁) 叙--------訂---------線· 經濟部智慧財產局員工消費合作社印製 第此 的使 廊會 輪好 面最 表廓 部輪 頂的 此面 有表 含部 fi頂 1 極 成電 形一 含第 包此 可 。 驟驟 步步 的的 極極 極 Ι^ΒΓ1 第 的 面 表 部 頂 坦 平 有 具 値1 比 容 的 器 容 電«加 1 堆增 形之 含米 包微 驟毫 步 ο J 5 的 2 極約 電大 二與 第米 成撤 形毫 ο 〇 2 %約 25大 約在 大落 到是 % 度 5 厚 2 其 約値 大一 了成 附 對 由 可 將 點 優 及 、 激 持 ' 的 目 他 。其 驟及 步些 的這 層的 BE CCH 介發 的本 間 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 43258 4 A7 _B7_五、發明說明(^ ) 圖所示的實施例的詳細說明而變得更明顯。 圖忒夕簡罝說明 本發明的較佳實施例將參照所附圖示作詳盡的説明。 第1 _傜一種包含一個堆叠電容器以及一値取用電晶 體之習知記億體單元的截面圖。 第2圖係一種含有一姻形成於介電層内之溝渠以及一 個形成於 第3圖 第4圖 第5臞 平面處理 第6圖 經濟部智慧財產局員工消費合作社印製
塞之介電層的截 在使栓塞下凹之 在澱積了勢壘層 在使勢壘雇和介 第1 2圖傲 面圖。 後的截面圖β 之後的截面圖。 電層作了下凹及 在根據本發明於其上澱積了另一 在根據本發明將 側壁重合之後的 在根據本發明將一個導電層澱積 圖β 在根據本發明將 廊表面的第一或 <請先閱讀背面之注意事項再填寫本頁) 另一個介電層製 截面圖。 此導電層製作成 底部電極之後的 偽第10圖結構的截面圖,其顯 極上澱積一個具有高介電常數 將之製作成圔案 示根據本發明於 的電容介電層並 圖結構的截面圖,其顯示根據本發明將 t紙張尺度適用中_家標準(CNS)A4規格(210 χ 297公瘴)
--I---1 I 訂· I ί I I 經濟部智慧財產局員工消費合作社印製 鏐4 3 2 5 8 4 A7 ___B7___ 五、發明說明(k ) 一個第二或頂部電極形成於此具有高介電常數的電容介 電層上。 龄住奩油;例的說明 本發明傺有關一種半導體裝置用堆叠電容器,且更待 別的是有關一種用於減小一個勢壘層與一個用於半導體 記億體之堆疊電容器製程中用以形成高介電常數材料的 氣化環境之間,相互作用的擴增式溝渠。此擴增式溝渠 也預防了該勢矗層與該高介電常數材料本身之間的相互 作用。本發明包含了 一値介電層僳用於擴增一値含有一 個栓塞以及一個勢S材料層的溝渠。此介轚層有利地使 勢S材料層與澱積於堆叠霣容器上頂部與底部電極之間 的高介電材料隔絶^ _由此勢a與高介電常數材料隔絶 ,而防止了逭些材料之間的相互作用以及因為相互作用 而造成使品質變/差-的^思象。由於此介霣層像用來擴增溝 渠,故當澱積底部霣棰時會使底部霄極包含一悃輪廊。 此輪廓會增加堆疊霣容器的表面積因而增加了堆疊電容 器的霣容。以下將會更詳盡地說明此輪廊。 現在特別詳盡地參照所附圈示,其中相同樣碼於幾個 附函中代表類似或完全相同的元件;第2圖顯示的是一 個根據本發明中某一概念的堆疊電容器100 。藉由使溝 渠105形成於介霣層108内並於其内澱稹一種導電材料而 將栓塞106形成於介霣層108内部β在此是藉由例如一種 化學機械磨光(CMP)法而使其頂部表面平坦化。栓塞106 最好包含一種多晶矽材料,例如一種已攙雜的多晶矽。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ^1 訂--- 線-----------I------------ *43258 4 A7 _B7_ 五、發明說明(7 ) 介電層10 8可能包含像氣化矽之類的砂化物。 (請先閲讀背面之注意事項再填寫本頁) 參照第3圖,最好藉由蝕刻方法使栓塞106下凹。此 蝕刻方法可能包含對介電層108之材料具有選擇性的一 種乾蝕刻6使栓塞106下凹一個預定的深度以便於此方 法的下一個步驟中提供一個用於勢壘靥之空乏作用的區 域。 參照第4圖,在使栓塞106下凹之後,將一掴擴散勢 壘110或110形成於栓塞106的頂上部分以及介電層108的 頂部表面111上。此擴散勢壘110可能包含氮化鉅、矽化 鈷、氮化鈦、矽化鎢、以及氮化钽矽等或其等效材料。 擴散勢壘110是藉由一種或許多種為熟悉習知設計的人 所熟知的方法澱積而作的。擴散勢壘110有肋於防止原 子在底部電極1〇4(第10匾)與栓赛10 6之間的擴散。 參照第5圖,從頂部表面111上去除用來形成擴散勢 壘1 1 G的材料。於某一較佳實施例中,是利用一種化學 機械磨光(CMP)法而使頂部表面111平坦化。擴散勢壘 li〇會保持在溝渠1D5以内使得擴散勢壘110的頂部表面 109實質上是與介電層108的頂部表面111共面的。 經濟部智慧財產局員工消費合作社印製 參照第6 _,根據本發明澱積了另一個介電層112 ^ 此介電層U2可能包含一種像氧化矽之類的氧化物、一 種像氮化矽之類的氮化物、或是一種像硼矽磷玻璃 (BSPG)之類的玻璃。此介電層U2最好包含能夠藉由化 學氣相澱積法(CVD )或是以電漿強化的化學氣相澱積法 (PECO)澱積而成的二氣化矽β此介電層112最好包含落 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) Α7 Γ 顯4 325 8 4 Β7_ 五、發明說明(/ ) 在大約20毫徹米與大約250毫徹米之間的厚度。 參照第7和8圖,將介電層112製作成圖案以擴增溝 渠105«^介電層112的圖案製作是藉由為熟悉習知設計的 人所熟知的方法而執行的,例如藉由將一種光阻材料澱 積於介電層112上,而於適當面積上覆蓋以光阻層並使 光阻材料曝露在紫外線下以令此光阻層顯影。然後以此 光阻層當作一個蝕刻覆罩而於介電層112内形成一些孔 洞114。這些孔洞114可與如第7圖所示與溝渠105的渠 壁對齊,也就是説孔洞114之尺寸與溝渠105之尺寸是相 同的。不過,於一個較佳實施例中,如第8圖所示,孔 洞114會與溝渠1G5呈歪斜而不是重合的β介電112上孔 洞114的歪斜現象會提供一値上叠和下叠以增加對不對 齊的容忍度。介電層112内的孔洞114會根據本發明而有 效地擴增溝渠105。 參照第9圖,藉由將一種導電材料12D澱積於孔洞114 内以及介電層112的頂部表面118上而將一値底部電極 1〇4(第10圖)形成於擴散勢壘110上。導電材料120最好 是由鉑形成的,雖然也可以使用像銥(Ir)、釕(Ru)、或 二氣化釕(RU0 )之類的其他導電材料。導電材料120最 好是藉由一種像噴濺或是蒸發澱積法之類的物理氣相澱 積法(PVD)澱積而成的。導電材料120會覆蓋住介電層 11 2並填充到孔洞1 1 4内。結果,在孔洞1 1 4上方形成了 由導電材料120構成的輪廊122 β 參照第10圖,將導電材料120製作成圖案以形成電極 -1 0 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) in----訂--------線· 經濟部智慧財產局員工消費合作社印製 .t ϋ I n n n n _ A7 B7 -Γ鱺4325 8 4 五、發明說明(9 ) 104 β此圖案製作程序是藉由為熟悉習知設計的人所熟 知的方法例如藉由撤影成像接著蝕刻而執行的β電極 104最好是與孔洞114同軸或對齊的β在製作成電棰104 的蹰案之後,輪廊1 2 2會保持在電棰1 0 4的頂部表面上。 參照第11豳,於電極104上澱積一値高介轚常數層102 並製作成圖案。高介電常數層102最好是由銪鋰鈦氧化 物(B S Τ 0 )形成的。此B S Τ 0最好是在高溫下澱稹而成的。 不過,由於高溫會增強擴散作用,故必須限制BST0的濺 積溫度以降低像氣氣之類材料的擴散作用。然而本發明 中,由於已藉由電極104使勢a層11〇自高介霣常數層 102隔絶開,故能在不致使性能變差的情形下有利地增 高層102的澱槙溫度。於處理及作莱期間,各元件從高 介電常數層102及/或從氧化的釀積琛境擴散到勢蠹® 110,或是反向的攘散作用,是受到介霣層112和霣欏 104的阻礙。介電層112最好包含氮化矽而電極1Q4最好 包含鉑,這兩種材料都具有優良的擴散阻抗性且因此降 低了擴散作用。此外,由於落在第一面積124與第二面 稹126之間的界面是歪斜的,故較之習知設計從高介電 常數® 102及/或從氣化的澱積環境到勢壘層no的擴散 路徑是明顯地長多了。 參照第12圖,頂部電極128是形成於离介電常數層1〇2 上。頂部霄搔12 8和底部電極104會形成一傾根據本發明 的堆《電容器100。堆壘罨容器100會有利地使用輪廓 122以增加電搔1ϋ4和128的表面積。這麼做會增加記憶 -1 1 - 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) (請先閲讀背面之注項再填寫本頁) I----J I 訂·! I ! I — 經濟部智慧財產局員工消费合作杜印製 -n n t- 「靨4325 8 d A7 _B7_ 五、發明說明(…) 體裝置的電容。例如,電容會增加了大約2.5 %到大約 25%^進一步處理以完成堆叠電容器100的結構,從這 點之後的方法是熟悉習知設計的人所熟知的。 已經說明了用於防止堆叠電容器之組件間相互作用之 擴增式溝渠的較佳實施例(其用意在於顯示而不是設定 極限),故熟悉習用技術的人應該能在不偏離上逑課程 下作各種修正及變化。所以吾人應該了解的是能在不偏 離本發明所附申請專利範圍之精神及架構下對本發明的 特殊實施例進行改變。已依申請專利的待殊要求詳盡地 說明了本發明,以下所附本發明的申請專利範圍將會受 到專利法的保障。 參考符號説明 2.....具有堆疊電容器之結構 3,100.....堆疊電容器 4 .....頂部電極(儲存結點) 5 .....取用電晶體 6 .....閘極 7 .....位元線 8 .....位元線接點 12,104.....底部電極 14,106.....栓塞 16,110.....擴散勢壘 18,108,112.....介電層 102.....高介電常數層 -1 2 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝— II訂-------線— 經濟部智慧財產局員工消費合作社印製 *4 325 8 4 A7 B7 五、發明說明() 105.....溝渠 109.....擴散勢壘的頂部表面 111.....介電層的頂部表面 Π4.....孔洞 118.....介電層的表面 120.....導電材料 122.....輪廓 124.....第一面積 126.....第二面積 128.....頂部電搔 (請先閱讀背面之注意事項再填寫本頁) K !1訂---------線· 經濟部智慧財產局員工消費合作社印製 I I— n I 1 n t ϋ 1 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. ^ 325 8 4 控 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 i 1 1 一 種 堆 β 電 容 器 9 其 包 括 ; 1 1 I 一 値 澱 積 於 溝 渠 内 以 便 連 接 到 取 用 裝 置 上 的 導 電 栓 1 1 塞 » S 請 l· I 先 1 一 個 勢 壘 是 形 成 於 栓 塞 上 且 是 澱 積 於 溝 渠 内 9 閲 f ϊ —- 餹 介 電 層 是 形 成 於 溝 渠 上 t 並 穿 透 此 介 電 層 而 形 背 I 1 之 1 成 一 個 孔 洞 而 曝 HR 雜 出 至 少 一 部 分 的 勢 曼 > 注 | 1 I —" 個 第 一 電 極 是 形 成 於 此 孔 洞 之 内 且 從 孔 洞 伸 展 事 項 再 % 寫 1 出 來 9 1 本 Λ. 1 一 個 電 容 介 電 層 是 形 成 於 此 第 一 電 極 上 且 使 第 電 頁 •w* 1 I 極 與 第 二 電 極 分 開 以 及 1 1 此 介 電 屬 和 第 一 電 搔 實 質 上 可 預 防 與 勢 愚 材 料 的 相 1 1 互 化 學 作 用 0 1 訂 2 .如 申 請 專 利 範 圍 第 1 項 之 堆 疊 電 容 器 1 其 中 該 介 電 層 1 包 含 一 種 氮 化 物 [ I 3 .如 申 請 專 利 範 圍 第 1 項 之 堆 璺 電 容 器 » 其 中 該 電 容 介 1 I 電 層 包 含 一 種 m m 鈦 氣 化 物 0 1 1 4 .如 甲 請 專 利 範 圍 第 1 項 之 堆 β 電 容 器 其 中 該 介 電 層 線 内 的 孔 洞 與 該 溝 渠 是 不 對 齊 的 » 使 得 有 一 部 份 的 該 介 1 1 電 層 伸 展 到 該 勢 <sk 上 而 有 一 部 分 的 該 勢 壘 曰 伸 展 到 該 1 1 溝 渠 側 壁 底 下 0 ! 1 5 .如 申 請 專 利 範 圍 第 1 項 之 堆 疊 電 容 器 ί 其 中 該 第 « 電 1 極 包 含 鉑 0 1 f 6 .如 甲 of 專 利 範 圍 第 1 項 之 堆 疊 電 容 器 , 其 中 該 介 電 層 1 I 的厚度落在大約20毫微米與大約 2 5 0 毫 撤 米 之 間 Q 1 1 -1 4 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS )A4規格(210 X 297公釐) ,432584 H CS D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 I I 7 .如 串 諳 專 利 範 圍 第 1 項 之 堆 叠 電 容 器 t 其 中 該 勢 壘 最 I I I 好 包 含 氮 化 m 、 矽 化 鈷 、 氮 化 鈦 Λ 矽 化 ϋ 以 及 氮 化 [ I 鉅 矽 等 材 料 中 的 至 少 —» 種 6 請 I 先 I 8 . — 種 用 於 半 導 體 記 億 體 的 堆 « 電 容 器 包 括 閲 讀 I —- 痼 澱 積 於 溝 渠 内 以 便 連 接 到 取 用 裝 置 上 的 導 電 栓 背 I I 之 I 塞 , 注 意 I | 事 I —- 個 勢 壘 是 形 成 於 此 栓 塞 上 且 是 澱 積 於 此 溝 渠 之 内; 項 再 I 一 個 介 電 層 是 形 成 於 溝 渠 上 1 並 穿 透 此 介 電 層 而 形 % 窝 太 I 成 1 锢 孔 洞 而 曝 露 出 至 少 一 部 分 的 勢 壘 个 % I | 一 锢 第 — 電 極 是 形 成 於 此 孔 洞 之 内 且 會 從 孔 洞 伸 展 I I 出 來 此 第 一 電 棰 是 由 一 種 導 電 材 料 形 成 的 使 得 在 澱 I I 積 此 導 電 材 料 時 會 在 此 導 電 層 的 上 表 面 内 形 成 一 値 輪 ( 訂 m f 其 中 此 輪 廓 為 第 一 電 棰 之 頂 部 表 面 提 供 的 表 面 積 I 會 超 過 第 一 電 槿 上 呈 實 質 平 坦 之 頂 部 表 面 的 表 面 積 ; I I 一 個 電 容 介 電 層 是 構 成 了 此 第 電 棰 的 輪 廓 且 使 第 I I 電 極 與 第 二 電 極 分 開 ; 以 及 I I 此 介 電 層 和 第 一 電 極 實 質 上 可 預 防 與 勢 壘 材 料 的 相 線 互 化 學 作 用 0 ί I 9 ·如 申 請 專 利 範 圍 第 8 項 之 堆 叠 電 容 器 J 其 中 該 介 電 層 I I 包 含 種 氮 化 物 I I 10.如申讅專利範圍第8 項之堆叠電容器, 其中該電容 介 電 層 包 含 —* 種 m 鈦 氣 化 物 〇 I [ 1 1 .如申請專利範圍第8 項之堆叠電容器, 其中該介電 I I 層 内 的 孔 洞 與 該 溝 渠 是 不 對 齊 的 > 使 得 有 一 部 份 的 該 I I -1 5- I I I I 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X2SI7公釐) 14325 8 4 ABCD 申請專利範圍 介電層伸展到該勢壘上而有一部分的該勢壘會伸展到 該溝渠側壁底下。 12. 如申請專利範圍第8項之堆β電容器,其中該第一 電極包含鉑β 13. 如申請專利範圍第8項之堆叠電容器,其中該介電 層的厚度最好是落在大約20毫徹米與大約250毫撤米 之間。 14. 如申請專利範圍第8項之堆β電容器,其中該勢壘 最好包含氮化鉋、矽化鈷、氮化鈦、矽化鎢、以及氮 化鉅矽等材料中的至少一種。 15. 如申請專利範圍第8項之堆曼電容器,其中該第一 電極頂部表面的輪廓使此堆璺電容器的電容比一個具 有平坦頂部表面的第一電極增加了大約24^ %到$ 25%。
    (請先W讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 16.—種用於製造堆叠電容器之方法 提供一個栓塞及一個勢壘形成: 該溝渠是形成於第一介電層内; 將第二介電層形成於第一介電層及該勢壘層上; 於該第二介電層内製作出孔洞的圖案以曝露出至少 —部分的該勢壘; 將一個導電層澱積於該第二介電層上以及該孔洞内 將該導電層製作成圖案以形成一値笫一電極; 將一個電容介電層形成於該第一電搔上;以及 將一個第二電極形成於該電容介電層上β 包嘗: 渠内之塞上, 線丨 -16- 本紙涑尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) A8 P43258 4 ll D8 六、申請專利範圍 17. 如申請專利範圍第16項之方法,其中製作孔洞圖案 的步驟,包括製作孔洞圖案與溝渠不對齊使得有一部 分的介電層會伸展到勢壘上而有一部分的勢壘會伸展 到溝渠側壁底下的步驟。 18. 如申請專利範圍第16項之方法,其中將一個導電層 澱積於此第二介電層上以及此孔洞内的步驟,包括在 導電層頂部表面形成一個對應到此孔洞位置之輪廓的 步驟。 19. 如申請專利範圍第18項之方法,其中將導電層製作 成圖案以形成一値第一電極的步驟包括形成一橱含有 在此頂部表面上之輪廓的第一電棰的步驟。 20. 如申請專利範圍第13項之方法,其中第一電極頂部 表面的輪廓使此堆叠電容器的電容比一値具有平坦頂 部表面的第一電極增加了大約2.5%到大約25%。 21. 如申請專利範圍第16項之方法,其中形成第二電棰 的步驟包括形成一個厚度是落在大約20毫微米與大約 250毫徹米之間的介電層的步驟。 22. 如申請專利範圍第16項之方法,其中該電容介電層 包含銪緦鈦氣化物。 23. 如申請專利範圍第16項之方法,其中該第一電極包 含鉑。 24. 如申請專利範圍第1Β項之方法,其中該勢壘包含氪 化靼、矽化鈷、氮化鈦、矽化鶴、以及氮化鉬矽等材 料中的至少一種β -1 7 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -3. 經濟部智慧財產局員工涓費合作社印製
TW088118566A 1998-12-10 1999-10-27 Extended trench for preventing interaction between components of stacked capacitors TW432584B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/209,198 US6222220B1 (en) 1998-12-10 1998-12-10 Extended trench for preventing interaction between components of stacked capacitors

Publications (1)

Publication Number Publication Date
TW432584B true TW432584B (en) 2001-05-01

Family

ID=22777773

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088118566A TW432584B (en) 1998-12-10 1999-10-27 Extended trench for preventing interaction between components of stacked capacitors

Country Status (6)

Country Link
US (1) US6222220B1 (zh)
EP (1) EP1018767A1 (zh)
JP (1) JP2000183314A (zh)
KR (1) KR100609546B1 (zh)
CN (1) CN1256518A (zh)
TW (1) TW432584B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349255A (ja) * 1999-06-03 2000-12-15 Oki Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JP4567167B2 (ja) * 2000-09-18 2010-10-20 東京エレクトロン株式会社 半導体装置およびその製造方法
US6365328B1 (en) * 2000-03-10 2002-04-02 Infineon Technologies North America Corp. Semiconductor structure and manufacturing method
KR20020058570A (ko) * 2000-12-30 2002-07-12 박종섭 반도체장치 및 그 제조 방법
US6563161B2 (en) * 2001-03-22 2003-05-13 Winbond Electronics Corporation Memory-storage node and the method of fabricating the same
KR100410981B1 (ko) * 2001-05-18 2003-12-12 삼성전자주식회사 저저항을 갖는 반도체 소자의 금속배선구조 및 그의형성방법
KR100639219B1 (ko) * 2005-05-27 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2621609B2 (ja) * 1990-07-31 1997-06-18 日本電気株式会社 電荷蓄積容量を備えた半導体装置及びその製造方法
US5392189A (en) * 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
JP3309260B2 (ja) 1994-02-14 2002-07-29 日本テキサス・インスツルメンツ株式会社 キャパシタ
US5691219A (en) * 1994-09-17 1997-11-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor memory device
US5633781A (en) * 1995-12-22 1997-05-27 International Business Machines Corporation Isolated sidewall capacitor having a compound plate electrode
US5760434A (en) * 1996-05-07 1998-06-02 Micron Technology, Inc. Increased interior volume for integrated memory cell
KR970077664A (ko) * 1996-05-28 1997-12-12 김광호 반도체 메모리 장치의 커패시터 및 그 제조방법
KR19980026333A (ko) * 1996-10-09 1998-07-15 문정환 커패시터의 구조 및 제조방법
US6130124A (en) 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
KR100219506B1 (ko) * 1996-12-04 1999-09-01 윤종용 반도체장치의 커패시터 제조방법
US5915189A (en) * 1997-08-22 1999-06-22 Samsung Electronics Co., Ltd. Manufacturing method for semiconductor memory device having a storage node with surface irregularities

Also Published As

Publication number Publication date
CN1256518A (zh) 2000-06-14
US6222220B1 (en) 2001-04-24
KR20000047950A (ko) 2000-07-25
EP1018767A1 (en) 2000-07-12
KR100609546B1 (ko) 2006-08-04
JP2000183314A (ja) 2000-06-30

Similar Documents

Publication Publication Date Title
US6949785B2 (en) Random access memory (RAM) capacitor in shallow trench isolation with improved electrical isolation to overlying gate electrodes
US7161204B2 (en) DRAM capacitor structure with increased electrode support for preventing process damage and exposed electrode surface for increasing capacitor area
US7294546B2 (en) Capacitor for a semiconductor device and method of fabricating same
US6635547B2 (en) DRAM capacitor formulation using a double-sided electrode
US6426253B1 (en) Method of forming a vertically oriented device in an integrated circuit
TW459386B (en) Memory with trench-capacitor and selection-transistor and its production method
US5851876A (en) Method of manufacturing dynamic random access memory
TW492187B (en) Trench-capacitor with capacitor-electrodes and its production method
US5994197A (en) Method for manufacturing dynamic random access memory capable of increasing the storage capacity of the capacitor
JP2000101048A (ja) コンデンサ及びコンデンサの作製方法
TW432584B (en) Extended trench for preventing interaction between components of stacked capacitors
US6486026B2 (en) Method of forming DRAM circuitry
US20020135010A1 (en) Memory-storage node and the method of fabricating the same
US6436762B1 (en) Method for improving bit line to capacitor electrical failures on DRAM circuits using a wet etch-back to improve the bit-line-to-capacitor overlay margins
TW388984B (en) Dynamic random access memory manufacturing
JPH10173148A (ja) 半導体記憶装置
US20050062090A1 (en) Stack-film trench capacitor and method for manufacturing the same
US6271099B1 (en) Method for forming a capacitor of a DRAM cell
TW388093B (en) Method for fabricating DRAM cell capacitor
US20030160275A1 (en) Semiconductor device and method for fabricating the same
JP3120462B2 (ja) 半導体集積回路装置及びその製造方法
US6060366A (en) Method for manufacturing dram capacitor incorporating liquid phase deposition
TW439268B (en) Dynamic random access memory structure having vertical transistor and its fabricating method
US6096620A (en) Method of fabricating dynamic random access memory capacitor
TW417291B (en) Manufacture method of crown-type DRAM capacitor

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees