TW432384B - Memory device with sensing current-reducible memory cell array - Google Patents

Description

r 1432 3 8 4 五、發明說明（1) 〈發明之背景〉 本發明係關於含共享感知放大器之半導體記憶元件， 特別是可減少感知電流消耗的記憶體單胞陣列架構。 第1圖係圮憶體單胞方塊架構及感知放大器。記憶體 單胞方塊包括大量記憶體單胞陣列MCAO- MCA2及連接至一 對位元線之感知放大器1 0。BL及/BL可安排於鄰近記憶體 單胞陣列MCAO- MCA1及MCA1 ~ MCA2之間。在各別記憶體單 胞陣列MCAO- MCA2，可安排大量之字元線WLC)及W1 i，且大 量的記憶體單胞（未顯示）可置於字元線WL〇及wu及位元線 BL及/BL之間。感知放大器1〇有一含使用共同連接至鄰近 記憶體單胞陣列MCAO- MCA1及MCA卜MCA2之位元線BL及 /BL之間電壓差的資料感知功能及資料恢復功能之交疊位 元線結構。 如第1圖所示，為了保持感知放大器丨〇電路佈局之間 的間距並能共享記憶體單胞陣列，可採用先前記憶體元件 中’共享感知放大器之架構可置於記憶體單胞陣列MCA〇- MCAf之較上側及較下側。亦即，感知放大器置於鄰近記憶 體單胞陣列之間。 一以下將詳述先前感知放大器之運作。在初始狀態時， :n/BL有位元線預充電電壓、（〇 < vw〈 v“）。 ^凡線預充電電壓vblp為Vcc/2。如果對應的位元線 1趨動’連接至選定記憶體單胞位元線對BL及/BL之 間的電位變化為』V。 接考’如果對應的選定記憶體單胞的感知放大器趨動

五、發明說明（2) ，位元線諷及/BL之一較高的電位成為電源電位^， -較低電，成為接地電嫌，使得選定記憶體單胞可被 取且更新單胞動作的電位為Vcc或〇 V。 時 另 讀 考慮記憶體單胞的絲在雪交r B a _ 千i刃铞仔冤办％及位兀線對BL及/儿之 儲存電容Cb，記憶體單胎的德在 一 版早肥的储仔電容Cs相較於位元線對bl 及/ BL之储存電容Ch來得大。一 Γ - 1 η Λ ρ b尽忡兀 开又Ls-1 oo cb。因此大部分 感知放大器所須的電流都消耗在趨動位元線對BL及/紅。 因而研究此減少位元線對BL及/BL之儲存電容Cb方法 來降低感知放大器的感知電流。 〈發明之總論〉 本發明之目的係藉由將每個在記憶體單胞之位元線分 成大量位元線區段降低位元線電容來減少感知電流。 本發明為提供記憶體元件，包括：分成大量單胞區域 的記憶體單胞陣列；包括大量置於記憶體單胞較上侧第一 感知放大器的感知放大器裝置，以及大量置於記憶體單胞 較下側第二感知放大器；大量位元線對，連接至各別感知 放大器的每個位元線對且分成大量位元線區段對；以及根 據大量控制訊號對來連接或切斷至感知放大器的位元線區 段對之連接裝置。 連接裝置包括大量裝置，每個裝置連接至鄰近位元線 區段對之間以及在控制訊號對的控制下連接至位元線區段 對至對應的感知放大器。每個連接裝置可包括由控制訊號 控制的通過電晶體群，各個連接裝置包括在各別控制訊號 對下第一控制訊號的控制下連接對應感知放大器至對應位

第7頁 432384 五、發明說明（3) 元線區段對 下第二控制 位元線區段 記憶體 擇訊號來選 至連接裝置 單胞區域選 裝置。大量 受對應的單 最後控制訊 輸出的第一 另一個控制 域選擇訊號 的第一 訊號的 對的第 元件還 擇對應 ^控制 擇訊號 控制裝 胞區域 號對的 反閘來 裝置， 的第二 制訊號 各別第一控 號。 在此記憶體元 胞區域選定訊號所 對經由對應於選定 訊號，且另 號，關閉第 通過電 控制下 二通過 包括控 的大量 電路包 來產生 置巧最 選擇訊 第一控 產生最 每個裝 NOR閘 來產生 肋群，以及在各別控制訊號對 用來連接對應感知放A 電晶體群。 7 Μ !^路，以接收大量單胞區域選 早胞區域以產生大量控制訊號對 括大量控制裝置，用來接受對應 控制訊號對的對應對至每個連接 後控制裝置包括第一nor閘來接 號及接地訊號來產生控制訊號對 制訊號；以及用來反轉第—反閘 後控制訊號對第二控制訊號以及 置包括用來接受各別對應單胞區 ，以及從每下個控制裝置產生的 各別控制訊號對的第二控制訊 一控制 一控制 對連接至大量第一 體群之第一通過電 胞區域的連接裝置 第一控制訊號來打 件中，當記 選定時，第 單胞區域的控制 裝置的控制訊號 訊號且驅動第二 感知放大器，第 晶體對至對應於 可藉由從對應控 開，’且大量連接 憶體單胞陣列 一控制裝置產 裝置，可 對，可關 控制訊號 一連接裝 大量連接 制裝置產 裝置中另 之一由對應單 生的控制訊號 驅動第一控制 閉第二控制訊 °假如位元線 置之通過電晶 裝置中選定單 生驅動狀態的 一連接裝置的

[_F432_3_8_4______ 五、發明說明¢4) 第一通過電晶體對可藉由從對應控制裝置產生關閉狀態的 第一控制訊號來關閉。另一方面，假如位元線對連接至大 量第二感知放大器，第一連接裝置之通過電晶體群之第二 通過電晶體對至對應於大量連接裝置中選定單胞區域的連 接裝置可藉由從對應控制裝置產生關閉狀態的第二控制訊 號來關閉’且大量連接裝置中另一連接裝置的第二通過 晶體對可藉由從對應控制裝置產生驅動狀態的第二控制訊 此記憶體元件也包括：分成大量單胞區域的記恨邱 胞陣列；置於記憶體單胞較上側包含大量第一感知放~大%'^ 的感知放大器裝置’以及置於記憶體單胞較下側包含 第一感知放大器的感知放大器裝置，大量位元線對，、董 至各別感知放大器的位元線對，以及分成大量位开連接 «c»| 對；連接或分離位元線區段對至對應於大量控制訊號°°以 感知放大器；以及接收大量單胞區域選擇訊號的控制對的 路，可用來選擇對應的大量單胞區域來產生大量 電 對至連接裝置。 '制訊號 此記憶體元件還包括：分成大量單胞區域的記 胞陣列；置於記憶體單胞較上側包含大量第一感知 的感知放大器裝置，以及置於記憶體單胞較下側包含 “ 感知放大器的感知放大器裝置，大量位元線斜， 愧體單 &大器 第 大量 至各別感知放大器的位元線對，以及分成大量位开連接 yLi r^· ^ 對；連接或分離位元線區段對至對應於大量控制訊號對° \ 感知放大器；以及接收大量單胞區域選擇訊號的控^ '的 電

第9頁 32 3 8 4__ 五、發明說明（5) 路，可用來選擇對應的大量 對至連接装置。 其中連接裝置包括大量 元線區段對之間以及在控制 區段對至對應的感知放大器 訊號控制的通過電晶體群， 訊號對下第一控制訊號的控 應位元線區段對的第一通過 號對下第二控制訊號的控制 對應位元線區段對的第二通 其中控制訊號包括大量控制 受對應單胞區域選擇訊號來 個連接裝置；以及 其中當記憶體單胞陣列 號所選定時，假如位元線對 第一控制裝置產生的控制訊 的控制裝置，可驅動第一控 制訊號對’可關閉第二控制 動弟一控制訊號。假如位元 器，第一連接裝置之通過電 對應於大量連接裝置中選定 對應控制裝置產生驅動狀態 量連接裝置中另一連接裝置 對應控制裝置產生關閉狀態 單胞區域來產生大量控制訊號 裝置，每個裝置連接至鄰近位 訊號對的控制下連接至位元線 。每個連接裝置可包括由控制 各個連接裝置包括在各別控制 制下連接對應感知放大器至對 電晶體群；以及在各別控制訊 下用來連接對應感知放大器至 過電晶體群。 裝置，每個控制裝置可用來接 產生控制訊號對的對應對至每 之一藉由對應單胞區域選定訊 連接至大量第一感知放大器， 號對經由對應於選定單胞區域 制訊號，且另一控制裝置的控 訊號，關閉第一控制訊號且驅 線對連接至大量第一感知放大 晶體群之第一通過電晶體對至 單胞區域的連接裝置可藉由從 的第一控制訊號來打開，且大 的第一通過電晶體對可藉由從 第一控制訊號來關閉。另一

r 432 3 8 4 五 '發明說明（6) ---- 方面，假如位元線對連接至大量第二感知放大器，第一連 接裝置之通㉟電晶體群之第=通過電晶體對至對應於大量 連接裝Hit定早胞區《的連接《I可藉由㈣應控制裝 置產生關閉狀悲的第二控制訊號來關 中另-連接裝置的第二通過電晶體對可藉由丄控制裝 置產生驅動狀態的第二控制訊號來打開。 此纪憶體兀件更包括：大量記憶體陣列’每個可分成 大量單胞區域；置於記.憶體單胞較上側包含大量第一感知 放大=的感知放大器裝置，以及置於記憶體單胞較下侧包 含大量第二感知放大器的感知放大器裝置，大量位元線 對，連接至各別感知放大器的位元線對，以及分成大量位 元線區段對；連接或分離位元線區段對至對應於大量控制 況號對的感知放大器；以及接收大量單胞區域選擇訊號的 控制電路’可用來選擇對應的大量單胞區域來產生大量控 制訊號對至連接裝置。 〈圖式之簡單說明〉 本發明之特色可參考下列詳述及其圖示實施例而獲得 了解。 第1圖為描述先前記憶體元件中記憶體單胞陣列及感 知放大器之安排圖； 第2圖為根據本發明之實施例，描述記憶體元件中記 憶體單胞陣列及感知放大器之安排圖，其令位元線對可分 成兩個位元線區段； 第3圖為描述第2圖記憶體元件運作之時序圖

五、發明說明（Ό 第4圖為根據本發明之另一實施例，描述記憶體元件 t記憶體單胞陣列及感知放大器之安排圖，其十位元線對 可分成兩個位元線區段； 第5圖為第4圖控制電路詳述電路圖。 〈圖式中元件名稱與符號對照〉 10、21-1、21-2、31-1、31-2 :感知放大器 2 3、3 3 :記憶體單胞陣列 23- 1、23-2 :單胞區域 24- 1，/24-1 ' 24-2 > /24-2 '25-1 > /25-1，以及 25-2、/25-2 :兩個位元線區段 26、36、36-1至36-n :連接裝置 N24-1、N24-2、N25-1，及 N25-2 :NMOS 通過電晶體 對 2 5及/ 2 5 :位元線對 33- 1至33-n :單胞區域 BL及/BL34，/34及35，/35 :位元線對 34- 1 ，/34-1 至34-n ，/34-n ，及35-1 ，/35~l 至 3 5 - η，/ 3 5 - η :位元線區段對 Ν31、Ν41至Ν3η，Ν4η :第一通過電晶體對 Ν51，Ν61至Ν5η，Ν6η :第二通過電晶體對 CRS2至CRSn + Ι :選擇訊號 32-1至3 2-η + 1 :控制裝置 3 6-1至3 6-η :控制訊號裝置 N32~N3n : NOR 閘

第12頁 ^4 32 3 6 4 五'發明說明（8) ' --- I32-I3n + 1 :反轉閑 control_l 及/ contr〇l_l 至<^011^；1'〇1_11-1 及/ contro l_n-l :控制訊號對 〈較佳具體貫施例之詳細福述〉 巧2圖為根據本發明之實施例，描述記憶體元件中記 憶體單胞陣列及感知放大器之安排圖。第2圖描述的例子 為記憶體單胞陣列23可成兩個單胞區域”-丨及^^。在記 憶體單胞陣列2 3之較丰及較下中，感知放大器2丨—丨及2 1 _ 2 为別以4個位元線之間距相隔’且每個位元線對b l及 /BL24，/24且25 ’，/25可分成兩個位元線區段^^， /24-1、24-2，/ 24-2、25-1、/ 25-1 ,以及25-2、/25~2。 本發明包含連接裝置26 ’可根據單胞區域23-1及23-2 的選擇用來連接與控制訊號對〇〇11^〇1_1及/c〇ntr〇1 j 一 致之位元線區段24-1及24-2， /24-1及/24-2，25-1及 25-2，以及/25-1及/ 25-2。連接裝置26包含通過電晶體對 N24-1 'N24-2 'N25-1 ，及 N25-2 ° 本發明之記憶元件還包括連接裝置26中控制通過電晶 體對N24-1、N24-2、N25-1，及N25-2之控制電路。控制 電路22產生第一控制訊號contro 1 一1以及第二控制訊號 /contro 1 _1 ’其中使用選擇訊號來選擇對應的記憶體單胞 陣列23之大量單胞區域23-1及23-2，第一控制訊號 control_l 為反轉。 含上述架構記憶體元件之運作可參考第3圖的時序圖 而獲得了解。假如第一單胞區域2 3 - 1可藉由列解碼器解碼

第13頁 r4 32 3 8 .：_ 五、發明說明（9) -- 列位置來選定（圖中未顯示），控制電路22產生字元線驅動 電位Vpp低狀態的第一控制訊號(;〇1^1*〇1_1，以及字元線驅 動電位vpp高狀態的第二控制訊號/congou ，分別與選 擇第一單胞區域23-1的選擇訊號。因此，連接裝置26的通 過電晶體對，置於記憶體單胞陣列2 3較上側對應於感知放 大态21-1的NM0S通過電晶體對N24-1及N24-2可關閉，而置 於記憶體單胞陣列2 3較下側對應於感知放大器2 1 _2的N M〇s 通過電晶體對N25- 1及N25-2可開啟。 另一方面’通過電晶體對N25-1及N25-2可開啟產生資 料路徑。從連接至位元線對25及/25所對應記憶單胞讀到 的資料可提供至安置於記憶單胞陣列2 3較下側至連接裝置 26通過電晶體對N25-1及N25-2的感知放大器21-2 ,以及位 元線區段對25-1，/25-1以及25-2及/25-2。此時，通過電 晶體對可關閉來切斷至感知放大器2 1 - 1的位元線區段對 24-2及/24-2之連結，使得位元線區段對24-2及/24-2並未 包含在資料感知之運作。 在下文中，感知放大器21-1及21-2可驅動，且接著執 行資料感知運作。因而，位元線對2 4，/ 2 4及連接至感知 放大器21-2的25及/25之資料可感知使得記憶體單元之資 料可讀取。如第1圖所示之先前記憶體元件，連接至感知 放大器2卜2的位元線對2 5及/25有位元線電容Cb可以以Vee 及0V驅動。然而，在此較佳實施例，連接至感知放大器 21-2的位元線對24及/24可包含在資料感知運作，使得位 元線對24及/24有位元線電容l/2Cb可以以Vcc及⑽驅動，因

第14頁 :鰂 32 3"__ 五、發明說明（ίο) "' 而與先前技術相比資料感知運作可降低電流消耗。 本發明較佳記憶體元件資料感知運作中的感知電流的 數量，且在先前記憶體元件之資料感知運作如下所述。假 設大量感知放大器21大半可分別安排在記憶體單元陣列^ 之較上及較下側，以及記憶體單元陣列2 3之欄數為 N〇_co 1。感測時消耗的電荷量如下所述a 在位元線對BL及/BL充電的電荷總量C可以以下列方程 式來表達。 C=置於記憶體單元陣列23較上側的感知放大器數父電 位變化X負載電容+置於記憶體單元陣列23較下側的感知放 大器數X電位變化X負載電容。 在此時’假設由控制訊號對control_l及/contr〇i_j 的連接裝置26之通過電晶體對N24-1，N24-2及N25-1， N25-2可置於記憶體單元陣列之中心使得各別位元線區段 對有相同長度，且位元線預先電壓'ΐρ為\/2。 因此，本發明記憶體元件位元線對及/BL充電之電 荷總量可以以下公式（1)表達。

Cl=N〇__c〇l/2 xVcc/2 xCb/2 +No_col/2 xVcc/2 X Cb = 3/8 X (No^col X Vcc xCb) ...............( 1) 另一方面’先前技術記憶體元件位元線對BL及/BL充電之 電荷總量可以以下公式（2 )表達。 C2=N〇_c〇1/2 xVcc/2 xCb +No_col/2 X Vcc X Cb = 1/2 X(No_col XVCC xCb) ...............(2) 相較於方程式（丨）及（2 )，目前記憶元件可降低比先前

第15頁 ——f-4 3 2 3-8 4--— ------- 五、發明說明（11) ~— 記憶元件之感知電流β 因此，藉由架構此記憶體元件，本發明可降低比先前 記憶元件3/4之感知電流，使得記憶體單元陣列可以分成 兩個單胞區段且各別位元線對可以分成兩個位元線區77段， 且接著由控制訊號對控制的通過電晶體對可置於記慎體„ 元陣列的中間。 第4圖顯示記憶體單元陣列的另一組態，且感知放大 器可與本發明記憶體孓件一致，其中記憶體單元陣列33為 η個單胞區域33-1至33-η。 另一實施例之記憶體元件中，感知放大器3丨_丨及3丨_2 可以以4個位元線間距安排在記憶體單元陣列33之較上側 或較下側，且位元線對BL及/BL34，/34及35，/35可分成η 個位元線區段對34-1，/34-1至34-n，/34-η，及35-1， /3 5-1至35-η，/ 35-η。記憶體元件包含用來連接分隔位元 線區段對鄰近兩個位元線區段之連接裝置3 6，在單元區域 33-1至33-11的選擇基礎下，與控制訊號對c〇rUr〇1_i 5/ control—1 至control—n ，/ control_n 一致。 連接裝置36包含大量裝置36-1至36-n來連接分隔位元 線區段對34-l-34-n及/34-l-/34-n 以及35-1-35-n及 /35-1-/35-η之鄰近兩個位元線區段對，並與各別控制訊 说對 control_l ’/ control_l 至control_η，/ control_n。連接裝置36之每個裝置36-1至36-n包含用來 連接鄰近位元線區段對之通過電晶體群，並與各別控制訊 號對control_l ’/ control—l 至ccmtrol_n ’/ control η

第16頁 >4 32 3 f\d___ 五、發明說明（12) 一致。 連接裝置36每個裝置36-1至36-n的通過電晶體群包含 用來連接位元線對34及/34之鄰近位元線區段對之第一通 過電晶體對N31、N41至N3n，N4n之感知放大器31-1，其中 此感知放大器31-1可安置於位元線對bl，/BL34，/34及 35，/35與每個第一控制訊號control_i ./congou至 control_n，/ control—η —致，且第二通過電晶體對 Ν51 ’ Ν61至Ν5η，Ν6η ’用來連結安置於位元線對BL， /BL34之記憶體單元陣列33下側連結至感知放大器3 1 -2位 元線對3 5及/ 3 5之鄰近位元線區段對，並與各別控制訊號 control^l ’ /control_l 至c〇ntrol_n，/ control一η 之第 二控制訊號 / control_l 至 / control—η — 致。 另一貫施例之5己憶體元件還包含產生控制訊號對 control一1，/control_l 至control_n，/ c〇ntrol_n 之控 制電路32來控制連接裝置36之通過電晶體對N31-N41至 N3n-N4n及N5卜N61 至N5n-N6n 。 如第5圖所示，另一實施例之控制電路3 2包含大量控 制裝置32-1至32-n + l，每個接受選擇訊號CRS2至CRSn+Ι的 控制裝置3 2 - 1至3 2 - η + 1可接受對應於記憶體單元陣列3 3並 產生連接裝置36之每個控制訊號對至每個裝置36_丨至 3 6 - η。 大量控制裝置32-1至32-n+l ’產生最後控制訊號對 control 一η及/ control_n包括NOR閘N3n+1來接受選擇訊號 CRSη + 1及0 V接地訊號當作兩個輸入訊號以產生最後控制气

酽4 32 3 8 4 五、發明說明（13) 號對control_n&/ control _]1之第一控制訊號 control_n，以及用來反轉NOR閘N3n + 1的輸出來產生最後 控制訊號對contro l_n及/ control—η之第二控制訊號/ contrο 1_η ο 大量控制裝置32-1至32-η + 1，用來產生控制訊號對 control」及 / c on t ro 1 _ 1 至 con t ro 1 _η 及 / control—n 的每 個剩餘控制裝置32-1至3 2-n包括用來接受各別選擇訊號 (：1^2-(：1^11之肋1^閘旧2-以311來選擇對應大量單胞區域33-2 至33-n及從每下個控制裝置32-2至32-n + l所產生的控制訊 號對contr〇l_2 及/ control—2 至control„n 及/ contr〇l_*n , 之各別第一控制訊號contro 1_1至/ control_n - 1，並用來 產生控制訊號對control_l 及/ control_l 至control_n_l 及/ con1;r〇l_n-l之各別第一控制訊號control_l至/ c〇ntrol_n-l ，以及用來反轉NOR閘N32-N3n輸出之反轉閘 132-I3n+1來產生控制訊號對control_l及/ control_l至 c ο η 1: r ο 1 一 η - 1 及 / c ο n t r ο 1 _ η -1。 另—實施例之記憶體元件運作可詳述如下。如果記憶 體單元陣列33可分成m個單元區域，設定i值使得21]，使 用i較上位址作為列位址。如果i較上列位址可解碼，所有 21解碼訊號可產生且用於單胞區域選擇訊號。 如果安排在單元區域33 -k對應的字元線可驅動，記憶 體單元陣列33中用來選擇單元區域33-k的選擇訊號可為高 狀態’且另一選擇訊號CRS2-CRSk-l可為低狀態《根據 此’大量控制訊號對⑶^^匕丨及/ c〇ntrol_li

第18頁 r P 4 32 3 8 4 五、發明說明' control—n&/ c〇ntr〇1_n，第—控制訊號 至 control —k為高狀態Vpp，及剩餘的控制訊號c〇ntr〇i_k+1至 control—η為低狀態。另一方面，第二控制訊號/ control —1 至/control_k 及剩餘的控制訊號/c〇ntr〇i — k + i . 至/contr〇l_n為高狀態Vpp。 因此，連接裝置3 6-1至36-k的通過電晶體群，用來連 接連接至感知放大器31-1置於記憶體單元陣列33位元線對 34及/ 34之位元線區段對34-1-34-k-Ι及/ 34-1-34-k-：[可藉 由第一控制訊號control_l-/c〇ntrol—k-Ι打開，且通過電 晶體對N3k + 1，N4kH至N3n-1，N4n-l可藉由第一控制訊號 control„k-control_n打開來連接位元線區段對—knn 及 / 3 4 ~ k - / 3 4 - η ° 另一方面，連接裝置36-丨至36-k的通過電晶體群’用 來連接置於記憶體單元陣列33較下側連接至感知放大器 31-2位元線對35及/35之位元線區段對及 /35-卜35-k-Ι並可藉由第二控制訊號 /control_k-/control_n 。 因此，置於記憶體單元陣列3 3較上側連接至感知放大 器31-1位元線對34及/34之第一控制訊號⑶^厂^一卜 control一η中’可施加0V至第—控制訊號⑶討^丨卜 Ccntr〇l_k_l，及可施加Vpp至之後第一控制訊號 . control—k- c〇ntr〇l_n。置於記憶體單元陣列”較下側連 接至感知放大器31 _2位元線對35及/35之第二控制訊號 control一卜controls中，可施加、至第二控制訊號

第〗9頁 謬4323 8 4 五、發明說明（15) /control_l- /control_k-l，及0V可施加至之後第二控制 訊號cont ro 1 _k- cont ro 1 _n。 因此，將連接至感知放大器31-1之位元線對34及/34 分隔之NM0S通過電晶體對，通過電晶體對N31，N41至 N3k-1，N4k-l可打開且通過電晶體對N3k，N4k至N3n-1， N4n-1可關閉。將連接至感知放大器31-2之位元線對35及 /35分隔之NM0S通過電晶體對，通過電晶體對N51，N61至 N5k-1，N6k-l可打開且通過電晶體對N5k，N6k至N5n-1， N6n-1可關閉。 假如資料經由上述路徑感知時，所須電荷量C3如下： C3=No_col/2 xVcc/2 XCb Xk/(n + l) +No_c〇l/2 XVcc/2 XCb x(n-k +2)/(n +1) 與先前記憶體元件相比，此種記憶體元件之安排可降 低感知電流。 施加於較上感知放大器31 - 1之資料可從驅動單元區域 上之單元區域讀出，且施加於較下感知放大器3 1 - 2之資料 可從驅動單元區域下之單元區域讀出。 根據本發明，位元線可分成大量位元線區段，使得與 資料感知有關之資料感知分隔位元線區段造成資料路徑， 但另一與資料感知無關之資料感知分隔位元線區段則無法 造成資料路徑。因此，位元線電容可降低且感知電流也跟 著降低。 雖然此發明已以一較佳實施例描述如上，然而其描述 並非用以限定本發明。任何熟習此技術者，皆可參考此描

第20頁 五、發明說明（16) 述而更清楚了解此描述實施例之不同的改良及結合及其它 發明之實施例。因此，所附的申請專利範圍可包含任何的 改良或實施例。

第21頁

Claims (1)

1. 4 32 3 8 4 六、申請專利範圍 1. 一種記憶體元件，包括： 分成大量單胞區域的記憶體單胞陣列； 置於記憶體單胞較上側包含大量第一感知放大器的感 知放大器裝置，以及置於記憶體單胞較下侧包含大量第二 感知放大器的感知放大器裝置； 大量位元線對，連接至各別感知放大器的位元線對， 以及分成大量位元線區段對； 連接或分離位元線區段對至對應於大量控制訊號對的 感知放大器之連接裝置。 2. 如申請專利範圍第1項之記憶體元件，其中連接裝 置包括大量裝置，每個裝置連接至鄰近位元線區段對之間 以及在控制訊號對的控制下連接至位元線區段對至對應的 感知放大器。 3. 如申請專利範圍第2項之記憶體元件，其中每個連 接裝置可包括由控制訊號對控制的通過電晶體群。 4. 如申請專利範圍第3項之記憶體元件，其中連接裝 置之通過電晶體群包含： 在各別控制訊號對下第一控制訊號的控制下連接對應 感知放大器至對應位元線區段對的第一通過電晶體群；以 及 在各別控制訊號對下第二控制訊號的控制下用來連接 對應感知放大器至對應位元線區段對的第二通過電晶體 群° 5. 如申請專利範圍第4項之記憶體元件，還包含接收

   第23頁 r F4 32 3 8 4_ 六、申請專利範圍 大量單胞區域選擇訊號來選擇對應的大量單胞區域以產生 大量控制訊號對至連接裝置。 6. 如申請專利範圍第5項之記憶體元件，其中控制電 路包含大量控制裝置，用來接受對應單胞區域選擇訊號來 產生控制訊號對的對應對至每個連接裝置。 7. 如申請專利範圍第6項之記憶體元件，其中大量控 制裝置的最後控制裝置包括： 第一 NOR閘來接受對應的單胞區域選擇訊號及接地訊 號來產生控制訊號對最後控制訊號對的第一控制訊號；以 及 用來反轉第一反閘輸出的第一反閘來產生最後控制訊 號對第二控制訊號。 8. 如申請專利範圍第7項之記憶體元件，其中另一控 制裝置中每個裝置包括： 用來接受各別對應單胞區域選擇訊號的第二NOR閘， 以及從每個下列控制裝置中產生的各別第一控制訊號來產 生各別控制訊號對；以及 用來反轉第二反閘輸出的第二反閘來產生各別控制訊 號對第二控制訊號。 9. 如申請專利範圍第8項之記憶體元件，其中當記憶 體單胞陣列之一由對應單胞區域選定訊號所選定時，第一 控制裝置產生的控制訊號對經由對應於選定單胞區域的控 制裝置，可驅動第一控制訊號。 1 0 .如申請專利範圍第9項之記憶體元件，其中當記憶

   第24頁 r f 432 3 8 4 六、申請專利範圍 ' ' ------ 體單胞陣列之一單胞區域由對應單胞區域選定訊號所選定 時’假如位兀線對連接至大量第一感知放大器，第一連接 裝置之通過電晶體群之第一通過電晶體對至對應於大量連 接裝置中選^單胞區域的連接裝置可藉甴從對應控制裝置 產生驅動狀悲的第一控制訊號來打開，且大量連接裝置中 另一連接裝置的第—通過電晶體對可藉由從對應控制裝置 產生關閉狀悲的第一控制訊號來關閉〇 11.如申清專利範.圍第1 〇項之記憶體元件，其中當記 憶體單胞陣列之一單胞區域由對應單胞區域選定訊號所選 定時，假如位7C線對連接至大量第二感知放大器，第一連 接裝置之通過電晶體群之第二通過電晶體對至對應於大量 連接裝置中選定單胞區域的連接裝置可藉由從對應控制裝 置產生關閉狀態的第二控制訊號來關閉，且大量連接裝置 中另一連接裝置的第二通過電晶體對可藉由從對應控制裝 置產生驅動狀態的第二控制訊號來打開。 1 2. —種記憶體元件，包括： 分成大I單胞區域的記憶體單胞陣列； 置於記憶體單胞較上側包含大量第—感知放大器的感 知放大器U，以及置⑨記憶H胞較下側包含大量第二 感知放大器的感知放大器裝置， 大量位元線對，連接至各別感知放大器的位元線對， 以及分成大量位元線區段對； 連接或分離位元線區段對至對應於大量控制訊號對的 感知放大器之連接裝置；以及

   LM32 3^4 六、申請專利範^~ ----- 唱遥大量單胞區域選擇訊號的控制電路，以及可 =揮ί應的大量單胞區域來產生大量控制訊號 要 〇 1 Q Υ 種記憶體先件*包括： 刀成大量單胞區域的記憶體單胞陣列； 知放ΐ ^記憶體單胞較上側包含大量第一感知放大器 .,襄置’以及置於s己憶體單胞較下側包含大量 感知放^器的感知放大器裝置； α月八ΐ位兀線對，連接至各別感知放大器的位元線 以及刀成大量位元線區段對； 感知分離位元線區段對至對應於大量控制訊號 的控制f Ζ之連接裳置；以及接收大量單胞11域選擇1 =洚，可用來選擇對應的大量單胞區域來產生 控制5fl嬈對至連接裝置； -的t連接裝置包括大量裝置，每個裝置連接至鄰 11對之間以及在控制訊號對的控制下連接至位 二二挾4對應的感知放大器，每個連接裝置可包括由 制的通過電晶體群，纟個連接裝置包括在各別 =唬對下第—控制訊號的控制下連接對應感知放大器 應位兀，區段對的第一通過電晶體群；以及在各別控〒 號對下第二控制訊號的控制下用來連接對應感知放大 對應位元線區段對的第二通過電晶體群； 用來 接裝 的感 第二 對， 對的 I號 大量 近位 元線 控制 控制 至對 J訊 器至 可用 應對 ^ 其中控制訊號包括大量控制裝置，每個控制裝置 來接文對應單胞區域選擇訊號來產生控制訊號對的對

   r ^4 32 38 4_____ 六、申請專利範圍 至每個連接裝置；以及 其中當記憶體單胞陣列之一藉由對應單胞區域選定訊 號所選定時，假如位元線對連接至大量第_感知放大器， 第一控制裝置產生的控制訊號對經由對應於選定單胞區域 的控制裝置，可驅動第一控制訊號，且另—控制裝置的控 制訊號對’可關閉第二控制訊號，關閉第—控制訊號且驅 動第二控制訊號；假如位元線對連接至大量第一感知放大 器’第一連接裝置之琿過電晶體群之第一通過電晶體對至 對應於大量連接裝置中選定單胞區域的連接裝置由從 對應控制裝置產生驅動狀態的第一控制訊號來打開f且大 量連接裝置中另一連接裝置的第一通過電晶體對可藉由從 對應控制裝置產生關閉狀態的第一控制訊號來關閉；另— 方面，假如位元線對連接至大量第二感知放大器，第—連 接裝置之通過電晶體群之第二通過電晶體對至對應於大量 連接裝置中選定單胞區域的連接裝置可藉由從對應控制裝 置產生關閉狀態的第二控制訊號來關閉，且大量連接裝置 中另一連接裝置的第二通過電晶體對可藉由從對應控帝j & 置產生驅動狀態的第二控制訊號來打開。 14 _ 一種記憶體元件，包括：大量記憶體陣列，每個 可分成大量單胞區域；置於記憶體單胞較上侧包含大量第 一感知放大益的感知放大器裝置’以及置於記憶體單胞較 下側包含大量第二感知放大益的感知放大器裝置· 大量位元線對，連接至各別感知放大器的位元線對， 以及分成大量位元線區段對；

   第27頁 r f432 3 8 4 六、申請專利範圍 連接或分離位元線區段對至對應於大量控制訊號對的 感知放大器之連接裝置；以及接收大量單胞區域選擇訊號 的控制電路，可用來選擇對應的大量單胞區域來產生大量 控制訊號對至連接裝置。

   第28頁