JP3803691B2 - 感知電流の消耗を低減しうる半導体メモリ装置 - Google Patents
感知電流の消耗を低減しうる半導体メモリ装置 Download PDFInfo
- Publication number
- JP3803691B2 JP3803691B2 JP18430399A JP18430399A JP3803691B2 JP 3803691 B2 JP3803691 B2 JP 3803691B2 JP 18430399 A JP18430399 A JP 18430399A JP 18430399 A JP18430399 A JP 18430399A JP 3803691 B2 JP3803691 B2 JP 3803691B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- control signal
- bit line
- pairs
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000003491 array Methods 0.000 description 6
- 101150009920 MCA2 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 101150049891 MCA1 gene Proteins 0.000 description 4
- 101100290371 Schizosaccharomyces pombe (strain 972 / ATCC 24843) pca1 gene Proteins 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 102100040615 Homeobox protein MSX-2 Human genes 0.000 description 1
- 101000967222 Homo sapiens Homeobox protein MSX-2 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 208000015842 craniosynostosis 2 Diseases 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は共用感知増幅（ｓｈａｒｅｄ ｓｅｎｓｅ ａｍｐｌｉｆｉｅｒ）方式を採用した半導体メモリ素子すなわちメモリ装置に関し、より詳しくは、感知時の電流消耗を低減しうるメモリセルアレイの配列構造を有する半導体メモリ素子すなわちメモリ装置に関する。
【０００２】
【従来の技術】
図１は従来のメモリセルブロックと感知増幅器の配列状態を示すものである。同図を参照して、メモリセルブロックは多数のメモリセルアレイＭＣＡ０〜ＭＣＡ２を備え、隣接するメモリセルアレイ（ＭＣＡ０、ＭＣＡ１）、（ＭＣＡ１、ＭＣＡ２）間には、ビット線対ＢＬ、／ＢＬに連結された感知増幅器１０が配列される。各メモリセルアレイＭＣＡ０〜ＭＣＡ２には多数のワード線ＷＬ０、ＷＬｉが配列され、前記ワード線ＷＬ０、ＷＬｉとビット線ＢＬ、／ＢＬが交差する部分に多数のメモリセル（図示せず）がそれぞれ配列される。
【０００３】
このとき、前記感知増幅器１０は、隣接するメモリセルアレイ（ＭＣＡ０、ＭＣＡ１）、（ＭＣＡ１、ＭＣＡ２）に共通に連結されたビット線対ＢＬ、／ＢＬの電圧差を利用して、データの感知または復元（ｒｅｓｔｏｒｅ）機能を持つ折返しビット線（Ｆｏｌｄｅｄ ｂｉｔ ｌｉｎｅ）構造からなる。
【０００４】
図１に示すように、従来の感知増幅器１０は、メモリセルアレイ間の分割（ｓｈａｒｉｎｇ）及びセンスアンプのレイアウトピッチ（Ｌａｙｏｕｔ ｐｉｔｃｈ）確保のために、センスアンプをメモリセルアレイＭＣＡ０〜ＭＣＡ２の上下にそれぞれ配列する共用感知増幅方式を採択している。
【０００５】
前述した様な構造を持つ感知増幅器の動作について説明する。ビット線対ＢＬ、／ＢＬが、その初期には、ビット線プリチャージ電圧Ｖｂｌｐ値（０＜Ｖｂｌｐ＜Ｖｃｃ、一般にＶｃｃ／２）を有し、ワード線ＷＬがイネーブル（ｅｎａｂｌｅ）されると、選択したセルに連結されたビット線対ＢＬ、／ＢＬ間にだけΔｖ分の電位変化が生ずる。
【０００６】
以後、前記セルに連結された感知増幅器がイネーブルされると、ビット線対ＢＬ、／ＢＬのうち、高電位の線はＶｃｃに、低電位の線は０Ｖに転移することにより、選択されたセルのデータを書き込み、セルのデータもＶｃｃあるいは０Ｖとなるリフレッシュ機能を行う。
【０００７】
【発明が解決しようとする課題】
このとき、セルの記憶容量（ｓｔｏｒａｇｅ ｃａｐ＝Ｃｓ）とビット線対ＢＬ、／ＢＬの記憶容量Ｃｂを見れば、Ｃｓ＜＜Ｃｂ（一般に、Ｃｓ＝１０Ｃｂ）であって、感知増幅器で必要とされる電流のほとんどは、ビット線対ＢＬ、／ＢＬの駆動によって消耗される。
【０００８】
従って、感知増幅器の感知電流を低減する一つの方法として、感知動作時に駆動されるビット線対のキャパシタンスを低減する方法が研究されている。
【０００９】
このように、本発明の目的は、あるメモリセルアレイでのビット線対を多数のセグメントに分割し、ビット線対のキャパシタンスを低減することにより感知電流を低減させることにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するために本発明に係る感知電流の消耗を低減しうる半導体メモリ装置は、複数のセル領域に分割されるメモリセルアレイと；前記メモリセルアレイの上部に配列した複数の第１感知増幅器、及び前記メモリセルアレイの下部に配列した複数の第２感知増幅器から構成された感知増幅部と；それぞれが前記複数の感知増幅器に連結され、複数のビット線セグメント対に分割される複数のビット線対と；分割されたビット線セグメント対のそれぞれを、制御信号対により該感知増幅器と連結或いは遮断するための複数の連結手段と、複数のセル領域のうちの対応する一つのセル領域を選択するための複数のセル領域選択信号が入力され、前記連結手段に対し複数の制御信号対を発生するための制御回路とを備え、前記制御回路は、複数のセル領域のうちの対応する一つのセル領域を選択するためのセル領域選択信号が入力され、前記連結手段の各手段に対し前記制御信号対を発生するための複数の制御手段を備え、前記複数の制御手段の最終制御手段は、複数のセル領域選択信号のうちの該当セル領域選択信号と接地信号を二入力とし、最終制御信号対のうちの第１制御信号を発生するための第１ノアゲートと；前記第１ノアゲートの出力を反転させて最終制御信号対のうちの第２制御信号を発生するための第１反転ゲートとを備え、前記複数の制御手段の残りの制御手段は、複数のセル領域選択信号のうちの該当セル領域選択信号と次の制御手段から発生した第１制御信号とを二入力とし、第１制御信号を発生する第２ノアゲートと；前記第２ノアゲートの出力を反転させて第２制御信号を発生するための第２反転ゲートとを備えることを特徴とする。
【００１１】
上述した本発明の目的及び新規な特長は、本明細書の記述及び添付図面から明らかになるであろう。
【００１２】
【発明の実施の形態】
以下、添付図面に基づき本発明の好適実施例を詳細に説明する。図２は、本発明に係るメモリ素子におけるメモリセルアレイと感知増幅器の配列構造を示したものである。同図を参照すれば、メモリセルアレイ２３は２個のセル領域２３−１、２３−２に分割された例を示している。
【００１３】
メモリセルアレイ２３の上下にそれぞれ感知増幅器２１−１、２１−２が４ビット線ピッチ（４ｂｉｔｌｉｎｅ ｐｉｔｃｈ）で配列される。さらに各ビット線対ＢＬ、／ＢＬは２個のビット線セグメント（２４−１、２４−２）、（／２４−１、／２４−２）と（２５−１、２５−２）、（／２５−１、／２５−２）に分割され、この分割されたセグメントをセル領域２３−１、２３−２の選択による制御信号対ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１に沿って連結するための連結手段２６を備える。
【００１４】
連結手段２６は、各ビット線対ＢＬ、／ＢＬの分割されたセグメント対（２４−１、２４−２）、（／２４−１、／２４−２）と（２５−１、２５−２）、（／２５−１、／２５−２）を、それぞれ制御信号対ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１に沿って連結するためのパストランジスタ対（Ｎ２４−１、Ｎ２４−２）と（Ｎ２５−１、Ｎ２５−２）を備える。
【００１５】
又、本発明のメモリ素子は、前記連結手段２６のパストランジスタ対（Ｎ２４−１、Ｎ２４−２）と（Ｎ２５−１、Ｎ２５−２）を制御するための制御回路２２をさらに備える。
【００１６】
本発明の実施例に係る制御回路２２は、メモリセルアレイの多数のセル領域のうちの該セル領域を選択するための選択信号を利用して、第１制御信号ｃｏｎｔｒｏｌ＿１と、前記第１制御信号ｃｏｎｔｒｏｌ＿１の反転信号の第２制御信号／ｃｏｎｔｒｏｌ＿１を発生する。
【００１７】
前記の様な構造を持つメモリ素子の動作を、図３のタイミング図に基づき説明する。ローデコーダ（図示せず）を通してローアドレスがデコードされて第１セル領域２３−１を選択する場合、制御回路２２は、前記第１セル領域２３−１を選択するための信号によって、各々ロー及びワード線イネーブル電位Ｖｐｐのハイ状態となった第１及び第２制御信号ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１を発生する。
【００１８】
したがって、パストランジスタ対のＮＭＯＳトランジスタＮ２４−１、Ｎ２４−２はターンオフし、ＮＭＯＳトランジスタＮ２５−１、Ｎ２５−２はターンオンする。
【００１９】
そして、セル領域２３−１が選択されると、セル領域２３−１に配列されたワード線ＷＬ０〜ＷＬｊのうちの該ワード線がイネーブルされて、メモリセルアレイ２３の第１セル領域２３−１のメモリセルから読出されるデータは、前記ビット線対２４、／２４に連結されたメモリセルから読出されるデータビット線セグメント対２４−１、／２４−１を通してメモりセルアレイ２３の上部に配列された感知増幅器２１−１に提供される。
【００２０】
一方、パストランジスタ対Ｎ２５−１、／Ｎ２５−２がターンオンしてデータ伝達パスが形成されるので、ビット線対２５、／２５に連結されたメモリセルから読出されるデータが、連結手段２６のパストランジスタ対Ｎ２５−１、Ｎ２５−２及びビット線セグメント対２５−１、／２５−１と２５−２、／２５−２を通してメモリセルアレイ２３の下部に配列された感知増幅器２１−２に提供される。
【００２１】
このとき、ビット線セグメント対２４−２、／２４−２は、パストランジスタ対Ｎ２４−１、Ｎ２４−２がターンオフし、前記感知増幅器２１−１に連結されないことにより、感知には関与しなくなる。
【００２２】
以後、感知増幅器２１−１、２１−２がイネーブルされてデータの感知動作を行うと、感知増幅器２１−１、２１−２に連結されたビット線対２４、／２４と２５、／２５に載せたデータが感知されてメモリセルのデータが読出される。
【００２３】
この時、感知増幅器２１−２に連結したビット線対２５、／２５は、従来と同様にＣｂのビット線キャパシタンスを持ってＶｃｃと０Ｖで駆動される。しかし、感知増幅器２１−１に連結したビット線対２４、／２４は、ビット線セグメント対２４−１、／２４−１だけが感知動作に関与するため、１／２Ｃｂのキャパシタンスを持ってＶｃｃと０Ｖで駆動されるので、従来に比べて電流消耗の低減が可能となる。
【００２４】
本発明の実施例に係るメモリ素子のデータの感知動作時に消耗される感知電流量と従来のものを比較すれば次の通りである。基本的に、メモリセルアレイ２３には複数の感知増幅器がアレイの上下にそれぞれ１／２ずつ分かれて配列され、メモリセルアレイ２３のコラム数をＮｏ＿ｃｏｌとすれば、感知時に消耗されるチャージ量は次の式のようになる。
【００２５】
制御信号対ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１により制御される連結手段２６のパストランジスタ対（Ｎ２４−１、Ｎ２４−２）と（Ｎ２５−１、Ｎ２５−２）が、各ビット線対（２４、／２４）と（２５、／２５）の中央に位置し、各ビット線セグメント対（２４−１、２４−２）、（／２４−１、／２４−２）、（２５−１、２５−２）、（／２５−１、／２５−３）の長さが同一で、ビット線プリチャージ電圧ＶｂｌｐがＶｃｃ／２と仮定する。
【００２６】
ビット線対ＢＬ、／ＢＬにチャージされる総電荷量Ｃは下記の式と同様である。
チャージ量Ｃ＝メモリセルアレイ２３の上部に配列された感知増幅器の数＊電位変化量＊ローディングキャパシタンス＋メモリセルアレイ２３の下部に配列された感知増幅器の数＊電位変化量＊ローディングキャパシタンス
【００２７】
したがって、本発明のメモリ素子において、ビット線対ＢＬ、／ＢＬにチャージされる電荷量Ｃ１は下記の式（１）と同様である。
Ｃ１＝Ｎｏ＿ｃｏｌ／２＊Ｖｃｃ／２＊Ｃｂ／２＋Ｎｏ＿ｃｏｌ／２＊Ｖｃｃ／２＊Ｃｂ＝３／８＊（Ｎｏ＿ｃｏｌ＊Ｖｃｃ＊Ｃｂ）．．（１）
【００２８】
従来のメモリ素子において、ビット線対ＢＬ、／ＢＬにチャージされる電荷量Ｃ２は下記の式（２）と同様である。
Ｃ２＝Ｎｏ＿ｃｏｌ／２＊Ｖｃｃ／２＊Ｃｂ＋Ｎｏ＿ｃｏｌ／２＊Ｖｃｃ／２＊Ｃｂ＝１／２＊（Ｎｏ＿ｃｏｌ＊Ｖｃｃ＊Ｃｂ）．．（２）
前記式（１）と（２）のように、本発明のメモリ素子は従来のものに比べて感知電流を低減させることができる。
【００２９】
したがって、本発明はメモリセルアレイ２３を２個のセル領域に分割し、これにより、ビット線対を２個のビット線セグメント対に分割した後、メモリセルアレイの中央に制御信号対により制御されるパス用トランジスタ対を配列することで、感知電流が従来の３／４で低減することが分かる。
【００３０】
図４は本発明の他の実施例に係るメモリ素子において、メモリセルアレイと感知増幅器の配列状態を示すものである。図を参照して、本発明の他の実施例に係るメモリ素子は、メモリセルアレイ３３をｎ個のセル領域３３−１〜３３−ｎに分割した一例を示す。
【００３１】
このメモリ素子は、メモリセルアレイ２３の上下のそれぞれに感知増幅器３１−１、３１−２が４ビット線ピッチで配列される。さらに各ビット線対ＢＬ、／ＢＬは、ｎ個のビット線セグメント対（３４−１〜３４−ｎ）、（／３４−１〜／３４−ｎ）と、（３５−１〜３５−ｎ）、（／３５−１〜／３５−ｎ）に分割され、この分割されたビット線セグメント対をセル領域３３−１〜３３−ｋの選択による制御信号対（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）に沿って連結するための連結手段３６を備える。
【００３２】
連結手段３６は、各ビット線対ＢＬ、／ＢＬの分割されたセグメント（３４−１〜３４−ｎ）、（／３４−１〜／３４−ｎ）と、（３５−１〜３５−ｎ）、（／３５−１〜／３５−ｎ）のうちの隣接するビット線セグメント対を、それぞれ制御信号対（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）に沿って連結するための複数の手段３６−１〜３６−ｎを備える。
【００３３】
連結手段３６の複数の手段３６−１〜３６−ｎは、それぞれ制御信号対（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）に沿って前記隣接するビット線セグメント対を連結するためのパストランジスタ対からなる。
【００３４】
各パストランジスタ対は、それぞれ制御信号対（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）のうち、第１制御信号ｃｏｎｔｒｏｌ＿１〜／ｃｏｎｔｒｏｌ＿ｎにより、前記ビット線対（ＢＬ、／ＢＬ）、（３４、／３４）、（３５、／３５）の前記メモリセルアレイ３３の上部に配列された感知増幅器３１−１に連結されるビット線対３４、／３４の隣接するビット線セグメントを連結するための第１パストランジスタ対（Ｎ３１、Ｎ４１）〜（Ｎ３ｎ〜Ｎ４ｎ）と、第２制御信号／ｃｏｎｔｒｏｌ＿１〜／ｃｏｎｔｒｏｌ＿ｎ）により、前記メモリセルアレイ３３の下部に配列された感知増幅器３１−２に連結するビット線対３５、／３５の隣接するビット線セグメントを連結するための第２パストランジスタ対（Ｎ５１、Ｎ６１）〜（Ｎ５ｎ〜Ｎ６ｎ）とからなる。
【００３５】
また、本発明の他の実施例に係るメモリ素子は、前記連結手段３６のパストランジスタ対（Ｎ３１〜Ｎ４１）〜（Ｎ３ｎ〜Ｎ４ｎ）、（Ｎ５１〜Ｎ６１）〜（Ｎ５ｎ〜Ｎ６ｎ）を制御するための多数の制御信号対（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）を発生するための制御回路３２をさらに備える。
【００３６】
本発明の他の実施例に係る制御信号３２は、図５に示すように、メモリセルアレイ３３の多数のセル領域３３−１〜３３−ｎのうちの該セル領域を選択するための信号ＣＲＳ２〜ＣＲＳｎ＋１を入力とし、それぞれ制御信号対を連結手段３６の各手段３６−１〜３６−ｎに発生する多数の制御手段３２−１〜３２−ｎ＋１を備える。
【００３７】
前記制御手段３２−１〜３２−ｎ＋１のうち、ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎを発生するための制御手段３２−ｎ＋１は、最終セル領域３３−ｎを選択するための信号ＣＲＳｎ＋１と０Ｖの接地信号を二入力とし、制御信号対のうちの第１制御信号ｃｏｎｔｒｏｌ＿ｎを発生するノアゲートＮ３ｎ＋１と、前記ノアゲートＮ３ｎ＋１の出力を反転させて第２制御信号／ｃｏｎｔｒｏｌ＿ｎを発生する反転ゲートＩ３ｎ＋１とを備える。
【００３８】
前記制御手段３２−１〜３２−ｎ＋１のうち、（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ−１、／ｃｏｎｔｒｏｌ＿ｎ−１）を発生するための残りの制御手段３２−１〜３２−ｎは、該セル領域を選択するための信号と、その次の制御手段３２−２〜３２−ｎ＋１からの制御信号対のうちの第１制御信号（ｃｏｎｔｒｏｌ＿２、／ｃｏｎｔｒｏｌ＿２）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）とを入力とし、該セル領域を選択するための制御信号対のうちの第１制御信号ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿ｎ−１を発生するためのノアゲートＮ３２〜Ｎ３ｎと、前記ノアゲートＮ３２〜Ｎ３ｎの出力を反転させて第２制御信号／ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿ｎ−１を発生する反転ゲートＩ３２〜Ｉ３ｎ＋１とを備える。
【００３９】
前記の様な構造を持つメモリ素子の動作について説明する。前記セル領域を選択するための信号は、基本的にメモリセルアレイがｍ個のセル領域に分かれると、ローアドレスの上位ｉ個を利用して２ｉ＝ｍになるようにｉを設定することになる。
【００４０】
ｉ個のローアドレスを利用してデコードすると、すべて２ｉのデコードされた信号が形成され、この２ｉ＝ｍ個がセル領域を選択するための信号として用いられる。
【００４１】
セル領域ｋ（３３−ｋ）でワード線がイネーブルされると、セル領域ｋ（３３−ｋ）を選択するための信号ＣＲＳｋだけハイ状態となり、残りのセル領域選択信号（ＣＲＳ２〜ＣＲＳｋ−１）、（ＣＲＳｋ＋１〜ＣＲＳｎ＋１）はロー状態となる。
【００４２】
これにより、複数の制御信号対（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）のうち、第１制御信号ｃｏｎｔｒｏｌ＿１〜ｃｏｎｔｒｏｌ＿ｋはハイ状態、残りの第１制御信号ｃｏｎｔｒｏｌ＿ｋ＋１〜ｃｏｎｔｒｏｌ＿ｎはロー状態となる。また、第２制御信号／ｃｏｎｔｒｏｌ＿１〜／ｃｏｎｔｒｏｌ＿ｋはロー状態、残りの第２制御信号／ｃｏｎｔｒｏｌ＿ｋ＋１〜／ｃｏｎｔｒｏｌ＿ｎはＶｐｐのハイ状態となる。
【００４３】
したがって、連結手段３６−１〜３６−ｋのパストランジスタ対のうち、前記メモリセルアレイ３３の上部に配列された感知増幅器３１−１に連結するビット線対３４、／３４のビット線セグメント対（３４−１〜３４−ｋ−１）、（／３４−１〜／３４−ｋ−１）を連結するためのパストランジスタ対（Ｎ３１、Ｎ４１）〜（Ｎ３ｋ、Ｎ４ｋ）は、第１制御信号（ｃｏｎｔｒｏｌ＿１〜ｃｏｎｔｒｏｌ＿ｋ−１）によりターンオンし、ビット線セグメント対（３４−ｋ〜３４−ｎ）、（／３４−ｋ〜／３４−ｎ）を連結するためのパストランジスタ対（Ｎ３ｋ＋１、Ｎ４ｋ＋１）〜（Ｎ３ｎ−ｌ、Ｎ４ｎ−１）は、第１制御信号（ｃｏｎｔｒｏｌ＿ｋ〜ｃｏｎｔｒｏｌ＿ｎ）によりターンオフする。一方、連結手段３６−１〜３６−ｋのパストランジスタ対のうち、前記メモリセルアレイ３３の下部に配列された感知増幅器３１−２に連結するビット線対３５、／３５のビット線セグメント対（３５−１〜３５−ｋ）、（／３５−１〜／３５−ｋ）を連結するためのパストランジスタ（Ｎ５１、Ｎ６１）〜（Ｎ５ｋ、Ｎ６ｋ）は、第２制御信号（／ｃｏｎｔｒｏｌ＿１〜／ｃｏｎｔｒｏｌ＿ｋ）によりターンオフし、ビット線セグメント（３５−ｋ〜３５−ｎ）、（／３５−ｋ〜３５−ｎ）を連結するためのパストランジスタ対（Ｎ５ｋ＋１、Ｎ６ｋ＋１）〜（Ｎ５ｎ−ｌ、Ｎ６ｎ−１）は、第２制御信号（／ｃｏｎｔｒｏｌ＿ｋ〜／ｃｏｎｔｒｏｌ＿ｎ）によりターンオンする。
【００４４】
したがって、パストランジスタ対のうち、前記メモリセルアレイ３３の上部に配列された感知増幅器３１−１に連結するビット線対３４、／３４のための第１制御信号ｃｏｎｔｒｏｌ＿１〜ｃｏｎｔｒｏｌ＿ｋ−１にはＶｐｐ、その次の第２制御信号ｃｏｎｔｒｏｌ＿ｋ〜ｃｏｎｔｒｏｌ＿ｎには０Ｖの電圧が印加され、下部センスアンプ３１−２が連結したビット線対３５、／３５のための制御信号／ｃｏｎｔｒｏｌ＿１〜／ｃｏｎｔｒｏｌ＿ｋ−１には０Ｖ、その次制御信号／ｃｏｎｔｒｏｌ＿ｋ〜／ｃｏｎｔｒｏｌ＿ｎにはＶｐｐの電圧が印加される。
【００４５】
このようにして、上部センスアンプに連結したビット線３４、／３４を分けるＮＭＯＳパストランジスタ対のうち、Ｎ３１、Ｎ４１〜Ｎ３ｋ−１、Ｎ４ｋ−１はターン−オンし、Ｎ３ｋ、Ｎ４ｋ〜Ｎ３ｎ−１、Ｎ４ｎ−１はターン−オフし、下部センスアンプ３１−２に連結したビット線３５、／３５を分けるＮＭＯＳパストランジスタ対のうち、Ｎ５１、Ｎ６１〜Ｎ５ｋ−１、Ｎ６ｋ−１はターン−オフし、Ｎ５ｋ、Ｎ６ｋ〜Ｎ５ｎ−１、Ｎ６ｎ−１はターン−オンする。
【００４６】
この様に形成されたパスを通してデータが感知される場合、必要なチャージ量を見ると、Ｎｏ＿ｃｏｌ／２＊Ｖｃｃ／２＊Ｃｂ＊ｋ／（ｎ＋１）＋Ｎｏ＿ｃｏｌ／２＊Ｖｃｃ／２＊Ｃｂ＊（ｎ−ｋ＋２）／（ｎ＋１）
前記のように、本発明は従来のメモリセルアレイ配列方法に比べて、感知電流が（ｎ＋２）／（２ｎ＋２）で低減することが分かる。
【００４７】
参考までに、イネーブルされた領域で各センスアンプにデータが入力される通路を見れば、上部のセンスアンプに入力されるデータは、イネーブルされたセル領域からその上のセル領域まで読出されるもので、下部のセンスアンプに入力されるデータはイネーブルされた領域からその下の領域までである。
【００４８】
【発明の効果】
以上、詳細に説明したように、本発明は、メモリセルアレイでビット線を上下に分け、感知に関与しない部分にセンスアンプへのパスを形成するようにし、ビット線キャパシタンスを低減させることにより、感知時に消耗される感知電流を低減することができるという効果がある。
【００４９】
なお、本発明は前記実施例に限定されず、本発明の技術的要旨から逸脱しない範囲内で多様に変形・実施が可能であるのは言うまでもない。
【図面の簡単な説明】
【図１】 従来のメモリ素子において、メモリセルアレイと感知増幅器の配列構造を示す図である。
【図２】 本発明の一実施例に係るメモリ素子において、ビット線対を２個のビット線セグメントに分割した場合メモリセルアレイと感知増幅器の配列構造を示す図である。
【図３】 図２のメモリ素子の動作のためのタイミング図である。
【図４】 本発明の他の実施例に係るメモリ素子において、ビット線対を多数のセグメントに分割した場合の感知増幅器とメモリセルアレイの配列構造を示す図である。
【図５】 図４のメモリ素子において、制御回路の詳細図である。
【符号の説明】
２３ メモリセルアレイ
２３−１、２３−２ セル領域
２１−１、２１−２ 感知増幅器
ＢＬ、／ＢＬ ビット線
２４−１、２４−２、／２４−１、／２４−２、２５−１、２５−２、／２５−１、／２５−２ ビット線セグメント
２６ 連結手段
【発明の属する技術分野】
本発明は共用感知増幅（ｓｈａｒｅｄ ｓｅｎｓｅ ａｍｐｌｉｆｉｅｒ）方式を採用した半導体メモリ素子すなわちメモリ装置に関し、より詳しくは、感知時の電流消耗を低減しうるメモリセルアレイの配列構造を有する半導体メモリ素子すなわちメモリ装置に関する。
【０００２】
【従来の技術】
図１は従来のメモリセルブロックと感知増幅器の配列状態を示すものである。同図を参照して、メモリセルブロックは多数のメモリセルアレイＭＣＡ０〜ＭＣＡ２を備え、隣接するメモリセルアレイ（ＭＣＡ０、ＭＣＡ１）、（ＭＣＡ１、ＭＣＡ２）間には、ビット線対ＢＬ、／ＢＬに連結された感知増幅器１０が配列される。各メモリセルアレイＭＣＡ０〜ＭＣＡ２には多数のワード線ＷＬ０、ＷＬｉが配列され、前記ワード線ＷＬ０、ＷＬｉとビット線ＢＬ、／ＢＬが交差する部分に多数のメモリセル（図示せず）がそれぞれ配列される。
【０００３】
このとき、前記感知増幅器１０は、隣接するメモリセルアレイ（ＭＣＡ０、ＭＣＡ１）、（ＭＣＡ１、ＭＣＡ２）に共通に連結されたビット線対ＢＬ、／ＢＬの電圧差を利用して、データの感知または復元（ｒｅｓｔｏｒｅ）機能を持つ折返しビット線（Ｆｏｌｄｅｄ ｂｉｔ ｌｉｎｅ）構造からなる。
【０００４】
図１に示すように、従来の感知増幅器１０は、メモリセルアレイ間の分割（ｓｈａｒｉｎｇ）及びセンスアンプのレイアウトピッチ（Ｌａｙｏｕｔ ｐｉｔｃｈ）確保のために、センスアンプをメモリセルアレイＭＣＡ０〜ＭＣＡ２の上下にそれぞれ配列する共用感知増幅方式を採択している。
【０００５】
前述した様な構造を持つ感知増幅器の動作について説明する。ビット線対ＢＬ、／ＢＬが、その初期には、ビット線プリチャージ電圧Ｖｂｌｐ値（０＜Ｖｂｌｐ＜Ｖｃｃ、一般にＶｃｃ／２）を有し、ワード線ＷＬがイネーブル（ｅｎａｂｌｅ）されると、選択したセルに連結されたビット線対ＢＬ、／ＢＬ間にだけΔｖ分の電位変化が生ずる。
【０００６】
以後、前記セルに連結された感知増幅器がイネーブルされると、ビット線対ＢＬ、／ＢＬのうち、高電位の線はＶｃｃに、低電位の線は０Ｖに転移することにより、選択されたセルのデータを書き込み、セルのデータもＶｃｃあるいは０Ｖとなるリフレッシュ機能を行う。
【０００７】
【発明が解決しようとする課題】
このとき、セルの記憶容量（ｓｔｏｒａｇｅ ｃａｐ＝Ｃｓ）とビット線対ＢＬ、／ＢＬの記憶容量Ｃｂを見れば、Ｃｓ＜＜Ｃｂ（一般に、Ｃｓ＝１０Ｃｂ）であって、感知増幅器で必要とされる電流のほとんどは、ビット線対ＢＬ、／ＢＬの駆動によって消耗される。
【０００８】
従って、感知増幅器の感知電流を低減する一つの方法として、感知動作時に駆動されるビット線対のキャパシタンスを低減する方法が研究されている。
【０００９】
このように、本発明の目的は、あるメモリセルアレイでのビット線対を多数のセグメントに分割し、ビット線対のキャパシタンスを低減することにより感知電流を低減させることにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するために本発明に係る感知電流の消耗を低減しうる半導体メモリ装置は、複数のセル領域に分割されるメモリセルアレイと；前記メモリセルアレイの上部に配列した複数の第１感知増幅器、及び前記メモリセルアレイの下部に配列した複数の第２感知増幅器から構成された感知増幅部と；それぞれが前記複数の感知増幅器に連結され、複数のビット線セグメント対に分割される複数のビット線対と；分割されたビット線セグメント対のそれぞれを、制御信号対により該感知増幅器と連結或いは遮断するための複数の連結手段と、複数のセル領域のうちの対応する一つのセル領域を選択するための複数のセル領域選択信号が入力され、前記連結手段に対し複数の制御信号対を発生するための制御回路とを備え、前記制御回路は、複数のセル領域のうちの対応する一つのセル領域を選択するためのセル領域選択信号が入力され、前記連結手段の各手段に対し前記制御信号対を発生するための複数の制御手段を備え、前記複数の制御手段の最終制御手段は、複数のセル領域選択信号のうちの該当セル領域選択信号と接地信号を二入力とし、最終制御信号対のうちの第１制御信号を発生するための第１ノアゲートと；前記第１ノアゲートの出力を反転させて最終制御信号対のうちの第２制御信号を発生するための第１反転ゲートとを備え、前記複数の制御手段の残りの制御手段は、複数のセル領域選択信号のうちの該当セル領域選択信号と次の制御手段から発生した第１制御信号とを二入力とし、第１制御信号を発生する第２ノアゲートと；前記第２ノアゲートの出力を反転させて第２制御信号を発生するための第２反転ゲートとを備えることを特徴とする。
【００１１】
上述した本発明の目的及び新規な特長は、本明細書の記述及び添付図面から明らかになるであろう。
【００１２】
【発明の実施の形態】
以下、添付図面に基づき本発明の好適実施例を詳細に説明する。図２は、本発明に係るメモリ素子におけるメモリセルアレイと感知増幅器の配列構造を示したものである。同図を参照すれば、メモリセルアレイ２３は２個のセル領域２３−１、２３−２に分割された例を示している。
【００１３】
メモリセルアレイ２３の上下にそれぞれ感知増幅器２１−１、２１−２が４ビット線ピッチ（４ｂｉｔｌｉｎｅ ｐｉｔｃｈ）で配列される。さらに各ビット線対ＢＬ、／ＢＬは２個のビット線セグメント（２４−１、２４−２）、（／２４−１、／２４−２）と（２５−１、２５−２）、（／２５−１、／２５−２）に分割され、この分割されたセグメントをセル領域２３−１、２３−２の選択による制御信号対ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１に沿って連結するための連結手段２６を備える。
【００１４】
連結手段２６は、各ビット線対ＢＬ、／ＢＬの分割されたセグメント対（２４−１、２４−２）、（／２４−１、／２４−２）と（２５−１、２５−２）、（／２５−１、／２５−２）を、それぞれ制御信号対ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１に沿って連結するためのパストランジスタ対（Ｎ２４−１、Ｎ２４−２）と（Ｎ２５−１、Ｎ２５−２）を備える。
【００１５】
又、本発明のメモリ素子は、前記連結手段２６のパストランジスタ対（Ｎ２４−１、Ｎ２４−２）と（Ｎ２５−１、Ｎ２５−２）を制御するための制御回路２２をさらに備える。
【００１６】
本発明の実施例に係る制御回路２２は、メモリセルアレイの多数のセル領域のうちの該セル領域を選択するための選択信号を利用して、第１制御信号ｃｏｎｔｒｏｌ＿１と、前記第１制御信号ｃｏｎｔｒｏｌ＿１の反転信号の第２制御信号／ｃｏｎｔｒｏｌ＿１を発生する。
【００１７】
前記の様な構造を持つメモリ素子の動作を、図３のタイミング図に基づき説明する。ローデコーダ（図示せず）を通してローアドレスがデコードされて第１セル領域２３−１を選択する場合、制御回路２２は、前記第１セル領域２３−１を選択するための信号によって、各々ロー及びワード線イネーブル電位Ｖｐｐのハイ状態となった第１及び第２制御信号ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１を発生する。
【００１８】
したがって、パストランジスタ対のＮＭＯＳトランジスタＮ２４−１、Ｎ２４−２はターンオフし、ＮＭＯＳトランジスタＮ２５−１、Ｎ２５−２はターンオンする。
【００１９】
そして、セル領域２３−１が選択されると、セル領域２３−１に配列されたワード線ＷＬ０〜ＷＬｊのうちの該ワード線がイネーブルされて、メモリセルアレイ２３の第１セル領域２３−１のメモリセルから読出されるデータは、前記ビット線対２４、／２４に連結されたメモリセルから読出されるデータビット線セグメント対２４−１、／２４−１を通してメモりセルアレイ２３の上部に配列された感知増幅器２１−１に提供される。
【００２０】
一方、パストランジスタ対Ｎ２５−１、／Ｎ２５−２がターンオンしてデータ伝達パスが形成されるので、ビット線対２５、／２５に連結されたメモリセルから読出されるデータが、連結手段２６のパストランジスタ対Ｎ２５−１、Ｎ２５−２及びビット線セグメント対２５−１、／２５−１と２５−２、／２５−２を通してメモリセルアレイ２３の下部に配列された感知増幅器２１−２に提供される。
【００２１】
このとき、ビット線セグメント対２４−２、／２４−２は、パストランジスタ対Ｎ２４−１、Ｎ２４−２がターンオフし、前記感知増幅器２１−１に連結されないことにより、感知には関与しなくなる。
【００２２】
以後、感知増幅器２１−１、２１−２がイネーブルされてデータの感知動作を行うと、感知増幅器２１−１、２１−２に連結されたビット線対２４、／２４と２５、／２５に載せたデータが感知されてメモリセルのデータが読出される。
【００２３】
この時、感知増幅器２１−２に連結したビット線対２５、／２５は、従来と同様にＣｂのビット線キャパシタンスを持ってＶｃｃと０Ｖで駆動される。しかし、感知増幅器２１−１に連結したビット線対２４、／２４は、ビット線セグメント対２４−１、／２４−１だけが感知動作に関与するため、１／２Ｃｂのキャパシタンスを持ってＶｃｃと０Ｖで駆動されるので、従来に比べて電流消耗の低減が可能となる。
【００２４】
本発明の実施例に係るメモリ素子のデータの感知動作時に消耗される感知電流量と従来のものを比較すれば次の通りである。基本的に、メモリセルアレイ２３には複数の感知増幅器がアレイの上下にそれぞれ１／２ずつ分かれて配列され、メモリセルアレイ２３のコラム数をＮｏ＿ｃｏｌとすれば、感知時に消耗されるチャージ量は次の式のようになる。
【００２５】
制御信号対ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１により制御される連結手段２６のパストランジスタ対（Ｎ２４−１、Ｎ２４−２）と（Ｎ２５−１、Ｎ２５−２）が、各ビット線対（２４、／２４）と（２５、／２５）の中央に位置し、各ビット線セグメント対（２４−１、２４−２）、（／２４−１、／２４−２）、（２５−１、２５−２）、（／２５−１、／２５−３）の長さが同一で、ビット線プリチャージ電圧ＶｂｌｐがＶｃｃ／２と仮定する。
【００２６】
ビット線対ＢＬ、／ＢＬにチャージされる総電荷量Ｃは下記の式と同様である。
チャージ量Ｃ＝メモリセルアレイ２３の上部に配列された感知増幅器の数＊電位変化量＊ローディングキャパシタンス＋メモリセルアレイ２３の下部に配列された感知増幅器の数＊電位変化量＊ローディングキャパシタンス
【００２７】
したがって、本発明のメモリ素子において、ビット線対ＢＬ、／ＢＬにチャージされる電荷量Ｃ１は下記の式（１）と同様である。
Ｃ１＝Ｎｏ＿ｃｏｌ／２＊Ｖｃｃ／２＊Ｃｂ／２＋Ｎｏ＿ｃｏｌ／２＊Ｖｃｃ／２＊Ｃｂ＝３／８＊（Ｎｏ＿ｃｏｌ＊Ｖｃｃ＊Ｃｂ）．．（１）
【００２８】
従来のメモリ素子において、ビット線対ＢＬ、／ＢＬにチャージされる電荷量Ｃ２は下記の式（２）と同様である。
Ｃ２＝Ｎｏ＿ｃｏｌ／２＊Ｖｃｃ／２＊Ｃｂ＋Ｎｏ＿ｃｏｌ／２＊Ｖｃｃ／２＊Ｃｂ＝１／２＊（Ｎｏ＿ｃｏｌ＊Ｖｃｃ＊Ｃｂ）．．（２）
前記式（１）と（２）のように、本発明のメモリ素子は従来のものに比べて感知電流を低減させることができる。
【００２９】
したがって、本発明はメモリセルアレイ２３を２個のセル領域に分割し、これにより、ビット線対を２個のビット線セグメント対に分割した後、メモリセルアレイの中央に制御信号対により制御されるパス用トランジスタ対を配列することで、感知電流が従来の３／４で低減することが分かる。
【００３０】
図４は本発明の他の実施例に係るメモリ素子において、メモリセルアレイと感知増幅器の配列状態を示すものである。図を参照して、本発明の他の実施例に係るメモリ素子は、メモリセルアレイ３３をｎ個のセル領域３３−１〜３３−ｎに分割した一例を示す。
【００３１】
このメモリ素子は、メモリセルアレイ２３の上下のそれぞれに感知増幅器３１−１、３１−２が４ビット線ピッチで配列される。さらに各ビット線対ＢＬ、／ＢＬは、ｎ個のビット線セグメント対（３４−１〜３４−ｎ）、（／３４−１〜／３４−ｎ）と、（３５−１〜３５−ｎ）、（／３５−１〜／３５−ｎ）に分割され、この分割されたビット線セグメント対をセル領域３３−１〜３３−ｋの選択による制御信号対（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）に沿って連結するための連結手段３６を備える。
【００３２】
連結手段３６は、各ビット線対ＢＬ、／ＢＬの分割されたセグメント（３４−１〜３４−ｎ）、（／３４−１〜／３４−ｎ）と、（３５−１〜３５−ｎ）、（／３５−１〜／３５−ｎ）のうちの隣接するビット線セグメント対を、それぞれ制御信号対（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）に沿って連結するための複数の手段３６−１〜３６−ｎを備える。
【００３３】
連結手段３６の複数の手段３６−１〜３６−ｎは、それぞれ制御信号対（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）に沿って前記隣接するビット線セグメント対を連結するためのパストランジスタ対からなる。
【００３４】
各パストランジスタ対は、それぞれ制御信号対（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）のうち、第１制御信号ｃｏｎｔｒｏｌ＿１〜／ｃｏｎｔｒｏｌ＿ｎにより、前記ビット線対（ＢＬ、／ＢＬ）、（３４、／３４）、（３５、／３５）の前記メモリセルアレイ３３の上部に配列された感知増幅器３１−１に連結されるビット線対３４、／３４の隣接するビット線セグメントを連結するための第１パストランジスタ対（Ｎ３１、Ｎ４１）〜（Ｎ３ｎ〜Ｎ４ｎ）と、第２制御信号／ｃｏｎｔｒｏｌ＿１〜／ｃｏｎｔｒｏｌ＿ｎ）により、前記メモリセルアレイ３３の下部に配列された感知増幅器３１−２に連結するビット線対３５、／３５の隣接するビット線セグメントを連結するための第２パストランジスタ対（Ｎ５１、Ｎ６１）〜（Ｎ５ｎ〜Ｎ６ｎ）とからなる。
【００３５】
また、本発明の他の実施例に係るメモリ素子は、前記連結手段３６のパストランジスタ対（Ｎ３１〜Ｎ４１）〜（Ｎ３ｎ〜Ｎ４ｎ）、（Ｎ５１〜Ｎ６１）〜（Ｎ５ｎ〜Ｎ６ｎ）を制御するための多数の制御信号対（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）を発生するための制御回路３２をさらに備える。
【００３６】
本発明の他の実施例に係る制御信号３２は、図５に示すように、メモリセルアレイ３３の多数のセル領域３３−１〜３３−ｎのうちの該セル領域を選択するための信号ＣＲＳ２〜ＣＲＳｎ＋１を入力とし、それぞれ制御信号対を連結手段３６の各手段３６−１〜３６−ｎに発生する多数の制御手段３２−１〜３２−ｎ＋１を備える。
【００３７】
前記制御手段３２−１〜３２−ｎ＋１のうち、ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎを発生するための制御手段３２−ｎ＋１は、最終セル領域３３−ｎを選択するための信号ＣＲＳｎ＋１と０Ｖの接地信号を二入力とし、制御信号対のうちの第１制御信号ｃｏｎｔｒｏｌ＿ｎを発生するノアゲートＮ３ｎ＋１と、前記ノアゲートＮ３ｎ＋１の出力を反転させて第２制御信号／ｃｏｎｔｒｏｌ＿ｎを発生する反転ゲートＩ３ｎ＋１とを備える。
【００３８】
前記制御手段３２−１〜３２−ｎ＋１のうち、（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ−１、／ｃｏｎｔｒｏｌ＿ｎ−１）を発生するための残りの制御手段３２−１〜３２−ｎは、該セル領域を選択するための信号と、その次の制御手段３２−２〜３２−ｎ＋１からの制御信号対のうちの第１制御信号（ｃｏｎｔｒｏｌ＿２、／ｃｏｎｔｒｏｌ＿２）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）とを入力とし、該セル領域を選択するための制御信号対のうちの第１制御信号ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿ｎ−１を発生するためのノアゲートＮ３２〜Ｎ３ｎと、前記ノアゲートＮ３２〜Ｎ３ｎの出力を反転させて第２制御信号／ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿ｎ−１を発生する反転ゲートＩ３２〜Ｉ３ｎ＋１とを備える。
【００３９】
前記の様な構造を持つメモリ素子の動作について説明する。前記セル領域を選択するための信号は、基本的にメモリセルアレイがｍ個のセル領域に分かれると、ローアドレスの上位ｉ個を利用して２ｉ＝ｍになるようにｉを設定することになる。
【００４０】
ｉ個のローアドレスを利用してデコードすると、すべて２ｉのデコードされた信号が形成され、この２ｉ＝ｍ個がセル領域を選択するための信号として用いられる。
【００４１】
セル領域ｋ（３３−ｋ）でワード線がイネーブルされると、セル領域ｋ（３３−ｋ）を選択するための信号ＣＲＳｋだけハイ状態となり、残りのセル領域選択信号（ＣＲＳ２〜ＣＲＳｋ−１）、（ＣＲＳｋ＋１〜ＣＲＳｎ＋１）はロー状態となる。
【００４２】
これにより、複数の制御信号対（ｃｏｎｔｒｏｌ＿１、／ｃｏｎｔｒｏｌ＿１）〜（ｃｏｎｔｒｏｌ＿ｎ、／ｃｏｎｔｒｏｌ＿ｎ）のうち、第１制御信号ｃｏｎｔｒｏｌ＿１〜ｃｏｎｔｒｏｌ＿ｋはハイ状態、残りの第１制御信号ｃｏｎｔｒｏｌ＿ｋ＋１〜ｃｏｎｔｒｏｌ＿ｎはロー状態となる。また、第２制御信号／ｃｏｎｔｒｏｌ＿１〜／ｃｏｎｔｒｏｌ＿ｋはロー状態、残りの第２制御信号／ｃｏｎｔｒｏｌ＿ｋ＋１〜／ｃｏｎｔｒｏｌ＿ｎはＶｐｐのハイ状態となる。
【００４３】
したがって、連結手段３６−１〜３６−ｋのパストランジスタ対のうち、前記メモリセルアレイ３３の上部に配列された感知増幅器３１−１に連結するビット線対３４、／３４のビット線セグメント対（３４−１〜３４−ｋ−１）、（／３４−１〜／３４−ｋ−１）を連結するためのパストランジスタ対（Ｎ３１、Ｎ４１）〜（Ｎ３ｋ、Ｎ４ｋ）は、第１制御信号（ｃｏｎｔｒｏｌ＿１〜ｃｏｎｔｒｏｌ＿ｋ−１）によりターンオンし、ビット線セグメント対（３４−ｋ〜３４−ｎ）、（／３４−ｋ〜／３４−ｎ）を連結するためのパストランジスタ対（Ｎ３ｋ＋１、Ｎ４ｋ＋１）〜（Ｎ３ｎ−ｌ、Ｎ４ｎ−１）は、第１制御信号（ｃｏｎｔｒｏｌ＿ｋ〜ｃｏｎｔｒｏｌ＿ｎ）によりターンオフする。一方、連結手段３６−１〜３６−ｋのパストランジスタ対のうち、前記メモリセルアレイ３３の下部に配列された感知増幅器３１−２に連結するビット線対３５、／３５のビット線セグメント対（３５−１〜３５−ｋ）、（／３５−１〜／３５−ｋ）を連結するためのパストランジスタ（Ｎ５１、Ｎ６１）〜（Ｎ５ｋ、Ｎ６ｋ）は、第２制御信号（／ｃｏｎｔｒｏｌ＿１〜／ｃｏｎｔｒｏｌ＿ｋ）によりターンオフし、ビット線セグメント（３５−ｋ〜３５−ｎ）、（／３５−ｋ〜３５−ｎ）を連結するためのパストランジスタ対（Ｎ５ｋ＋１、Ｎ６ｋ＋１）〜（Ｎ５ｎ−ｌ、Ｎ６ｎ−１）は、第２制御信号（／ｃｏｎｔｒｏｌ＿ｋ〜／ｃｏｎｔｒｏｌ＿ｎ）によりターンオンする。
【００４４】
したがって、パストランジスタ対のうち、前記メモリセルアレイ３３の上部に配列された感知増幅器３１−１に連結するビット線対３４、／３４のための第１制御信号ｃｏｎｔｒｏｌ＿１〜ｃｏｎｔｒｏｌ＿ｋ−１にはＶｐｐ、その次の第２制御信号ｃｏｎｔｒｏｌ＿ｋ〜ｃｏｎｔｒｏｌ＿ｎには０Ｖの電圧が印加され、下部センスアンプ３１−２が連結したビット線対３５、／３５のための制御信号／ｃｏｎｔｒｏｌ＿１〜／ｃｏｎｔｒｏｌ＿ｋ−１には０Ｖ、その次制御信号／ｃｏｎｔｒｏｌ＿ｋ〜／ｃｏｎｔｒｏｌ＿ｎにはＶｐｐの電圧が印加される。
【００４５】
このようにして、上部センスアンプに連結したビット線３４、／３４を分けるＮＭＯＳパストランジスタ対のうち、Ｎ３１、Ｎ４１〜Ｎ３ｋ−１、Ｎ４ｋ−１はターン−オンし、Ｎ３ｋ、Ｎ４ｋ〜Ｎ３ｎ−１、Ｎ４ｎ−１はターン−オフし、下部センスアンプ３１−２に連結したビット線３５、／３５を分けるＮＭＯＳパストランジスタ対のうち、Ｎ５１、Ｎ６１〜Ｎ５ｋ−１、Ｎ６ｋ−１はターン−オフし、Ｎ５ｋ、Ｎ６ｋ〜Ｎ５ｎ−１、Ｎ６ｎ−１はターン−オンする。
【００４６】
この様に形成されたパスを通してデータが感知される場合、必要なチャージ量を見ると、Ｎｏ＿ｃｏｌ／２＊Ｖｃｃ／２＊Ｃｂ＊ｋ／（ｎ＋１）＋Ｎｏ＿ｃｏｌ／２＊Ｖｃｃ／２＊Ｃｂ＊（ｎ−ｋ＋２）／（ｎ＋１）
前記のように、本発明は従来のメモリセルアレイ配列方法に比べて、感知電流が（ｎ＋２）／（２ｎ＋２）で低減することが分かる。
【００４７】
参考までに、イネーブルされた領域で各センスアンプにデータが入力される通路を見れば、上部のセンスアンプに入力されるデータは、イネーブルされたセル領域からその上のセル領域まで読出されるもので、下部のセンスアンプに入力されるデータはイネーブルされた領域からその下の領域までである。
【００４８】
【発明の効果】
以上、詳細に説明したように、本発明は、メモリセルアレイでビット線を上下に分け、感知に関与しない部分にセンスアンプへのパスを形成するようにし、ビット線キャパシタンスを低減させることにより、感知時に消耗される感知電流を低減することができるという効果がある。
【００４９】
なお、本発明は前記実施例に限定されず、本発明の技術的要旨から逸脱しない範囲内で多様に変形・実施が可能であるのは言うまでもない。
【図面の簡単な説明】
【図１】 従来のメモリ素子において、メモリセルアレイと感知増幅器の配列構造を示す図である。
【図２】 本発明の一実施例に係るメモリ素子において、ビット線対を２個のビット線セグメントに分割した場合メモリセルアレイと感知増幅器の配列構造を示す図である。
【図３】 図２のメモリ素子の動作のためのタイミング図である。
【図４】 本発明の他の実施例に係るメモリ素子において、ビット線対を多数のセグメントに分割した場合の感知増幅器とメモリセルアレイの配列構造を示す図である。
【図５】 図４のメモリ素子において、制御回路の詳細図である。
【符号の説明】
２３ メモリセルアレイ
２３−１、２３−２ セル領域
２１−１、２１−２ 感知増幅器
ＢＬ、／ＢＬ ビット線
２４−１、２４−２、／２４−１、／２４−２、２５−１、２５−２、／２５−１、／２５−２ ビット線セグメント
２６ 連結手段
Claims (1)
- 複数のセル領域に分割されるメモリセルアレイと；
前記メモリセルアレイの上部に配列した複数の第１感知増幅器、及び前記メモリセルアレイの下部に配列した複数の第２感知増幅器から構成された感知増幅部と；
それぞれが前記複数の感知増幅器に連結され、複数のビット線セグメント対に分割される複数のビット線対と；
分割されたビット線セグメント対のそれぞれを、制御信号対により該感知増幅器と連結或いは遮断するための複数の連結手段と、
複数のセル領域のうちの対応する一つのセル領域を選択するための複数のセル領域選択信号が入力され、前記連結手段に対し複数の制御信号対を発生するための制御回路とを備え、
前記制御回路は、複数のセル領域のうちの対応する一つのセル領域を選択するためのセル領域選択信号が入力され、前記連結手段の各手段に対し前記制御信号対を発生するための複数の制御手段を備え、
前記複数の制御手段の最終制御手段は、複数のセル領域選択信号のうちの該当セル領域選択信号と接地信号を二入力とし、最終制御信号対のうちの第１制御信号を発生するための第１ノアゲートと；前記第１ノアゲートの出力を反転させて最終制御信号対のうちの第２制御信号を発生するための第１反転ゲートとを備え、
前記複数の制御手段の残りの制御手段は、複数のセル領域選択信号のうちの該当セル領域選択信号と次の制御手段から発生した第１制御信号とを二入力とし、第１制御信号を発生する第２ノアゲートと；前記第２ノアゲートの出力を反転させて第２制御信号を発生するための第２反転ゲートとを備えることを特徴とする感知電流の消耗を低減しうる半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998/P24910 | 1998-06-29 | ||
| KR1019980024910A KR100335267B1 (ko) | 1998-06-29 | 1998-06-29 | 센싱전류의소모를줄이는반도체메모리장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040356A JP2000040356A (ja) | 2000-02-08 |
| JP3803691B2 true JP3803691B2 (ja) | 2006-08-02 |
Family
ID=19541429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18430399A Expired - Fee Related JP3803691B2 (ja) | 1998-06-29 | 1999-06-29 | 感知電流の消耗を低減しうる半導体メモリ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6169697B1 (ja) |
| JP (1) | JP3803691B2 (ja) |
| KR (1) | KR100335267B1 (ja) |
| TW (1) | TW432384B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7313023B2 (en) * | 2005-03-11 | 2007-12-25 | Sandisk Corporation | Partition of non-volatile memory array to reduce bit line capacitance |
| KR100742278B1 (ko) * | 2005-11-23 | 2007-07-24 | 삼성전자주식회사 | 향상된 동작 속도 및 듀얼 프로그램 기능을 갖는 낸드플래시 메모리 장치 |
| KR20130057855A (ko) * | 2011-11-24 | 2013-06-03 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| US8988917B2 (en) * | 2012-11-15 | 2015-03-24 | Sandisk Technologies Inc. | Bit line resistance compensation |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4658377A (en) | 1984-07-26 | 1987-04-14 | Texas Instruments Incorporated | Dynamic memory array with segmented bit lines |
| US4908797A (en) | 1984-07-26 | 1990-03-13 | Texas Instruments Incorporated | Dynamic memory array with quasi-folded bit lines |
| USRE33694E (en) | 1984-07-26 | 1991-09-17 | Texas Instruments Incorporated | Dynamic memory array with segmented bit lines |
| US4704705A (en) | 1985-07-19 | 1987-11-03 | Texas Instruments Incorporated | Two transistor DRAM cell and array |
| US5214601A (en) | 1986-12-11 | 1993-05-25 | Mitsubishi Denki Kabushiki Kaisha | Bit line structure for semiconductor memory device including cross-points and multiple interconnect layers |
| US5222047A (en) | 1987-05-15 | 1993-06-22 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for driving word line in block access memory |
| US4807195A (en) | 1987-05-18 | 1989-02-21 | International Business Machines Corporation | Apparatus and method for providing a dual sense amplifier with divided bit line isolation |
| CA1314990C (en) | 1988-12-05 | 1993-03-23 | Richard C. Foss | Addressing for large dynamic ram |
| DE69121503T2 (de) * | 1990-09-29 | 1997-02-13 | Nippon Electric Co | Halbleiterspeicheranordnung mit einer rauscharmen Abfühlstruktur |
| US5594704A (en) * | 1992-04-27 | 1997-01-14 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device |
| JP3393923B2 (ja) | 1994-06-01 | 2003-04-07 | 三菱電機株式会社 | 半導体記憶装置 |
| JP3277108B2 (ja) | 1995-10-31 | 2002-04-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｄｒａｍアレイ |
| US5671188A (en) | 1996-06-26 | 1997-09-23 | Alliance Semiconductor Corporation | Random access memory having selective intra-bank fast activation of sense amplifiers |
| JPH10162580A (ja) | 1996-11-29 | 1998-06-19 | Mitsubishi Electric Corp | スタティック型半導体記憶装置とその動作方法 |
-
1998
- 1998-06-29 KR KR1019980024910A patent/KR100335267B1/ko not_active IP Right Cessation
-
1999
- 1999-06-25 TW TW088110773A patent/TW432384B/zh not_active IP Right Cessation
- 1999-06-28 US US09/340,359 patent/US6169697B1/en not_active Expired - Lifetime
- 1999-06-29 JP JP18430399A patent/JP3803691B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003648A (ko) | 2000-01-25 |
| KR100335267B1 (ko) | 2002-09-25 |
| JP2000040356A (ja) | 2000-02-08 |
| US6169697B1 (en) | 2001-01-02 |
| TW432384B (en) | 2001-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008936B1 (ko) | Cmos 다이내믹램 | |
| US7486580B2 (en) | Wide databus architecture | |
| US20010037429A1 (en) | Balanced switching method and circuit | |
| JPH0373080B2 (ja) | ||
| US6339318B1 (en) | Semiconductor integrated circuit device | |
| WO2007051764A1 (en) | System and method for capacitive mis-match bit-line sensing | |
| US5592428A (en) | Dynamic memory | |
| US6297985B1 (en) | Cell block structure of nonvolatile ferroelectric memory | |
| US5003542A (en) | Semiconductor memory device having error correcting circuit and method for correcting error | |
| US5459694A (en) | Nonvolatile storage apparatus with folded bit line structure | |
| EP0172112B1 (en) | Semiconductor memory device | |
| JPS5827598B2 (ja) | クロック式メモリ | |
| JP3803691B2 (ja) | 感知電流の消耗を低減しうる半導体メモリ装置 | |
| EP0621602A2 (en) | Random access memory | |
| US4287576A (en) | Sense amplifying system for memories with small cells | |
| EP0166642A2 (en) | Block-divided semiconductor memory device having divided bit lines | |
| US5973975A (en) | Method and circuit for sharing sense amplifier drivers | |
| US6721221B2 (en) | Sense amplifier and architecture for open digit arrays | |
| US4393478A (en) | Monolithically integrated semiconductor memory with dummy and charge equalization cells | |
| JP2653689B2 (ja) | ランダムアクセスメモリおよびその書込み／読取り方法 | |
| KR100457745B1 (ko) | 다중로오 구동장치 | |
| JPH01189096A (ja) | 半導体記憶装置 | |
| JPH1173781A (ja) | 半導体記憶装置 | |
| JPH0991958A (ja) | Ｄｒａｍ | |
| JPH07202020A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050810 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051110 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |