TW425552B - Semiconductor-memory with differential bit-lines - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 4255 5 2 A7 ___B7__ 五、發明說明（f ) 本發明俗關於一種具有反相-和非反相位元線之半導 髏記億體，其另具有一些匯流排以及連接逭些導線之切 換電晶體β 如US4875192中所述，半導體記億饅含有一種由記憶體 單胞所構成之規則性矩陣式配置以便儲存二進位資料。 記億體單胞基本上含有一種介入電晶體以及一種記億體 電容器且儲存一個資訊位元。許多記憶體單胞連接至一 條位元線。經由此條位元線可將資訊寫入記億醱單胞中 或由單胞中讀出資訊。經由字線則可選取所期望之記億 髏單胞。讀出放大器在讀出過程中可放大此種由記億體 單胞所謓出之信號β在放大過程之後位元線經由切換電 晶體而與匯流排相建接，匯流排連通至半導醱記億體之 輸出端。 讀出放大器是以差動放大器製成，在此種差動放大器 之差動輸人端分別連接一條位元線》在記億體單胞中儲 存此種待儲存之資訊位元本身或其反相之資料值，這和 此種配鼷於記億體單胞之位元線是連接於嘟一個輸入端 有關β在一條位元線上，只存在一種記億體單胞（其中資 料資訊是以非反相方式儲存或只存在另一種記憶醱 單胞（其中資料資訊是以反相方式儲存相對應之位元 線因此稱為度相或非反相位元線。在US4875192中所示 之配置中度相和非反相位元線交替地相鄰配置著。 在US5280443中描述一種半導體記億臞，其中各條位元 線形成交叉狀，以便在存取記億體時防止位元線有不對 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — — limn - — III — — I — — — ———— <請先閱讀背面之注意事項再填寫本頁) A7 B7 4255 5 2 五、發明說明（> ) 稱之電容性負載。在位元線之讀出放大器倒之末端分别 相鄰地存在二條反相-和二條非反相之位元線。這些位 元線可經由切換電晶體而連接至反相或非反相之匯流排 。反相和非反相之位元線於是可連接至相同之匯流排。 本發明之目的是提供一種半導體記億體，其使用較小 之矽面積即可製成^ 依據本發明，此種目的是由具有申請專利範圍第1項 特徵之半導體記億體來達成。 在本發明之半導體記憶體中，每二條反相位元線及每 二條非反相位元線直接相鄰地配置箸，郎，不需其它位於 中間之位元線β和目前之記憶體結構昧較時，位元線之 次序就其分佈而言須加以改變以便儲存反相或非反相之 資訊β瘡樣所造成之結果是：每二個至位元線接點之接 觭區在空間上相鄰地處於相同之匯流排上β造些接觸區 亦可適當地組合成一種唯一之接觸區。此外，使各切換 電晶體（其使位元線接通至匯流排 > 之摻雜匾組合成一種 唯一之摻雜區是有利的。逭樣就可産生一種面積上之增 益（gain)。相對應之切換電晶體之摻雜區連接至匯流排 是與US 4 8 7 5 1 9 2不同的，這些摻雜區是交替地與反相-或 非反相之匯流排相接各切換電晶體之閘極電極有利 的是具有一種彎曲之外形。在匯流排方向中之面積增益 因此在保持電晶體有效之幾何形狀下轉換成一種垂直於 匯流排之在位元線之方向中有效之面積增益。半導體晶 片之整個佔用面積因此可減少。 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .-------」--^----裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 B7

五、發明說明（今 '本發明以下將依據圖式作詳述。圃式簡單說明如下： P 1圖 半導體記億體之電路原理圏 第2圖 二値切換電晶體之佈局（layout)之俯視圖， 此切換電晶體將位元線與匯流排資料線相連接。 第3圖 與蠓曲外形之閘極電極相對應之佈局的俯視 画。」 ΐ第1圖中顯示半導體記億體之記億體單胞陣列的一 部分，其具有記憶體單胞1____,6。每一記億體單胞含有 一艏電容器111,其一端是與參考電位（例如，接地）相連 接且另一端是與M0S電晶體112之级搔-源極區段相連接。 M0S電晶體112之另一端點是與位元線BL0相連接。為了 讀入或讀出此種可儲存在或以儲存在電容器111中之資 料資訊，則電晶體1 1 2藉由一適當之控制信號而導電性地 連接至字線WL0,使電容器111導電性地與位元線BL0相連 接。其它記億體單胞2____6以相對應之方式構成。位元 線bBLO直接配置在位元線BL0旁側。記億體單胞4是與位 元線bBLO相連接，其選擇電晶體可經由另一條字線WL1而 被控制。 -------ΓΙ— i I -----訂------I I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 放 * Q 出時 B 讀訊線 與資元 是料位 槲資之 出出別 輸讀各 及J至 ey- 一* t— 輕 1 加 入胞施 輪單器 在體容 LO憶電 bB記體 0,由億 BL在記 線。由 元接號 位連信 條相之 二20應 此器對 大相 大 放胞 而單 20體 器億 大記 放在元 出 P 位 謓成訊 由構資 藉器之 且大存 L 放儲 Ξ動所 或差存 中 元 位 為 因 是 逭 大W;舆 TOS 1以線 以 大 儲 是 t 放 ο式β 2S·® 器17讀 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐） 4255 5 2 A7 _B7 五、發明說明（4 ) 度訊 非資 之之 20存 器儲 入 輸 大 放 之 相 相 皮 以 是 元 位 接存 連儲 相式 端方 胞 單 體 億 記 位 為 因 是 這

UT B 中線 MITU 單 匿 βηΜ 億 記 ο 接 i 相 端 入 輸 大 放 相 反 之 ο 2 器 大 放 出 讀 與 是 反 非 至 接 I 1 5 胞 單 揖 BOB 億 記 1L L B b 線 元 位 之 相 反 至 接 i> i 之 胞

1X L 接 i- 1 相 線21 元器 位大 之放 相出 此 條 線 鑲 繼 在 胞 單 體與器 億是大 之 相 反 非 與 是 3 線 元 位 之 相 反 J1· 目 f 記 ο 接 bnc 相 拥 入 輸 在 2 2 互 , 線 ,IBf 兀 取位 萑條 胞 箪 蘀 Mfln 億 由 是 用M。體一 使:^接億另 讀記 與， 側下 入況 輸 在 1A L B b 情 之 trr: 理 原 —1IB 種 此 S.二彳 記21由 自BL是 接 b 3 連線2, 相元胞 L2位單 1L· W 線 字 條 之 盧 考 所 伸 延 而 行 平 遘位 所於 tl 直 隹 0 在 B b 如 例 /1\ 線 元 位 相 反 二 第 中 向 方 元 線位 元相 位反 枏二 反第 第 線 --I ---;----装--------訂---------線 {請先閱讀背面之注意事項再填寫本頁) 箸 單i{«Ics§ 第“21線 _|1線取元著WBL元 各之 随 跟 1)ld,反 L CQ 一 B b I - B 如 例 to ( 例 (¢元 線位 元相 位反 相非 反二 非第 又 後 然 線 元 β 位 相 跟 相 互 之 間和 ®線相㈣-兀S 罾位條 相二 反有 和巧 相恰 反地 位非續 相種持 反此是 非且於 12)。 第BL複 箸,b重 随如鑲 反 非 條 二 跟 例 铤 立 ΜΗ *1» 又之 随相 經濟部智慧財產局員工消費合作社印製 元線在所考處之垂直於位元線之方向中直接相鄰地存在 著，邸，不會有介於其間之其它位元線。 在謓出時於放大過程之後，此種施加於位元線之資料 在二條匯流排LDQ，bLDQ上被讀出。非度相之匯流排LDQ 接收非反相位元線BLO, BL1，BL2之信號。以相銳應之方 式，則反相之匯流排bLDQ又使反相之位元線bBLO，bBLl， bBL2之已讀出之資料資訊導通。位元線經由相對應之切 -6 -本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 425552 五、發明說明（r ) 換電晶體7, ..,12而與各所屬之匯流排相連接。所謓出 之資料位元在積醱半導體記億體之输出方向中又經由匯 流排而導通。這些切換電晶醱（其配置於互相鄰接之連 接至同一讀出放大器之位元線）是由共同之控制信號CSL0 ，C S L 1或C S L 2所控制。整體而言在讀出過程中即將讀出 之資料資訊是以單端（single-ended)之方式餓送至讀出 放大器20之中。但在输出侧是作為差動之資料信號且以 差動之方式傳送至匯流排〇 二條直接相鄰而配置之同漾形式（即，二條反相或二條 非反相）之資料線中之資料會發送至相同之匯流排bLDd 或LDQ。這樣所産生之結果是：相關之切換電晶讎之各遠 離位元線之摻雜區建接至相同之匯流排。在二條直接相 鄰之&8[0,卜8[1之倩況中，切換電晶體8,9具有一値共同 之端酤13，此端黏是與匯流排UDQ相接觸。接觸匾13最 好是以唯一之共同之接觸區構成。遒樣即可使佈局 (layout)簡化。電晶體8,9之揍雜區以共同之摻雜匾構 成是有利的（例如第2圖中所詳細顯示者 由於此棰簡 化作用，則在匯流排bLDQ,LDQ方向中可産生一種面積增 益（ga in)。 相對應之特性發生於相同型式（卽，二値反相或二値非 反相）之所有其它相鄰之位元線》例如，位元線811，812 經由電晶體10,11(其具有共同之接觭區）而連接至匯流 排LDQe相對應之情況適用於含有電晶體7, 12之各傾切 換電晶體對（pair>e 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — — — — —— — — — *1111111— ·11111 I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 A7 4255 5 2 B7__ 五、發明說明（办） 第1圖中在電晶體8, 9之周圍中以虛線所示之區域在 第2圖中是以佈局之俯視圖來詳細表示。相對應之元件 是以相同之參考符號來表示。電晶體8, 9具有一個共同 之摻雜區131。摻雜區131經由接觸區132而與反相匯流 排bLDQ相連接。反相位元線bBLO，bBLl經由接觸匾133, 134而連接至其它形成電晶體之摻雜區140,141。此二値 霄晶體8,9之各別之閘棰電極135, 136在共同之摻雜區131 之邊線延伸。在閘極電極下方在操作時須形成晶 體之通道。 閛極電極135, 136之間距至少須等於此種製程之校準 正確度（accuracy),因此，至少須等於閘極之最小長度。 反之，在藉由相隔離之摻雜區而以傳統方式來製成相對 應之電晶體時，則相對應之蘭棰電極之間所具有之最小 間距是閛搔最小長度之三倍，這對各相隔離之摻雜匾而 言是箝要的且對摻雜區本身相互之間的間距而言亦是霈 要的。在匯流排之方向中因此可得到至少二倍於閘極最 小長度之面積增益》在目前可製成之電容器所形成之半 導體記億體中擗要許多電晶髅對（pair)時，製成此種終 端電晶體（位元線經由此種電晶體而與匯流株相接觴）而 言可在面積需求上得到一種顯著之降低。就像一般情況 一樣，位元線以0,&81^，611，812，（1812是在第一金颶平面 中延伸，而匯流排bLDQ,LDQ則在通常是位於第一金屬平 而上方之第二金屬平而中延伸。相同平面之各條導線因 此須避免交叉。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---；-------.----裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 4255 5 2 _____B7________ 五、發明說明（7 ) 閘極電極135, 13 6在第2画中沿箸其對電晶體功能而言 是有作用之區段而垂直地（亦即平行於位元線之方向）延 伸。使閘極電極之外形在位元線之方向中彎曲地延伸是 有利的。即，在共同之摻雜匾上方之閘極電極之外形在 位元線之方向中以及與位元線相垂直之方向中都含有一 费組件β於是在保持相同之電晶體功能（例如，W/L-比例） 時可在位元線之方向中比較小之深度（因此較狹窄）來製 成電晶體。S需要在垂直於位元線之方向（卽，沿箸匯流 排方向）中擴展上逑之摻雜區。但在此方向中存在一種 空間可供使用，此種空間是由至匯流排之共同接觸區所 獲得或另外由共同構成之摻雜區所獲得。於是這些匯流 排bLDQ,LDQ可互相鄰近地設置在記億體單胞陣列中。含 有半導體記憶體之此種半導體晶片之面積因此可變小。 在第3圖中顯示此種切換罨晶體8,9之閘榷電棰之在 位元線方向中以鼙曲形式製成之例子的佈局。和第2圖 比較畤相對應之元件是以相同之參考符號來表示。此種 配置顯示了此種具有共同摻雜區131之電晶體8, 9。電晶 髂8,9之主電流路徑之另一摻雜匾是以140或141來表示。 一晖（未顯示之）位元線經由接觴區133, 13 4而連接至參 雜區140或14U接觸區132使共同之摻雜區131建接至（未 顯示之）匯流排bLDQ。為了節省空間，則接觸區I32須設 置在閘極電極135, 136之間。匯流排可適當地直接在第 二金屬平面中之接觸區132上方延伸·連接至另一條匯 流排LDQ之另一種方式可藉由位置132上之接觸區來達成 -9 - 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） it 閱 讀 背 面 之 注 意 事 項 叢裝 頁 訂

A 經濟部智慧財產局員工消費合作社印製 A7 425552 B7_ 五、發明說明（/ ) ^匯流排亦可在此種由電晶體8, 9所佔用之面積外部延 伸，其中接觸區132或132’至相對應之匯流排之連接是藉 由第一佈線平面中之其它金屬導電軌來達成。 為了使電晶體8, 9在位元線之方向中可達成一種較低 之深度，則閘栩電極1 3 5，1 3 6在摻雜區i 4 0，1 3 1 , 1 4 1之間 需以彎曲方式構成，其中恰巧成直線之各區段（例如，136a ，136b)在垂直方向中及水平方向中都具有方向組件。在 原理上亦可考慮的是：條形之閘搔電棰之外形具有多次 之方向上之改變及彎曲。 符號之說明 1. · .6.....記憶體單胞 7 ... 1 2——切換電晶體 13,133,134.....接觸區 20,21.....讀出放大器 111 ....電容器 112 .... MOS電晶體 1 3 1 , 1 3 2,1 4 0 , 1 4 1 ......揆雜區 1 3 5,1 3 6 .....閘極電極 bBL0,bBLl,bBL2,BL0,BLl,BL2.....位元線 bLDQ , LDQ.....匯流排 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----- i —Ί!·裝— — II 訂 --------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製

Claims (1)

1. 另 有 年 修 正 月 本 rf 頁 六、申請專利範圍 1 . 一種半導體記憶體，其待擻為包括： -複數條柑鄰配置之傳送資訊（其是由記億體箪胞（1, •.,6)所讀出者）用之反柑位元综（bBL0，bBLl,bBL2) ，這呰位元線是與此種記億髏單睢（4,2,6)(其以反 相方式儲存一些可儲存之資訊）相連接；另包括複數 條非反相之位元線（BL0,BL1,BL2),這些位元線是與 此種記億體單胞（1,5, 3)(其以非反相方式儲存一些 可儲存之資訊）相連接，其中毎二條反相之位元線 (bBLO,bBLl)或每二條非反相之位元線（BL1,BL2)不 需一種介於其間之另一條位元線而相鄰地配置箸， -一些配颶於位元線之切換電晶醱（7,...,12)以及一 條反相-和一條非反相之匯流排<bLDQ,LDQ),其中相 關之位元線可經由切換罨晶體而與匯流排中之一條 相連接且所有反相之位元線（bBL0，bBLl,bBL2)都可 和反相之匯流排（bLDtH相連接且所有非反相之位元 線（BLO, BL1, BL2)都可和非反相之匯流排（LDQ)相 連接。 2. 如申請專利範圍第1項之半導醱記憶體，其中此種配 颶於二條相鄰之位元線之切換電晶體（8, 3; 10, 11) 具有一種共同之摻雜區（13Ue 3. 如申諳專利範圖第2項之半導體記億醸，其中共同之 摻雜匾（131)是與匯流排（bLDQ)中之一條柑接觸》 4·如申請專利範圍第2或第3項之半導體記憶體，其中 在共同之摻雜區（131)上於邊綈供配置各個電極（135， -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------I----裝--------訂---1-----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 |另有修正本翦| 經濟部智慧財產局員工消費合作社印製 JL* :: = «

   4 2 55 5 2 as ’ BB C8 D8 ’六、申請專利範圍 136)，在各極上可施加一種可控制各别電晶賭之切換 功能之切換信號（CSLE1, CSU)。 5. 如申請專利範圍第4項之半導體記憶體，其中閘掻電 極（131)之彎曲式外形是沿著摻雜區而分佈。 6. 如申讅專利範圍第1至5項中任一項之半導體記億髁 ，其中每一度相之位元線（bBLO)柑相鄰配置之非反相 之位元線（BL0)是連接至讀出放大器（20)(其包含一個 差動放大器）之輸入端及輸出端。 .如申請專利範圍第1至6項中任一項之半導體記億醱 ，其中與反相位元線（bBLQ)相鄰地配置另一條反相位 元線（bBLU,與此條反相位元線（bBLl)相鄰地配置一 條非反相位元線（BL1)，與此條非反相位元線（BLU相 鄰地配置另一條非反相位元線（BL2),其中相鄰之位 元線之間都不需其它位元線。 8.如申請專利範圍第1至7項中任一項之半導餵記德齷 ，其中位元線（bBLO, &811,1)8112,811〇,8!^1>812)是在 第一金膈面中延伸而匯流排<bLDQ, LDQ)是在第二金 屬而中延伸〇 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

   2 5 5 5 2 A8B8C8D8 六、申請專利範圍 ' (抑年8月19日修正) 1 ·—種半導髑記億體，其特擞為包括： -複數條柑鄰配置之傳送資訊（其是由記億體單胞（1, C請先閱讀背面之注意事項再填寫本頁) • ..，6)所讀出者）用之反相位元線（bBL0,bBLl,bBL2) ，這箜位元線是與此種記憶體單胞（4,2,6)(其以反 相方式儲存一些可儲存之資訊）相連接；另包括複數 條非反相之位元線（BL0,BL1,BL2)，這些位元線是與 此種記憶醱單胞（1,5,3)(其以非反相方式儲存一些 可儲存之資訊）相連接，其中每二條反相之位元線 (bBLO，bBLl)或每二條非反相之位元線（BL1,BL2)不 需一種介於其間之另一條位元線而相鄰地配置箸， ——些配屬於位元線之切換電晶體（7----,12)以及一 條反相-和一條非反相之匯流排<bLDQ,LDQ),其中相 關之位元線可經由切換電晶體而與匯流排中之一條 相連接且所有反相之位元線（bBLfl，bBLl,bBL2)都可 和反相之匯流排（bLDQ)相連接且所有非反相之位元 線（B L 0 , B L 1 , B L 2 )都可和非反相之匯流排（L D Q )相 連接。 2. 如申請專利範圍第1項之半導體記億體，其中此種配 靥於二條相鄰之位元線之切換電晶髅（8，9; 10, 11) 經濟部智慧財產局員工消費合作社印製 具有一種共同之摻雜匾U31)。 3. 如申請專利範圍第2項之半導體記億體，其中共同之 樑雜區（131)是與匯流排（bLDQ)中之一條相接觸❶ 4 .如申請專利範圍第2或第3項之半導體記億醱•其中 在共同之摻雜區（131)上於邊線侧配置各悔電棰（135, -11 -本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 42555 2 α» C8 D8 六、申請專利範圍 136),在各極上可施加一種可控制各別電晶體之切換 功能之切換信號（CSL0 , CSL1 )。 5. 如申請專利範圍第4項之半導體記億體，其中閘極鼋 極U31)之彎曲式外形是沿著摻雜區而分佈。 6. 如申請專利範圍第1項之半導體記憶體，其中每一反 相之位元線（b B L 0 )相相鄰配置之非反相之位元線（B L 0 ) 是連接至讀出放大器（20)(其包含一値差動放大器） 之輸入端及輸出端。 7. 如申請專利範圍第1或第6項之半導體記億塍，其中 與反相位元線（b B L 0 )相鄰地配置另一條反相位元線（ bBLl),與此條反相位元線（bBLl)柑鄰地配置一條非 反相位元線（BL1),與此條非反相位元線（bLl)相鄰地 配置另一條非反相位元線（NL2)，其中相鄰之位元線 之間都不霈其它位元線。 8. 如申請專利範圍第1, 3或6項之半導體記億鵲，其中 位元線（bBL0, bBLl, bBL2, BL0, BL1, BL2)是在笫 一金屬面中延伸而匯流排（bLDQ, LDQ)是在第二金屬 面中延伸。 9. 如申請專利範圍第7項之半導體記億體，其中位元線 (bBL8, bBLl, b&L2, BL0, BL1, BL2)是在第一金屬 面中延伸而匯流排（bLDQ, LDQ)是在第二金羼面中延 伸。 -12 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I 訂 線 (請先鬩讀背面之注意事項再填寫本頁)