TW419890B - Circuit-arrangement with combinational blocks that are arranged between registers - Google Patents

Description

419890 A7 B7 五、發明説明（） 在同步電路之發展過程中，所諝組合式方塊K B L (請彦閲 第1, 2_ )通常位於暫存器（以下稱為輸入暫存器R G 1和輸出 暫存器（R G 2)之間。為了遵循依實際狀況而定之設定時間 (set — up time)及保持時間（hold time),目前有三個 原則用來設置組合式方塊和暫存器： 經由组合式方塊K B L後之值的改變所需之傳送時間/延遲 時間K B L - V Z小於時脈（c lo c k )週期減去設定時間s e t u p / Η ο 1 d - V z以及減去信號經由暫存器R G之傳送時間R G - V Z。這 已圖示在第1圖中。,在_入暫存器RG1和輸出暫存器R_G2之間連 接一個組合式方塊KBL。S存器RG 1和RG2以時膈信號了控制 〇 〜 經由組合式方塊K B L後之值的改變所需之傳送時間較時脈 信號T之時脈週期大一個因數N,但此結果只有在N値時脈信 號之後在組合式方塊KB L之後的輸出暫存器R G 2的輸出端上 董取。 經由組合式方塊K B L後之值的改變所需之傳送時間較時脈 信號T之時脈週期大一値因數N。但此結果只有在H個時脈信 號之後會儲存在組合式方塊〇 L之後的輸出暫存器R G2中。 因此輸出暫存器RG2上之致能接點EN須以延遲N個時脈佶號 之由控制電路C0N産生的脈衝來控制。這可在第2圖中看出。 但經由組合式電路KBL之傳送時間KVB_V〖和電路所具有之 蓮輯值非常有關傺，其意義是：在某些情況中，在第2圖所示 本紙張尺度適用中國國家標準（CNS ) a4現格（210Χ297公釐） 1. ,^,.iT------^ (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 A7 419890 _____B7 五、發明說明（〉 電路配置中經過]VI<N週期之後輸出値會藉時脈（c〖ock)輸 入至輸出暫存器RG2中。此種電路組件（第2圖所示之電路 配置埋置於此電路組件中）之操作速率因此可提高。 由德國專利文件DE 36 06406 C2中已知有一種電路配置， 其中設有組合式方塊，其輸出信號發送至連接此方塊之後的 輸出暫存器。

此外，由徳國專利文件DE4206082C1和歐洲專利文件EP 04 56399 A2中已知有一種具有組合式方塊和記億體單元之 電路組件》 本發明所要解決之問題是改變上述之電路配置以改進時間 反應特性。此問題是依據申請專利範圍第1項之特徵來解決。 本發明之其它形式敘述在申請專利範圔各附屬項中》 圊式簡單說明 第1圖顯示習知技術之設有組合式方塊之電路配置之圖式。 第2圖顯示習知技術之另一設有組合式方塊之電路配置之圖 式|其用以提高操作速率。 第3圖顯示本發明之設有組合式方塊之電路'配置之圖式，其 用以改進時間反應特性。 ^ 第4圖顯示本發明之設有.組合式方塊之電路配置之一變化實 施例之圖式。 本發明將依據第2圖與3圖作進一步說明。 以時脈驅動之儲存元件以下總是以暫存器RG表示而和其 只用一個實施形式來說明無關，此處之暫存器只能儲存一個 位元（這亦可以正反器（Flip-Flop )來表示）或可儲存多個 位元。暫存器不只表示一種可接收輸入値之儲存元件而且亦 指其它或另一種可設定（set)，重置（reset)數位値之儲存 元件（例如JK正反器）或依情況而儲存數位値之儲存元件 (這稱爲具有致能端點之正反器/暫存器）。此外，暫存器仍 然可具有其它非同步設定-或重置輸入端。 -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1!---------裝-------- 訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 419890 A7 經濟部中央橾準局貝工消費合作社印製 B7五、發明説明（） 第3圖顯示此種電路配置，藉此可改進時間反應特性。須 安裝一種分析單元ANA ,此分析單元AHA以下述方式檢核輸 入暫存器R G 1輸出端之值E W ,即，是否存在一種組合值可使 KBL輸出端之結杲Μ提早被量取。此分析單元ANA亦可傕邏 輯值設定輸出暫存器RG2上之致能信號EN ,於是此結果可提 早藉時脈（clock)而進入輸出暫存器中。 現在於指定之信號AW中仍然會産生尖波（spike) 。·為了 濾除此種尖波，此電路配置中可加入尖波濾波器F I此一單 元，此種單元FI對此種信號AW可標記一種可輕易且快速迪 由值EW所決定之值。 此種電路配置可以下述方式構成：所有輸入或只有一部 份輸人傺藉單元A N A來分析，且Κ β L之所有輸出或只有一部 份輸出設有尖波濾波器F I。 第4圇顯示上述發明的一種應用貿例，其中顯示有一乘法 器M L Τ以便將二個乘數M U L Τ 1和M LI L Τ 2相乘，其具有二個4位 兀組-輸入和二値二位兀組-輸出。高值之輸入（各有一 痼位元组）以M S Β表示，低值之輸入（各有一痼位元組）以 LSB表示；相對地，高值之輸出（有二個位元组）以A-Μ SB 表示，低值之輸出（有二値位元組）以A - L S B表示。相乘之 結果稱為E R G。乘法器M L T純由組合邏輯構成。 若只有零值施加於乘法器M L Τ之一個或二個高值輸入端， 即，只有二値小數值相乘時，則可簡單且快速地預知（在 此電路中藉由所有輸入之或（0 R)連結）：在乘法器之一 \ —---------裝-- (請先Μ讀背面之注意事項再填寫本瓦) 丁 -° 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） A7 經濟却中央標準局負Η消費合作社印袋 419890_B7 ._五、發明説明（） 個或二個高值輸出端A - M S B同傣只有頭示零值。這將藉由及 (A N D)連结而顙示在输出端。此外，乘法器之低值位元組 A-LSB可較整個乘法器更早達到其數值。這表示：在〇R -電 路輸出端之導線LTS被設定為0值，此值施加至單元AN/\ (在 第4圖中未示出），單元A N A可控制乘法之結杲E R G儲存至輸 出暫存器RG2中。因此可提早騎發暫存器之致能信號eh,較 快速地將結果ERG儲存至输出暫存器RG2中，因此可快速地 被處理。 符號對照表 R G 1 , R G 2 哲存器 KBL 組合式方塊 AHA 分析單元 F I 尖波濾波器 MLT 乘法器 批衣 訂 ^ · 線 - (請先閱讀背面之汰意事項再填寫本頁) 本紙張尺度適用中囯國家揉芈（CNS ) Λ4规格（210X 297公釐）

KBL ANA FI MLT 419890 年”月曰修正/类^ 五、發明説明（） 値或二値高值輸出端A - M S B同樣只有頭示零值。這將藉由及 (A N D)連结而顙示在輸出端。此外，乘法器之低值位元組 A-LSB可較整個乘法器更早逹到其數值。這表示：在OR- ¾ 路輸出端之導線L T S被設定為0值，此值施加至單元A Η A (在 第4圖中未示出），單元A N A可控制乘法之结杲E R G鍺存至輸 出暫存器KG2中。因此可提早觸發暫存器之致能信號EH,較 快速地將結果ERG儲存至輸出暫存器RG2中，因此可快速地 被處理。 符號對照表 RQ1 , RC2 暫存器 組合式方塊 分析單元 尖波濾波器 乘法器 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央榇準局員工消背合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規洛（2丨0'犬297公疫）

Claims (1)

1. 經濟部中央榡準局員工消費合作社印製 A8 419890 ξ\ 六、申請專利範圍 1. 一種暫存器（R G )之間設有組合式方瑰（K B L)之電路 配置，其特徵為： 連接在組合式方塊（K BL)之前的輸入暫存器（R G 1) 之輸出端偽與分析單元U N A )相連，分析單元（A Ν _Α ) 檢核輸入暂存器（R G 1)輸出端之值（E W)且當組合式；方 塊UBL)之輸出值UW)必須等於輸入暫存器（RG1) 輸出端之值（EW)時，則分析單元（ΑΜΑ)發出一個接管 信號（E H )至連接於組合式方塊之後的輸出暫存器（R G 2) 〇 2. 如申諳專利範圍第1項之電路配置，其中在組合式方塊 (K B L )和輸出暫存器（R G 2 )之間連接一尖波濾波器 (F I) 〇 3. 如申請專利範圍第1項或第2項之電路配置，其中組合 式方塊_ ( 〇 L )是乘法器（M L Τ ); 當乘數（MULTI, MULT2)之高值位元組（MSB)是零時 ，分析單元（A N A )發出一個接管信號（E N); 在乘法器之後配置一個1輯電路，乘法器輸出端之高 值位元組U-MSB)在此情況時將此一邏輯電路設定成零 值。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -----；----装------ΪΤ------# (請先閲讀背面之注意事項再填寫本頁)