KR0164790B1 - 칼라포맷변환장치 - Google Patents

칼라포맷변환장치 Download PDF

Info

Publication number
KR0164790B1
KR0164790B1 KR1019950044242A KR19950044242A KR0164790B1 KR 0164790 B1 KR0164790 B1 KR 0164790B1 KR 1019950044242 A KR1019950044242 A KR 1019950044242A KR 19950044242 A KR19950044242 A KR 19950044242A KR 0164790 B1 KR0164790 B1 KR 0164790B1
Authority
KR
South Korea
Prior art keywords
signal
format
data
converting
ratio
Prior art date
Application number
KR1019950044242A
Other languages
English (en)
Other versions
KR970031818A (ko
Inventor
백승웅
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950044242A priority Critical patent/KR0164790B1/ko
Publication of KR970031818A publication Critical patent/KR970031818A/ko
Application granted granted Critical
Publication of KR0164790B1 publication Critical patent/KR0164790B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Color Television Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
칼라포맷변환장치
2. 발명이 해결하려고 하는 기술적 과제
외부에서 인가되는 휘도 및 칼라의 입력형태에 관계없이 Y : R-Y : B-Y의 비율이 항상 4 : 1 : 1이 되도록 변환하여 주는 칼라포맷변환장치를 구현한다.
3. 발명의 해결방법의 요지
본 발명의 칼라포맷변환장치는, 입력형태의 비율 Y : R-Y : B-Y가 4 : 4 : 4일때 디지탈변환된 R-Y신호와 B-Y신호를 제1지연시켜서 1 : 1의 R-Y신호와 B-Y로 변환하는 제1포맷변환수단과, 입력형태의 비율 Y : R-Y : B-Y가 4 : 2 : 2일때 디지탈변환된 R-Y신호와 B-Y신호를 제2지연시켜서 1 : 1의 R-Y신호와 B-Y로 변환하는 제2포맷변환수단과, 입력형태의 비율 Y : R-Y : B-Y가 4 : 1 : 1(8비트)일때 디지탈변환된 R-Y신호와 B-Y신호를 제3지연시켜서 1 : 1의 R-Y신호와 B-Y로 변환하는 제3포맷변환수단과, 입력형태의 비율 Y : R-Y : B-Y가 4 : 1 : 1(2비트)일때 디지탈변환된 R-Y신호와 B-Y신호를 제4지연시켜서 1 : 1의 R-Y신호와 B-Y로 변환하는 제4포맷변환수단과, 사용자가 선택하는 소정 제어에 의거하여 상기 제1포맷변환수단에서 제4포맷변환수단까지의 출력 중 하나를 선택하여 출력하는 포맷변환선택수단과, 스트레이트코드가 입력되면 상기 포맷변환선택수단의 출력을 2의 보수코드로 변환해주는 코드변환수단과, 상기 코드변환수단에서 출력되는 R-Y신호와 B-Y가 음의 값일 때 양의 값으로 변환해주는 수단과, 상기 제1∼제4포맷변환시 상기 R-Y신호와 B-Y의 지연시간만큼 Y신호를 지연해주는 휘도지연수단으로 구성한다.
4. 발명의 중요한 용도
칼라포맷변환장치

Description

칼라포맷변환장치
제1도는 본 발명에 따른 칼라포맷변환부를 보여주는 도면.
제2도는 칼라신호와 매칭시키기 위한 휘도신호지연부를 보여주는 도면.
제3도는 입력형태의 비율 Y : R-Y : B-Y가 4 : 4 : 4일때 입출력 타이밍도.
제4도는 입력형태의 비율 Y : R-Y : B-Y가 4 : 2 : 2일때 입출력 타이밍도.
제5도는 입력형태의 비율 Y : R-Y : B-Y가 4 : 1 : 1(8비트)일때 입출력 타이밍도.
제6도는 입력형태의 비율 Y : R-Y : B-Y가 4 : 1 : 1(2비트)일때 입출력 타이밍도.
본 발명은 영상신호처리장치에 관한 것으로, 특히 외부에서 인가되는 휘도 및 칼라의 입력형태에 관계없이 Y : R-Y : B-Y의 비율이 항상 4 : 1 : 1이 되도록 변환하여 주는 칼라포맷변환장치에 관한 것이다.
일반적으로 영상신호처리장치는 IC로 구현된다. 외부에서 영상신호처리장치로 인가되는 휘도 및 칼라의 입력형태는 Y : R-Y : B-Y가 4 : 4 : 4, 4 : 2: 2, 4 : 1 : 1(8비트), 4 : 1 : 1(2비트) 등으로 다양하다. 따라서 IC를 설계할때에는 상기와 같은 다양한 휘도와 칼라의 입력형태로 인하여 스펙을 변경하여야 하는 경우가 있다. 그리고 어떤 특정 스펙으로 IC를 그대로 디자인했을 경우에는 스펙에 맞는 포맷이 인가되도록 입력을 IC외부에서 변경해 주는 회로를 구비해야 한다. 그러나 종래에는 상기와 같은 다양한 휘도 및 칼라의 입력형태 모두를 적응적으로 IC 스펙의 포맷에 맞추어주는 회로들이 없었다.
따라서 본 발명의 목적은 외부에서 인가되는 휘도 및 칼라의 입력형태에 관계없이 Y : R-Y : B-Y의 비율이 항상 4 : 1 : 1이 되도록 변환하여 주는 칼라포맷변환장치를 제공하는데 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명에 따른 칼라포맷변환부를 보여주고 있다.
본 발명의 칼라포맷변환부는, 크게 제1~제4포맷변환부(1)와 포맷변환선택부(40)와 코드변환부(44) 및 음부호변환부(50)로 나누어진다. 제1~제4포맷변환부(1) 중에서는 제1포맷변환부는 입력형태의 비율 Y : R-Y : B-Y가 4 : 4 : 4일때 디지탈변환된 R-Y신호와 B-Y신호를 제1지연시켜서 1 : 1의 R-Y 신호와 B-Y로 변환시킨다. 그리고, 제2포맷변환부는 입력형태의 비율 Y : R-Y : B-Y가 4 : 2 : 2일때 디지탈변환된 R-Y신호와 B-Y신호를 제2지연시켜서 1 : 1의 R-Y신호와 B-Y로 변환시킨다. 제3포맷변환부는 입력형태의 비율 Y : R-Y : B-Y가 4 : 1 : 1(8비트)일때 디지탈변환된 R-Y신호와 B-Y신호를 제3지연시켜서 1 : 1의 R-Y신호와 B-Y로 변환시킨다. 마지막으로 제4포맷변환부는 입력형태의 비율 Y : R-Y : B- Y가 4 : 1 : 1(2비트)일때 디지탈변환된 R-Y신호와 B-Y신호를 제4지연시켜서 1 : 1의 R-Y신호와 B-Y로 변환시킨다. 포맷변환선택부(40)는 사용자가 선택에 의한 마이콤의 제어에 의거하여 상기 제1포맷변환부에서 제4포맷변환부까지의 출력 중 하나를 선택하여 출력한다. 보수코드변환부(44)는 스트레이트코드가 입력되면 상기 포맷변환선택부(40)의 출력을 2의 보수코드로 변환해 준다. 그리고, 음부호변환부(50)는 상기 보수코드변환부(44)에서 출력되는 R-Y신호와 B-Y가 음의 값일 때 양의 값으로 변환시켜 준다.
상기 제1도의 구성에 따른 동작을 설명하기에 앞서 입력신호들에 대하여 설명한다.
2비트카운터(2)에 인가되는 MHSTRTB신호는 수직시작펄스를 의미하고, MCLK는 시스템 클럭이다. 그리고 보수코드변환부(44)내 논리합게이트(42)의 일측 입력단에 인가되는 STC2SB는 입력이 스트레이트코드인 경우 1이 된다. 이때에는 포맷변환선택부(40)의 출력 중 MSB를 반전시켜주어서 2의 보수코드로 바꾸어준다.
음부호변환부(50)의 멀티플랙서(56)에 인가되는 NEGATE는 입력이 음(-)으로 되었을때 1이다. 이때에는 칼라를 반전해준다. 포맷변환선택부(40)의 선택단 S에 인가되는 MCSEL(1 : 0)신호는 각 칼라의 입력 포맷을 나타내는 선택신호이다. 00은 4 : 4 : 4 포맷을, 01은 4 : 2 : 2 포맷을, 10은 4 : 1 : 1(8비트) 포맷을, 11은 4 : 1 : 1(2비트)포맷을 선택하도록 해준다.
그리고 포맷변환부(1)의 D플립플롭 (4) 및 (6)에 각각 인가되는 MRY(7 : 0)와 MBY(7 : 0)은 A/D변환되어진 R-Y, B-Y데이타이다.
이하 상기한 구성 및 입력신호들에 의거하여 본 발명의 동작을 더욱 상세히 설명한다.
첫째로, 입력형태의 비율 Y : R-Y : B- Y가 4 : 4 : 4일때 4 : 1 : 1로 포맷변환하는 동작을 설명한다. 제3도는 입력형태의 비율 Y : R-Y : B- Y가 4 : 4 : 4일때 입출력 타이밍도를 보여주고 있다.
우선 제3도를 먼저 참조하면, 디지탈 변환된 R-Y데이타 MRY(7 : 0)와 디지탈 변환된 B-Y데이타 MBY(7 : 0)은 최종적인 D(6)의 데이타로 출력되어야 한다. 최종적인 D(6)의 데이타를 살펴보면, 입력대비 6클럭, 카운트대비 5클럭지연된 타이밍시점(점선으로 표시)에서 RO, BO데이타가 생성되어야 한다.
제1도와 제3도를 함께 참조하면, 2비트카운터(2)는 수직시작펄스 MHSTRTB에 의해 동작되고 시스템클럭 MCLK에 응답하여 카운트된다. 이때 카운트값 M4CNT(1 : 0)은 제3도에 도시되어 있다. 카운트값 M4CNT(1 : 0)은 M4CNT=0, M4CNT=1, M4CNT=2, M4CNT=3으로 출력된다.
한편 제3도에 도시된 바와 같이, 디지탈 변환된 R-Y데이타 MRY(7 : 0)은 D플립플롭(4)에 인가되고, 디지탈 변환된 B-Y데이타 MBY(7 : 0)은 D플립플롭(6)에 인가된다. 상기 MRY(7 : 0)와 MBY(7 : 0)데이타중 본 실시예에서는 관심거리가 되는 것은 RO, BO데이타이므로 이 데이타를 중심으로 설명한다. 상기 MRY(7 : 0)은 D플립플롭(4)에서 한번 래치되어 D(1)의 데이타가 된다. 이때 D(1)데이타의 R0을 보면 한번 래치된 것을 알 수 있다. 상기 D(1)은 멀티플랙서(14)의 입력단0에 인가된다.
MBY(7 : 0)는 D플립플롭(6)에서 한번 래치되어 D(1)' 데이타가 되고, 그후 멀티플랙서(8)를 통해 D플립플롭(10)에 인가된다. 이때 멀티플랙서(8)의 선택단 S에 인가되는 선택신호 CSEL0이 입력단0을 선택하는 신호이므로 D(1)'는 바로 D플립플롭(10)에 인가된다. 멀티플랙서(9)는 선택신호 CSEL0에 응답하여 카운트값 M4CNT=0를 선택하여 출력하므로 상기 D플립플롭(10)은 카운트값 M4CNT=0일때 인에이블된다. 이때 D플립플롭(10)은 멀티플랙서(8)를 통과하여 들어온 D(1)'룰 래치하여 D(2)데이타를 출력한다. 상기 D(2)데이타는 멀티플랙서(14)의 입력단1에 인가된다.
상기 멀티플랙서(14)의 선택단 S에 선택신호를 출력하는 앤드게이트(12)는 카운트값 M4CNT=1과 CSEL1B신호를 앤드게이팅한다. CSEL1B신호는 포맷변환부(40)의 선택단에 인가되는 신호 MCSEL(1 : 0)의 MSB를 반전한 신호이다. 상기 입력형태의 포맷이 4 : 4 : 4일때 MCSEL(1 : 0)은 00이므로 이것의 MSB는 0이고 이를 반전하면 1이 된다. 즉 CSEL1B신호는 1이다. 따라서 앤드게이트(12)의 출력은 카운트값 M4CNT=1이 된다.
따라서 멀티플랙서(14)는 카운트값 M4CNT=1이 로우상태일때 D(1)을 선택하여 출력하고, 카운트값 M4CNT=1이 하이상태일때 D(2)를 선택하여 출력한다. 상기 멀티플랙서(16)의 출력인 D플립플롭(16)에 인가된다.
상기 D플립플롭(16)의 인에이블단 EN에 인에이블신호를 출력하는 배타적 논리합게이트(18)는 카운트값 M4CNT=0과 CSEL1B신호를 배타적논리합을 수행한다. 전술한바와 같이 CSEL1B신호는 1이므로 배타적 논리합게이트(18)는 카운트값 M4CNT=0에 대하여 인버터로 동작한다.
따라서 D플립플롭(16)은 카운트값 M4CNT=0이 로우상태일때 동작하여 멀티플랙서(14)의 출력을 래치하여 D(3)데이타로 출력한다. D(3)데이타는 다음단의 D플립플롭(20)에 인가된다.
D플립플롭(20)은 상기 D플립플롭(16)과 마찬가지로 동작한다. 따라서 카운트값 M4CNT=0이 로우상태일때 동작하여 D플립플롭(16)의 출력을 래치하여 D(4)데이타로 출력한다. D(4)데이타는 포맷변환선택부(40)의 D0입력단에 인가된다.
포맷변환선택부(40)에 인가되는 MCSEL(1 : 0)은 입력형태의 포맷이 4 : 4 : 4일때 MCSEL(1 : 0)일때 00이므로 D(4)데이타를 선택하여 출력한다. 출력된 D(4)데이타가 스트레이트코드일때는 보수코드변환부(44)에서 2의 보수코드로 변환되어 출력되고 그렇지 않을 경우에는 그대로 출력된다. 보수코드변환부(44)에서 출력된 데이타는 D플립플롭(48)에 인가된다.
D플립플롭(48)은 카운트값 M4CNT=0에 응답하여 동작하고, 보수코드변환부(44)의 출력을 래치하여 D(5)의 데이타를 출력한다. 상기 D(5)데이타는 음부호변환부(50)에 인가된다. 음부호변환부(50)는 마이콤에서 보내주는 MEGATE=1에 응답하여 상기 D(5)데이타가 음(-)의 값일때 양(+)의 값으로 변환시켜 주는 역할을 수행한다. 상기 음부호변환부(50)의 출력은 D플립플롭(50)에서 래치되어 최종적인 D(6)데이타로 출력된다. 상기 D(6)의 데이타를 살펴보면, 입력대비 6클럭, 카운트대비 5클럭지연된 타이밍시점(점선으로 표시)에서 RO, BO데이타가 생성되었음을 알 수 있다.
둘째로, 입력형태의 비율 Y : R-Y : B-Y가 4 : 2 : 2일때 4: 1 : 1로 포맷변환하는 동작을 설명한다. 제4도는 입력형태의 비율 Y : R-Y : B-Y가 4 : 2 : 2일때 입출력 타이밍도를 보여주고 있다.
우선 제4도를 먼저 참조하면, 디지탈 변환된 R-Y데이타 MRY(7 : 0)와 디지탈 변환된 B-Y데이타 MBY(7 : 0)은 최종적인 D(6)의 데이타로 출력되어야 한다. 최종적인 D(6)의 데이타를 살펴보면, 입력대비 6클럭, 카운트대비 5클럭지연된 타이밍시점(점선으로 표시)에서 RO, BO데이타가 생성되어야 한다.
디지탈 변환된 R-Y데이타 MRY(7 : 0)은 D플립플롭(4)에 인가되고, 디지탈 변환된 B-Y데이타 MBY(7 : 0)은 D플립플롭(6)에 인가된다. 상기 MRY(7 : 0)와 MBY(7 : 0)데이타중 본 실시예에서는 관심거리가 되는 것은 RO, BO데이타이므로 이 데이타를 중심으로 설명한다. 상기 MRY(7 : 0)는 D플립플롭(4)에서 한번 래치되어 D(1)의 데이타가 된다. 이때 D(1)데이타의 R0를 보면 한번 래치된 것을 알 수 있다. 상기 D(1)은 멀티플랙서(14)의 입력단0에 인가된다.
MBY(7 : 0)은 D플립플롭(6)에서 한번 래치되어 D(1)' 데이타가 되고, 그후 멀티플랙서(8)를 통해 D플립플롭(10)에 인가된다. 이때 멀티플랙서(8)에 인가되는 선택신호 CSEL0이 입력단0을 선택하는 신호이므로 D(1)'는 바로 D플립플롭(10)에 인가된다. 멀리플랙서(9)는 선택신호 CSEL0에 응답하여 카운트값 M4CNT=0를 선택하여 출력하므로 상기 D플립플롭(10)은 카운트값 M4CNT=0일때 인에이블된다. 이때 D플립플롭(10)은 멀티플랙서(8)를 통과하여 들어온 D(1)'를 래치하여 D(2)데이타를 출력한다. 상기 D(2)데이타는 멀티플랙서(14)의 입력단1에 인가된다.
상기 멀티플랙서(14)의 선택단 S에 선택신호를 출력하는 앤드게이트(12)는 카운트값 M4CNT1과 CSEL1B신호를 앤드게이팅한다. CSEL1B신호는 포맷변화부(40)의 선택단에 인가되는 신호 MCSEL(1 : 0)의 MSB를 반전한 신호이다. 상기 입력형태의 포맷이 4 : 2 : 2일때 MCSEL(1 : 0)은 01이므로 이것의 MSB는 0이고 이를 반전하면 1이 된다. 즉 CSEL1B신호는 1이다. 따라서 앤드게이트(12)의 출력은 바로 카운트값 M4CNT =1이 된다.
따라서 멀티플랙서(14)는 카운트값 M4CNT=1신호가 로우상태일때는 D(1)을 선택하여 출력하고, 카운트값 M4CNT=1신호가 하이'상태일때는 D(2)를 선택하여 출력한다. 상기 멀티플랙서(16)의 출력인 D플립플롭(16)에 인가된다. 이후 D(3)데이타 생성, D(4)데이타, D(5)데이타, D(6)데이타 생성은 제3도와 함께 전술한 4 : 4 : 4의 동작과 같다.
셋째로, 입력형태의 비율 Y : R-Y : B-Y가 4 : 4 : 4일때 4 : 1 : 1(8비트)로 포맷 변환하는 동작을 설명한다. 제5도는 입력형태의 비율 Y : R-Y : B-Y가 4 : 1 : 1(8비트)일때 입출력 타이밍도를 보여주고 있다.
우선 제5도를 먼저 참조하면, 디지탈 변환된 R-Y데이타 MRY(7 : 0)와 디지탈 변환된 B-Y데이타 MBY(7 : 0)은 최종적인 D(6)의 데이타로 출력되어야 한다. 최종적인 D(6)의 데이타를 살펴보면, 입력대비 6클럭, 카운트대비 5클럭지연된 타이밍시점(점선으로 표시)에서 RO, BO데이타가 생성되어야 한다.
디지탈 변환된 R-Y데이타 MRY(7 : 0)은 D플립플롭(4)에 인가되고, 디지탈 변환된 B-Y데이타 MBY(7 : 0)은 D플립플롭(6)에 인가된다. 상기 MRY(7 : 0)와 MBY(7 : 0)데이타중 본 실시예에서는 관심거리가 되는 것은 RO, BO데이타이므로 이 데이타를 중심으로 설명한다. 상기 MRY(7 : 0)는 D플립플롭(4)에서 한번 래치되어 D(1)의 데이타가 된다. 이때 D(1)데이타의 R0를 보면 한번 래치된 것을 알 수 있다. 상기 D(1)은 멀티플랙서(14)의 입력단0에 인가된다.
MBY(7 : 0)는 D플립플롭(6)에서 한번 래치되어 D(1)' 데이타가 되고, 그후 멀티플랙서(8)를 통해 D플립플롭(10)에 인가된다. 이때 멀티플랙서(8)에 인가되는 선택신호 CSEL0이 입력단0을 선택하는 신호이므로 D(1)'는 바로 D플립플롭(10)에 인가된다. 멀티플랙서(9)는 선택신호 CSEL0에 응답하여 카운트값 M4CNT=0를 선택하여 출력하므로 상기 D플립플롭(10)은 카운트값 M4CNT=0일때 인에이블된다. 이때 D플립플롭(10)은 멀티플랙서(8)를 통과하여 들어온 D(1)'를 래치하여 D(2)데이타를 출력한다. 상기 D(2)데이타는 멀티플랙서(14)의 입력단1에 인가된다.
상기 멀티플랙서(14)의 선택단 S에 선택신호를 출력하는 앤드게이트(12)는 카운트값 M4CNT=1과 CSEL1B신호를 앤드게이팅한다. CSEL1B신호는 포맷변환부(40)의 선택단에 인가되는 신호 MCSEL(1 : 0)의 MSB를 반전한 신호이다. 상기 입력형태의 포맷이 4 : 1 : 1(8비트)일때 MCSEL(1 : 0)은 10이므로 이것의 MSB는 1이고 이를 반전하면 0이 된다. 즉 CSEL1B신호는 0이다. 따라서 앤드게이트(12)의 출력은 카운트값 M4CNT=1신호에 관계없이 언제나 0이다.
따라서 멀티플랙서(14)는 언제나 입력단0을 선택한다. 즉 D플립플롭(4)의 출력인 D(1)데이타만이 출력된다. 상기 멀티플랙서(16)의 출력은 D플립플롭(16)에 인가된다. 상기 D플립플롭(16)의 인에이블단 EN에 인에이블신호를 출력하는 배타적 논리합게이트(18)는 카운트값 M4CNT=0과 CSEL1B신호를 배타적 논리합을 수행한다. CSEL1B신호는 0이므로 배타적 논리합게이트(18)의 출력값은 카운트값 M4CNT=0이다.
따라서 D플립플롭(16)은 카운트값 M4CNT=0신호가 하이상태일때 동작하고 멀티플랙서(14)의 출력을 래치하여 D(3)데이타를 출력한다. D(3)데이타는 포맷변환선택부(40)의 D2입력단에 인가된다. 포맷변환선택부(40)의 선택단 S에 인가되는 선택신호 MCSEL(1 : 0)은 입력형태의 포맷이 4 : 1 : 1(8비트)일때 MCSEL(1 : 0)일때 10이므로 상기 D(3)데이타를 선택하여 출력한다.
포맷변환선택부(40) 이후의 출력 D(5)데이타, D(6)데이타 생성은 전술한 바와 같다. D(6)데이타는 최종적인 출력인데, 제5도에서 D(6)의 데이타를 살펴보면, 입력대비 6클럭, 카운트대비 5클럭지연된 타이밍시점(점선으로 표시)에서 RO, BO데이타가 생성되었음을 알 수 있다.
넷째로, 입력형태의 비율 Y : R-Y : B-Y가 4 : 1 : 1(2비트)일때 4 : 1 : 1로 포맷변환하는 동작을 설명한다. 제6도는 입력형태의 비율 Y : R-Y : B-Y가 4 : 1 : 1일때 입출력 타이밍도를 보여주고 있다.
우선 제6도를 먼저 참조하면, 디지탈 변환된 R-Y데이타 MRY(7 : 0)와 디지탈 변환된 B-Y데이타 MBY(7 : 0)은 최종적인 D(6)의 데이타로 출력되어야 한다. 최종적인 D(6)의 데이타를 살펴보면, 입력대비 6클럭, 카운트대비 5클럭지연된 타이밍시점(점선으로 표시)에서 RO, BO데이타가 생성되어야 한다.
디지탈 변환된 R-Y데이타 MRY(7 : 0)은 D플립플롭(4)에 인가되고, 디지탈 변환된 B-Y데이타 MBY(7 : 0)은 D플립플롭(6)에 인가된다. 상기 MRY(7 : 0)와 MBY(7 : 0)데이타중 본 실시예에서는 관심거리가 되는 것은 RO, BO데이타이므로 이 데이타를 중심으로 설명한다. 상기 MRY(7 : 0)는 D플립플롭(4)에서 한번 래치되어 D(1)의 데이타가 된다. 상기 D(1)데이타중 1,0비트는 노드 13에 인가된다. 그리고 D플립플롭(4)의 출력인 D(1) 데이타중 7,6비트는 D플립플롭 (22)(24)(26)에 각각 인가된다.
따라서 D 플립플롭(22)은 카운트값 M4CNT=0에 의거하여 동작하여 상기 D(1)을 래치하여 D(7)데이타로 출력하고, D플립플롭(24)은 카운트값 M4CNT=1에 의거하여 동작하여 상기 D(1)을 래치하여 D(8)데이타로 출력하며, D플립플롭(26)은 카운트값 M4CNT=2에 의거하여 동작하여 상기 D(1)을 래치하여 D(9)데이타로 출력한다. 결국 라인 27에는 0에서 7비트까지의 데이타가 존재하게 된다. 상기 라인 27의 데이타는 멀티플랙서(36)의 입력 0에 인가된다.
한편 MBY(7 : 0)는 D플립플롭(6)에서 한번 래치되어 D(1)' 데이타가 되고, 그후 멀티플랙서(8)에 인가된다. 멀티플랙서(8)는 선택신호 CSEL0이 입력단0을 선택하는 신호이므로 상기 D(1)'를 라인 9에 인가한다.
상기 D(1)'데이타 중 1,0비트는 라인 29에 인가된다. 그리고 D플립플롭(4)의 출력인 D(1)' 데이타중 5,4비트는 D플립플롭 (28)(30)(32)에 각각 인가된다.
따라서 D플립플롭(28)은 카운트값 M4CNT=0에 의거하여 동작하여 상기 D(1)'을 래치하여 D(10)데이타(7,6비트)로 출력하고, D플립플롭(30)은 카운트값 M4CNT=1에 의거하여 동작하여 상기 D(1)'을 래치하여 D(11)데이타(5,4비트)로 출력하며, D플립플롭(29)은 카운트값 M4CNT=2에 의거하여 동작하여 상기 D(1)을 래치하여 D(12)데이타(3,2비트)로 출력한다. 결국 라인 33에는 0에서 7비트까지의 데이타가 존재하게 된다. 상기 라인 33의 데이타는 D플립플롭(34)에 인가된다.
D플립플롭(34)은 카운트값 M4CNT=3일때 동작되어 상기 라인 33에 인가된 신호를 래치하여 출력한다. D플립플롭(34)의 출력은 멀티플랙서(36)의 입력단1에 인가된다. 멀티플랙서(36)는 카운트값 M4CNT=1의 논리상태에 응답하여 입력단 0과 1을 번갈아 가면서 선택한다. 멀티플랙서(36)의 출력은 포맷변환선택부(40)의 입력단 D3에 인가된다. 포맷변환선택부(40)의 선택단 S에 인가되는 MCSEL(1 : 0)은 입력형태의 포맷이 4 : 1 : 1일때(2비트) MCSEL(1 : 0)은 11이므로 상기 멀티플랙서(36)의 출력을 선택한다.
포맷변환선택부(40) 이후의 출력 D(5)데이타, D(6)데이타 생성은 전술한 바와 같다. D(6)데이타는 최종적인 출력인데, 제5도에서 D(6)의 데이타를 살펴보면, 입력대비 6클럭, 카운트대비 5클럭지연된 타이밍시점(점선으로 표시)에서 RO, BO데이타가 생성되었음을 알 수 있다.
제2도는 칼라신호와 매칭시키기 위한 휘도신호지연부를 보여주는 도면이다. 휘도신호지연부는 D플립플롭들 (60∼74), (76∼82), (84∼86) 및 (88)과, 상기 D플립플롭들 사이에 멀티플랙서(90, 92, 94, 96)가 있다, 또 마지막 출력단에도 D플립플롭(98)이 있다. 휘도신호 지연부의 멀티플랙서(90, 92, 94, 96)의 선택단 S에 인가되는 DELS(3 : 0)신호는 마이콤에서 주는 신호이다. 이 신호값에 따라서 휘도신호는 지연된다. 예를 들어, DELS(3 : 0)신호가 5이면 휘도신호가 5 클럭지연되는 것이다.
상술한 바와 같이 본 발명의 칼라포맷변환장치는 외부에서 인가되는 휘도 및 칼라의 입력형태에 관계없이 Y : R-Y : B-Y의 비율이 항상 4 : 1 : 1이 되도록 변환하여 주는 장점이 있다.

Claims (1)

  1. 외부에서 인가되는 휘도 및 칼라의 입력형태의 비율 Y : R-Y : B-Y가 4 : 1 : 1이 되도록 변환하여 주는 칼라포맷변환장치에 있어서, 입력형태의 비율 Y : R-Y : B-Y가 4 : 4 : 4일때 디지탈변환된 R-Y신호와 B-Y신호를 제1지연시켜서 1 : 1의 R-Y신호와 B-Y로 변환하는 제1포맷변환수단과, 입력형태의 비율 Y : R-Y : B-Y가 4 : 2 : 2일때 디지탈변환된 R-Y신호와 B-Y신호를 제2지연시켜서 1 : 1의 R-Y신호와 B-Y로 변환하는 제2포맷변환수단과, 입력형태의 비율 Y : R-Y : B-Y가 4 : 1 : 1(8비트)일때 디지탈변환된 R-Y신호와 B-Y신호를 제3지연시켜서 1 : 1의 R-Y신호와 B-Y로 변환하는 제3포맷변환수단과, 입력형태의 비율 Y : R-Y : B-Y가 4 : 1 : 1(2비트)일때 디지탈변환된 R-Y신호와 B-Y신호를 제4지연시켜서 1 : 1의 R-Y신호와 B-Y로 변환하는 제4포맷변환수단과, 사용자가 선택하는 소정 제어에 의거하여 상기 제1포맷변환수단에서 제4포맷변환수단까지의 출력 중 하나를 선택하여 출력하는 포맷변환선택 수단과, 스트레이트코드가 입력되면 상기 포맷변환선택수단의 출력을 2의 보수코드로 변환해주는 코드변환수단과, 상기 코드변환수단에서 출력되는 R-Y신호와 B-Y가 음의 값일때 양의 값으로 변환해주는 수단과, 상기 제1∼제4포맷변환시 상기 R-Y신호와 B-Y의 지연시간만큼 Y신호를 지연해주는 휘도지연수단으로 구성함을 특징으로 하는 장치.
KR1019950044242A 1995-11-28 1995-11-28 칼라포맷변환장치 KR0164790B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044242A KR0164790B1 (ko) 1995-11-28 1995-11-28 칼라포맷변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044242A KR0164790B1 (ko) 1995-11-28 1995-11-28 칼라포맷변환장치

Publications (2)

Publication Number Publication Date
KR970031818A KR970031818A (ko) 1997-06-26
KR0164790B1 true KR0164790B1 (ko) 1999-03-20

Family

ID=19436047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044242A KR0164790B1 (ko) 1995-11-28 1995-11-28 칼라포맷변환장치

Country Status (1)

Country Link
KR (1) KR0164790B1 (ko)

Also Published As

Publication number Publication date
KR970031818A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US5327019A (en) Double edge single data flip-flop circuitry
JPH0775343B2 (ja) 同期検出回路及び方法
US5828717A (en) Time counting circuit and counter circuit
KR0164790B1 (ko) 칼라포맷변환장치
US3984833A (en) Apparatus for encoding extended run-length codes
EP0186866B1 (en) Majority circuit
KR100429737B1 (ko) 업/다운 그레이코드 카운터 및 이 카운터를 구비한 고체상이미지센서
US11005642B1 (en) Output circuit for a source device with arbitrary access time
US5379038A (en) Parallel-serial data converter
GB2132043A (en) Timer circuit
US6091794A (en) Fast synchronous counter
US6049571A (en) Encoding circuit with a function of zero continuous-suppression in a data transmission system
KR950013806B1 (ko) 데이타의 직/병렬변환방법 및 장치
JPH07200252A (ja) バレルシフタ回路
US6816098B2 (en) High-speed oversampling modulator device
JP3341556B2 (ja) シリアル／パラレル変換回路
GB2149162A (en) Fixed point to floating point conversion
KR100236331B1 (ko) 카운터
JP3882300B2 (ja) シリアルデータ保持回路
KR900001028Y1 (ko) 펄스부호 변조 다중장치의 동기패턴 삽입회로
KR910009093B1 (ko) 부호화 마크 반전 코딩회로
WO1997030518A1 (en) Counting circuit
JPH11150479A (ja) パルス幅信号変換回路
JP2597041B2 (ja) Ｆｉｆｏメモリ装置
KR930005653B1 (ko) 클럭 가변회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee