JPH0760990B2 - ディジタルフィルタ - Google Patents

ディジタルフィルタ

Info

Publication number
JPH0760990B2
JPH0760990B2 JP1041894A JP4189489A JPH0760990B2 JP H0760990 B2 JPH0760990 B2 JP H0760990B2 JP 1041894 A JP1041894 A JP 1041894A JP 4189489 A JP4189489 A JP 4189489A JP H0760990 B2 JPH0760990 B2 JP H0760990B2
Authority
JP
Japan
Prior art keywords
module
signal
filter
output
overflow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1041894A
Other languages
English (en)
Other versions
JPH02222319A (ja
Inventor
哲郎 紺谷
豊 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1041894A priority Critical patent/JPH0760990B2/ja
Priority to US07/483,584 priority patent/US5195049A/en
Priority to EP90103393A priority patent/EP0384447B1/en
Priority to DE69018497T priority patent/DE69018497T2/de
Publication of JPH02222319A publication Critical patent/JPH02222319A/ja
Priority to US07/814,392 priority patent/US5150318A/en
Publication of JPH0760990B2 publication Critical patent/JPH0760990B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0219Compensation of undesirable effects, e.g. quantisation noise, overflow

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Complex Calculations (AREA)
  • Networks Using Active Elements (AREA)
  • Control Of Electric Motors In General (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、デジタルフィルタ、更に詳細にはデジタルフ
ィルタモジュールを用いて構成されるトランスバーサル
フィルタ等デジタルフィルタに発生するオーバーフロー
(演算時限度を越える絶対値の大きなあるいは小さな数
が発生する状態)等の異常発生を検出する機能を備えた
デジタルフィルタに関する。
[従来の技術] トランスバーサルフィルタは、タップ付き遅延線フィル
タとも呼ばれ、遅延素子を介して得られる過去の入力サ
ンプル値に、フィルタ係数を乗算し、各遅延素子から得
られる信号を加算することにより出力信号を得るように
したもので、これを数式を用いるとAiをフィルタ係数、
Xを入力信号(サンプル値)の系列、Yを出力信号系
列、lを遅延のタップ数とすると、 と表現できるものである。
このようなトランスバーサルフィルタは、例えば第5図
(A)、(B)に図示したような構成でハードウェア的
に実現することができる。各図において符号1で示すも
のは、遅延素子(R)であり、2,3はそれぞれ乗算器及
び加算器である。
第5図(A)に示すものは、転置型トランスバーサルフ
ィルタ、また第5図(B)は直接型トランスバーサルフ
ィルタと呼ばれるもので、以前の時刻における入力信号
にそれぞれ所定のフィルタ係数を乗算し、それらを加算
することによりいまの時刻における出力信号を得ようと
するものである。遅延素子1の例としてエッジトリガ型
シフトレジスタが、また乗算器2の例としては、各フィ
ルタ係数を記憶したメモリレジスタが用いられ、また加
算器間に適当なパイプラインレジスタが挿入されること
もある。
また、トランスバーサルフィルタには第6図に図示した
ように1個の積和計算器4を使用するものがあり、第5
図に図示したものとは、データの各1点1点がフィルタ
への入力のXoとなりうるか、又あるデータブロックの最
初のデータだけがXoとなるかの差である。
いずれの実施例においても直接型では、 Y(n)=Ao・Xn+A1・Xn−1+… +Al−1・Xn−l+1 また転置型では、 Y(n)=(Ao・Xn+(A1・Xn−1+(… +(Al−1・Xn−l+1)))…))) と表現することができる。
このようなデジタルフィルタはデジタル処理によりフィ
ルタリングが行なわれるので、高精度に、しかも適応制
御などに適するために種々の分野で用いられている。ま
た最近のLSIの進歩により、これらのフィルタが1つの
モジュールあるいは複数のモジュールの合成として得ら
れるようになっており信頼性が高く、しかも小型のデジ
タルフィルタが得られるようになっている。
例えば、適応制御としてはトランスバーサルフィルタの
出力信号と目標となるシステムの信号との誤差信号を発
生させ、その誤差信号に応じて、フィルタ係数を自動的
に調整することにより未知のシステムのモデリングを行
なうことが可能になる(単行本「適応フィルタ入門」現
代工学社 1987年9月10日発行 第6、7頁参照)。
又、トランスバーサルフィルタを用いた例として、ゴー
ストキャンセラが知られている。通常ゴースト画像は、
テレビ電波信号が高層ビルや山などにぶつかって反射
し、障害物にぶつかることなく直接受信された信号と、
これらの障害物によって反射された信号が重なることに
よって生じるものである。すなわちゴースト信号は、も
との送信信号が、種々の伝播経路を経た結果発生し、入
力信号の伝達時間、大きさ、位相などが一種の変調を受
けて混入したことによって生じるものである。ゴースト
キャンセラでは入力信号をフィルタ係数が可変なトラン
スバーサルフィルタに通してゴースト信号をキャンセル
するようにしている。
このようなゴーストキャンセラを制御するために基準信
号を挿入して放送する例が例えば日経エレクトロニクス
87、10、9、No.432)第220頁以下の「テレビ信号に
ゴーストキャンセラ制御用基準信号を挿入して放送」に
記載されている。
第7図はこの原理を示すもので、入力信号f(t)はダ
イレクトに加算器11に入力されるとともに、一次元のト
ランスバーサルフィルタ10に入力され、加算器11におい
て、トランスバーサルフィルタ10の出力と元の入力信号
f(t)が加算される。次に加算器11の出力はフィルタ
係数制御装置12に入力される。この係数制御装置12に
は、基準信号Refが入力されるので、入力信号f(t)
の基準信号挿入期間において加算器11の信号とこの基準
信号Refを比較することにより、両信号が一致するよう
にトランスバーサルフィルタ10の各フィルタ係数を調節
し、上述したようにゴースト信号をキャンセルするよう
にしている。
この場合、ゴースト信号の発生は放送側と受信側の電波
経路の物理的条件、例えば建造物の存在、振動、角度、
電波反射、送信アンテナの振動、受信アンテナの振動、
風の方向、風速、気温、湿度その他3次元的な物性条件
にしたがって決まるので、ゴースト信号が出ないように
するためには、トランスバーサルフィルタ10の係数を時
々刻々と変化させその係数を適応制御(学習制御)しな
ければならない。
[発明が解決しようとする課題] このようなトランスバーサルフィルタは通常単一のLSI
チップ又は同一種類の複数個のLSIチップを使用して実
現される。その場合各LSIチップ内には複数個のタップ
が設けられている。トランスバーサルフィルタでは出力
に近い側の加算器のビット数を増加するような構成でな
いと、オーバーフローを生じる可能性があるが、通常ト
ランスバーサルフィルタでは、各タップの加算器のビッ
ト幅やビット範囲が固定されているので、各タップごと
にオーバーフローを発生する可能性がある。オーバーフ
ローなどの異常が発生すると、そのタップ出力が不正確
になってしまうことがあり、所定のフィルタ特性が得ら
れなくなるので、オーバーフローが発生したら、それを
どのようにシステムに知らせ、システムはその場合どの
ように反応すべきかなどの問題が発生する。
従来のトランスバーサルフィルタでは、このような異常
が発生した場合何の手段も施されていないので、所定の
フィルタ特性が得られないばかりか、システム全体が誤
動作を起こしてしまうという問題があった。
従って本発明は、このような問題点を解決するためにな
されたもので、オーバーフローなどの異常の発生を即座
に検出し、それに対応した処置が可能となるデジタルフ
ィルタの異常検出装置を提供することを目的とする。
[課題を解決するための手段] 本発明では、上述の課題を解決するために、複数のデジ
タルフィルタモジュールを継続に接続して構成されるデ
ジタルフィルタにおいて、一つのモジュールに発生する
異常信号を求め、その異常信号と次段のモジュールに発
生する異常信号を前記次段のモジュール内において論理
処理することにより、最終段のモジュールの出力からデ
ジタルフィルタの異常を検出する構成を採用した。
[作用] 上記構成により、一つのモジュールに発生する異常信号
を求め、その異常信号と次段のモジュールに発生する異
常信号を前記次段のモジュール内において論理処理する
ことにより、最終段のモジュールの出力からデジタルフ
ィルタの全体の異常を検出することができる。
[実施例] 以下、図面に示す実施例に従い本発明を詳細に説明す
る。
第1図は、本発明をトランスバーサルフィルタに用いた
場合の図であり、トランスバーサルフィルタを構成する
一つのモジュール20内の各タップ21の構成は、従来例で
示した第5図と同様遅延素子1、乗算器2、加算器3よ
り構成される。そして加算器3にオーバーフローが発生
すると、オーバーフロー出力は、例えば、Hレベルとな
るように構成されており、その信号は信号線22に出力さ
れる。1つのモジュール20内の各タップ21からの出力は
それぞれ論理和を取るオアゲート23に入力される。この
オアゲート23には、さらに前段のモジュール20からの論
理和の信号23aが入力されており、これらの信号の論理
和がオア回路23の出力23bとなる。
すなわち第2図に図示したように1つのモジュール20の
論理和の出力が、次段のモジュールの入力となってお
り、一つのモジュールの各タップ21のオーバーフローの
論理和と、モジュール外部、すなわち前段モジュールか
らの異常信号入力との論理和を取りそのモジュールの出
力としている。1つのモジュールからのオーバーフロー
出力がHレベルになると、次段のオーバーフロー入力と
接続され、最終モジュールのオーバーフロー出力がHレ
ベルとして出力され、トランスバーサルフィルタ内のい
ずれかのモジュールに異常信号が発生したことが識別さ
れる。
すなわちこの実施例では各モジュールのオーバーフロー
出力が、そのモジュール内で発生したオーバーフローの
みならず、それより前段のモジュールからのオーバーフ
ロー出力を表わしていることになる。このように1つの
モジュール外部で、オーバーフロー出力を合成せず、モ
ジュール内部で合成し、その結果を順次次段へのカスケ
ード接続により伝達していくので、配線本数のみなら
ず、配線面積が低減できる特徴がある。前段のモジュー
ルのオーバーフロー出力と、後段のモジュールのオーバ
ーフロー入力が近接している場合には、プリント基板等
の配線上極めて有利な構成となる。いずれのモジュール
でオーバーフローが発生したかを知るためには、例えば
第2図に図示したように各モジュールのオーバーフロー
出力等の異常を解析する解析用論理回路28に入力するこ
とによりそのモジュールを特定する。
第2図に図示した実施例は、非同期型のもので、回路構
成が簡単である代わりに、使用半導体個数が多くなった
時半導体内部を信号が通過するので、温度、電源電圧、
プロセスなどの影響を受けやすく成るという欠点があ
る。
この欠点を解決したものが同期式の検出回路であり、そ
の例が第3図と第4図に図示されている。すなわち第3
図に図示したように、トランスバーサルフィルタ30の一
つのモジュールにおいて前段からのオーバーフロー出力
を直接オア回路23に入力せず、D型フリップフロップ31
に入力させ、それを一旦記憶し、クロック同期によりオ
ーバーフローの論理和をとるように構成したものであ
る。
このようなトランスバーサルフィルタ30を第2図と同様
に複数個接続する。このような構成では、クロック同期
により安定化を図っているので、半導体内部を信号が通
るにも拘らず、温度、電源電圧、プロセス変動の影響は
顕著に少なくなる。従ってどのモジュールから発生した
オーバーフローかを解析することが不可能になることは
ない。
D型フリップフロップなどによる記憶の方法は、第3図
に示したようにそのトランスバーサルフィルタ入力にオ
ーバーフロー出力を受け、直ちにフリップフロップに格
納したのちに、モジュール内で発生したオーバーフロー
との論理和を取る方法と、第4図に図示したようにオー
バーフロー出力をオア回路23に入力し、そのモジュール
で発生した他のオーバーフロー出力との論理和をとった
後で、D型フリップフロップなどのメモリに格納させる
方法が考えられる。
以上説明した例は、トランスバーサルフィルタにオーバ
ーフローが発生した場合の異常であったが、このような
異常に限定されるものでなく、他の異常が発生した場合
も全く同様な構成でそれを検出しシステムに知らせるこ
とができるものである。
又、本発明は、トランスバーサルフィルタのフィルタだ
けに限定されるものではなく、その他のデジタルフィル
タにも適用できるものである。
なお、以上説明した実施例において、トランスバーサル
フィルタモジュールは、集積回路チップ、ディスクリー
ト回路あるいはそれらを組み合わせたハイブリッド回路
から構成することができるものである。
[発明の効果] 以上説明したように、本発明によれば、複数のデジタル
フィルタモジュールを継続に接続して構成されるデジタ
ルフィルタにおいて、一つのモジュールに発生する異常
信号を求め、その異常信号と次段のモジュールに発生す
る異常信号を前記次段のモジュール内において論理処理
することにより、最終段のモジュールの出力からデジタ
ルフィルタの全体の異常を検出することができ、素子数
や配線数の少ない簡単な構成により、オーバーフローな
どの異常の発生を即座に検出し、異常発生に対処した処
置が可能になるという優れた効果がある。
【図面の簡単な説明】
第1図は、本発明を用いたトランスバーサルフィルタの
一つのモジュールの異常を検出する回路の概略構成を示
したブロック図、第2図は本発明を用いたトランスバー
サルフィルタが複数のモジュールから構成される場合の
実施例を示した回路図、第3図および第4図は、同期的
に異常を検出する場合の回路構成を示した回路図、第5
図(A)、(B)および第6図は、従来のトランスバー
サルフィルタの構成を示す回路図、第7図は、ゴースト
キャンセラの概略構成を示すブロック図である。 20 30……トランスバーサルフィルタモジュール 21……トランスバーサルフィルタを構成するタップ 22……信号線 23……オア回路 23a……入力 23b……出力 28……オーバーフロー解析論理回路 31……D型フリップフロップ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−222317(JP,A) 特開 平2−222318(JP,A) 特開 昭56−114071(JP,A) 米国特許5150318(US,A) 米国特許5195049(US,A) 欧州特許出願公開384447(EP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数のデジタルフィルタモジュールを継続
    に接続して構成されるデジタルフィルタにおいて、 一つのモジュールに発生する異常信号を求め、その異常
    信号と次段のモジュールに発生する異常信号を前記次段
    のモジュール内において論理処理することにより、最終
    段のモジュールの出力からデジタルフィルタの異常を検
    出することを特徴とするデジタルフィルタ。
JP1041894A 1989-02-23 1989-02-23 ディジタルフィルタ Expired - Fee Related JPH0760990B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1041894A JPH0760990B2 (ja) 1989-02-23 1989-02-23 ディジタルフィルタ
US07/483,584 US5195049A (en) 1989-02-23 1990-02-22 Digital filter system with anomaly detection and indication
EP90103393A EP0384447B1 (en) 1989-02-23 1990-02-22 Digital filter
DE69018497T DE69018497T2 (de) 1989-02-23 1990-02-22 Digitales Filter.
US07/814,392 US5150318A (en) 1989-02-23 1991-12-23 Digital filter system with anomaly detection and indication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1041894A JPH0760990B2 (ja) 1989-02-23 1989-02-23 ディジタルフィルタ

Publications (2)

Publication Number Publication Date
JPH02222319A JPH02222319A (ja) 1990-09-05
JPH0760990B2 true JPH0760990B2 (ja) 1995-06-28

Family

ID=12620995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1041894A Expired - Fee Related JPH0760990B2 (ja) 1989-02-23 1989-02-23 ディジタルフィルタ

Country Status (4)

Country Link
US (2) US5195049A (ja)
EP (1) EP0384447B1 (ja)
JP (1) JPH0760990B2 (ja)
DE (1) DE69018497T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760990B2 (ja) 1989-02-23 1995-06-28 エルエスアイ・ロジック株式会社 ディジタルフィルタ
US5227991A (en) * 1991-11-20 1993-07-13 Motorola, Inc. Comb filter including a data overflow monitor, and a radio including the same
DE19639935C1 (de) * 1996-09-27 1998-04-23 Siemens Ag Schaltungsanordnung mit zwischen Registern angeordneten kombinatorischen Blöcken
US5880973A (en) * 1996-11-20 1999-03-09 Graychip Inc. Signal processing system and method for enhanced cascaded integrator-comb interpolation filter stabilization
US20060085496A1 (en) * 2004-10-18 2006-04-20 Genesis Microchip Inc. Programmably configurable digital filter
US20070150949A1 (en) * 2005-12-28 2007-06-28 At&T Corp. Anomaly detection methods for a computer network
US7808916B1 (en) 2005-12-28 2010-10-05 At&T Intellectual Property Ii, L.P. Anomaly detection systems for a computer network
EP2315353B1 (en) 2008-06-10 2020-07-29 Japan Science and Technology Agency Filter
JP5241450B2 (ja) 2008-11-27 2013-07-17 ルネサスエレクトロニクス株式会社 半導体装置及びその異常検出方法
US10530339B2 (en) * 2017-02-17 2020-01-07 Schweitzer Engineering Laboratories, Inc. Fixed latency configurable tap digital filter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150318A (en) 1989-02-23 1992-09-22 Lsi Logic Corp. Digital filter system with anomaly detection and indication

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609568A (en) * 1970-06-08 1971-09-28 Bell Telephone Labor Inc Stable digital filter apparatus
US3700874A (en) * 1971-03-04 1972-10-24 Bell Telephone Labor Inc Threshold logic overflow detector
US3725687A (en) * 1971-03-04 1973-04-03 Bell Telephone Labor Inc Threshold logic digital filter
US4021654A (en) * 1975-06-11 1977-05-03 Paradyne, Inc. Digital filter
US4104729A (en) * 1975-08-27 1978-08-01 International Standard Electric Corporation Digital multiplier
JPS54554A (en) * 1977-06-03 1979-01-05 Hitachi Ltd Digital filter
JPS5571316A (en) * 1978-11-24 1980-05-29 Hitachi Ltd Recursive digital filter
JPS56114071A (en) * 1980-02-13 1981-09-08 Nec Corp Arithmetic circuit
US4507725A (en) * 1982-07-01 1985-03-26 Rca Corporation Digital filter overflow sensor
JP2600293B2 (ja) * 1988-06-10 1997-04-16 日本電気株式会社 オーバーフロー補正回路
JP2957183B2 (ja) * 1988-07-29 1999-10-04 日本電気株式会社 巡回型ディジタルフィルタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150318A (en) 1989-02-23 1992-09-22 Lsi Logic Corp. Digital filter system with anomaly detection and indication
US5195049A (en) 1989-02-23 1993-03-16 Lsi Logic Corp. Digital filter system with anomaly detection and indication

Also Published As

Publication number Publication date
DE69018497T2 (de) 1995-08-10
US5195049A (en) 1993-03-16
EP0384447B1 (en) 1995-04-12
EP0384447A3 (en) 1991-02-27
US5150318A (en) 1992-09-22
EP0384447A2 (en) 1990-08-29
JPH02222319A (ja) 1990-09-05
DE69018497D1 (de) 1995-05-18

Similar Documents

Publication Publication Date Title
JP2592810B2 (ja) サンプルレート変換回路
US5475690A (en) Delay compensated signal propagation
US20020043989A1 (en) Asynchronous circuit for detecting and correcting soft error and implementation method thereof
JPH0760990B2 (ja) ディジタルフィルタ
US5990831A (en) FFT implementation of digital antenna arry processing in GNSS receivers
US5111420A (en) Arithmetic unit using a digital filter forming a digital signal processing system with signal bypass
KR920007349A (ko) 디지틀 펄스 처리장치
US6009445A (en) Reconfigurable infinite impulse response digital filter
EP0384448A2 (en) Digital filter
WO1995032464A1 (en) A parallel processing circuit and a digital signal processor including same
US5668895A (en) Digital filter for image processing
JPH07177388A (ja) ゴースト消去回路
KR100290194B1 (ko) 무한 임펄스 응답 고스트 제거 시스템
JPH03214942A (ja) ディジタル信号時間差補正回路
US5187725A (en) Data detector at output of counter
Jain et al. Low latency standard basis GF (2/sup m/) multiplier and squarer architectures
US5623434A (en) Structure and method of using an arithmetic and logic unit for carry propagation stage of a multiplier
JP2824193B2 (ja) 信号伝送方法および装置
US4361840A (en) Circuit arrangement for a radar for automatic recognition of moving targets
JPH06181424A (ja) ディジタルフィルタシステム
US7340020B2 (en) Method and apparatus for tracking invalid signals through a digital system
KR950004459B1 (ko) 영상신호의 천이영역 검출방법과 장치
KR970064217A (ko) 에이치디티브이(hdtv)용 고속 채널 등화기
JP2644112B2 (ja) Fifo試験診断回路
US6266088B1 (en) Method of edge crispening in color image sensor and circuit for carrying out the same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees