TW419811B - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- TW419811B TW419811B TW088111108A TW88111108A TW419811B TW 419811 B TW419811 B TW 419811B TW 088111108 A TW088111108 A TW 088111108A TW 88111108 A TW88111108 A TW 88111108A TW 419811 B TW419811 B TW 419811B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- ferroelectric
- thin film
- protective film
- top electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 110
- 239000010409 thin film Substances 0.000 claims description 64
- 230000001681 protective effect Effects 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 5
- 230000002079 cooperative effect Effects 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 3
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 235000015170 shellfish Nutrition 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 24
- 239000011229 interlayer Substances 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000005621 ferroelectricity Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007954 hypoxia Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
五、發明說明（ A7 B7 發明領祕 本發明係有Μ具有利用一鐵電質薄膜之電纟器的半導 趙元件及其製造方法的領域a更特定言之，本發明係關於 堆叠電容器型記憶元件。 發明背f 隨著近來數位技術的發展與移動設備性能的明顯提高 市場上對具低祕且高速運作之較高集成度的非揮發性 半導體記憶元件的需求係不斷增長a鐵電質材料係具有以 構成原子之位移來高速地儲存自—外部電場所提供的訊息 的特性，且即使在外部電場被切斷時也繼㈣存該訊息。 藉由將鐵電質材料作為半導體元件中電容器的介電薄膜， 可實現高可靠性半導體元件。 曰本早期公開第Η6-132482與Η9-116123號專利中揭 示了—種具有堆昼電容器型記憶元件之結構的高度集成半 導禮記憶元件’其將此鐵電質材料作為其電容器的介電薄 膜 (請先閱讀背面之注意事項再填寫本頁) ·Γ,濟部智慧財產局員工消費合作社印製 隨後參考附囷來描述習知鐵電質非揮發性半導體記憶 元件及其製造方法。 如第5囷所示，鐵電質非揮發性半導體記憶元件包括 一半導體底材1、形成於該半導體底材丨上之存取電晶體2 、存取電明體2之源極區3、第一間層絕緣薄膜4、第二間 層絕緣薄膜5、藉由一設在該第一間層絕緣薄膜4與第二間 層絕緣薄臈5上之接觸孔而電氣連接至該源極 區3的位元線 6,以及藉由一插頭8電氣而電氣連接至該存取電晶體2之 -本紙張尺度適用中國國豕^準（CNS)A4規格（21〇 X 297公笼 4 - ί---------訂---I----•線^贫. 經濟部智慧財產局_員工潸費合作社印製 Α7 Β7 五、發明說明（2 ) 汲極區7的鐵電質電容器9。一鐵電質薄膜11係形成在該鐵 電質電容器9之底部電極10上，而在該底部電極10與鐵電 質薄膜11之一側係設有一由絕緣薄膜製成之側壁12。一頂 部電極13係以正好覆蓋在其上的方式，形成於該鐵電質薄 膜11與側壁12上。 然而，在習知技術中，側壁12係藉由蝕刻鐵電質電容 ' 器9之底部電極10與鐵電質薄膜11，而後利用CVD(化學氣 k 相沈積）方法在整個表面上沈積即將成為側壁12之絕緣薄 膜而形成。此絕緣薄膜的整個表面係接著被各向異性蝕刻 ’以在底部電極10與鐵電質薄膜11的侧面形成侧壁丨2。 然而，由以上方法’各向異性蝕刻係損壞由金屬氧化 物材料製成之鐵電質薄膜II的整個表面，進而導致組成物 中明顯的無規律或晶體結構的無序β 另一點在於，若將SrBi2Ta209薄膜作為鐵電質薄膜11 ，而將二氧化矽薄膜作為侧壁12(其為絕緣薄膜），且若使 _ 用一諸如CF4之蝕刻氣體而對該二氧化矽薄膜進行各向異 性蝕刻，則在各向異性蝕刻後，SrBi2Ta2〇9薄膜（鐵電質 薄膜11)之表面係被曝露出來，但該二氧化矽薄膜可能仍 留在鐵電質薄膜11上。 若二氧化石夕薄膜仍留在鐵電質薄膜Η上，則鐵電質電 ' 谷盗結構變成頂部電極13、二氧化矽薄膜、鐵電質薄獏π 及底部電極10，而非頂部電極13、鐵電質薄膜丨丨及底部薄 膜10的預定結構。加到頂部電極13與底部電極1〇間的電壓 亦分布至與鐵電質薄膜丨丨串聯之殘留的二氧化矽膜上β 本紙張尺度綱巾關家標準（CNS)A4 ^格（210 * 297公S ) ------------裝-------訂--------..線 (請先閲讀背面之>i意事項再填寫本頁) 41 98Π β A7 B7 經濟部智慧財產局員工消費合作社印製 i、發明說明（3 ) 此減少了加到鐵電質薄膜U上的電壓，進而由於鐵電質薄 膜11的極性轉換不充分，而引起其一特性上的缺陷，即殘 餘電荷的減少。 為了防止二氧化石夕薄膜殘留在鐵電質薄膜Η上，當蚀 刻該一氧化石夕薄膜時，在將晶圓表面内二氧化石夕薄膜之餘 刻率的偏差以及晶圓表面内二氧化矽薄膜之沈積量的偏差 列入考量下，可能需要過度蝕刻。 已經實驗確定，由於SrBi2Ta209薄膜，即該鐵電質薄 膜11的整個表面係暴露於對準二氧化矽薄膜的蝕刻電漿， 所以過度蝕刻係引起缺氧β此外，觀察到諸如出與73等鐵 電質薄膜11的主要構成原子的不足。 這些損壞可能無法藉由諸如熱處理等後處理來加以恢 復，且亦可能阻止具有良好電學特性之鐵電質電容器的形 成。結果’使得難以製造高可靠性之鐵電質非揮發性半導 艎記憶元件。 發明概述 種具有一電容元件之半導體元件，該電容元件包括 一頂部電極、一絕緣薄膜及一底部電極，該半導體元件包 含：一於該絕緣薄膜與該頂部電極間，用於該絕緣薄膜之 保護薄膜；及一至少形成於該絕緣薄膜與用於該絕緣薄膜 之保護薄膜之侧邊的側壁。 一種具有一電容元件之半導體元件，該電容元件包括 一於一頂部電極與一底部電極間，以一鐵電質薄膜製成之 絕緣薄膜’該半導體元件包含：一於該鐵電質薄膜與該頂 本紙張又度適用中國圃家標準（CNS)A4規格（210 X 297公爱） t請先93讀背面之注意事項再填寫本頁) 訂---------^-「
It n If I n n _ 經濟部智慧財產局-員工消费合作社印製 A7 B7 五、發明說明（4 ) 部電極間’用於該鐵電質薄膜之保護薄膜；及一至少形成 於該鐵電質薄膜與用於該鐵電質薄膜之保護薄膜之側邊的 側壁。 由於該用於鐵電質薄膜之保護薄膜覆蓋了鐵電質薄膜 的表面’所以此結構可防止鐵電質薄膜的表面在形成側壁 期間’暴露至電漿與受到損壞。因此，可避免鐵電質薄膜 - 之電學特性的惡化’進而使鐵電質電容器具有良好的鐵電 ~ 質與絕緣特性》 此外，即使該作為一用於鐵電質薄膜之保護薄膜的第 一頂部電極在側壁形成期間受到損壞，形成在第一頂部電 極上之第二頂部電極將會防止任何電極性能的惡化。 J式簡要說明 第1圖係根據本發明一較佳實施例之半導體元件的圖 解截面圓。 第2Α圖至2G圖係根據本發明較佳實施例之製造半導 _ 體元件之流程順序的圖解戴面圖。 第3圖係一比較圖，其例示說明根據本發明較佳實施 例之半導體元件與f知半導體元件巾鐵電㈣的磁滞 特性。 第4圖.係一比較圖，其例示說明根據本發明較佳實施 狀半導體元件與習知半導體元件中鐵電質電容器的電流 -電壓特性。 第5圖係部分習知半導體元件之圖解截面圖。 較佳實施例之描沭 本紙張尺度適用中國國家標準（CNS)A4規格（210 297公釐） II ϊ i n tt n —3 I I Ik In ΐ n n n 一°JI .^1 i in I f— --i I , (請先閱讀背面之注意事項再填寫本頁) 7 A1 9ΒΠ - A7 一 _ __ _______ _. B7 五'發明說明（5) 以下參考附圖描述根據本發明一較佳實施例之半導體 元件。 · 第1圖係本發明較佳實施例中半導體元件之相關部分 的圖解截面圖。第2Α圖至2G圖係例示說明本發明較佳實 施例中製造半導體元件之方法之流程順序的圖解截面圚。 如第2Α圖所示，一存取電晶體2係形成在一半導體底 材1上’以作為一積體電路，而後形成.一典型由poly eide 薄膜製成的位元線6。一由如BPSG材料製成之第一間層絕 緣薄膜4係形成在該存取電晶體2與位元線6上。接著，在 該第一間層絕緣薄膜4的特定區域處形成一接觸孔。在接 觸孔内係設有一插頭8 ’以電氣連接該存取電晶饉2與鐵電 質電容器9(竿丨圖）^插頭8係藉由將多晶矽-或鎢埋入接觸 孔’而後藉由回蝕（etch-back)方法或化學機械方法除去沈 積在接觸孔外之多晶矽或鎢而形成。 一底部電極10,其藉由連續沈積一黏結層、阻擋層金 屬以及Pt而形成之厚度約200nm之多層薄膜所構成，係形 成在晶圓的整個表面上。接著，藉由旋塗或CVD方法形 成一層由SrBi2Ta209製成之厚度約150nm的鐵電質薄輝11 。而後沈積一厚度約50nm且由包含Pt之多層金屬製成的 第一頂部電極 14。 如第2B圖所示，使用例奴也.光阻製成之底部電極處 理光革15，以諸如ΑΓ與α之混合氧技對欲第一頂部電極14 、鐵電質薄膜11及底部電極10準行乾蚀刻。其等皆被處理 成近似相同的形狀，以形成鐵電質電容器9(第1圖）。 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -8 (請先閱讀背面之沒意事項再填窵本頁) 經濟部智慧財產局員工消费合作社印製
n I t J· n I 一5,4 · n I ~ n .^1 n I ii it I n .^1 I B7 B7 經濟部智慧財產总員工'消費合作社印製
本紙張尺度適用中國國家標準（CNS)A4規格（210 五、發明說明（6 ) 然後，如第2C圖所示，在典型藉由拋光而除去例如 由光阻製成之底部電極處理光罩15後，在整個晶圓表面上 ，形成一厚度約300nm且典型由二氧化矽薄膜製成之用於 側壁16S的絕緣薄膜16。 如第2D圖所示，使用諸如CF4等蝕刻氣體對用於在晶 圓的整個表面上形成側壁16S之絕緣薄膜16的整個表面進 行各向異性蝕刻，以完成側壁16S * 於此的關鍵點在於，由於該第一頂部電極14係覆蓋了 用於鐵電質薄膜11的表面，以作為一用於該鐵電質薄膜之 保護薄膜’故在對用於側壁16S之絕緣薄膜16進行各向異 性敍刻期間’鐵電質薄膜11的表面係不暴露至電漿。因此 ，鐵電質薄膜11的表面並不會受到損壞，而此保持了鐵電 質薄膜11的良好電學特性。 如第2E圖所示’在晶圊的整個表面上沈積一典型由？1 製成之厚度lOOnm的第二頂部電極17，而後形成一典型由 光阻製成之頂部電極處理光軍18。該第二頂部電極17可於 該第一頂部電極14蝕刻完畢後形成，然而，於此實例中， 該第一頂部電極14並未作為一用於該鐵電質薄膜之保護薄 膜》 如第2F圖所示’使用典型由光阻製成之頂部電極處 理光罩18且以諸如Ar與C1之混合氣體進行乾蝕刻，而形成 第二頂部電極17 ^該第二頂部電極17係形成用以覆蓋於該 鐵電質薄膜11上之整個第一頂部電極14 ’或以覆蓋整個表 面的方式，形成用以覆蓋該鐵電質薄膜〖1上之第一頂部 297公釐） ----I I I I-----裝--------訂---！-線 (請先閱讀背面之注意事項再填寫本頁) 9 41981 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（7) 極14與侧壁16s -而此第二頂部電極17係亦以較第一頂部 電極14為厚的方式形成。這樣完成了鐵電質電容器9。該 第一頂部電極14之厚度可較該第二頂部電極17之厚度為薄 的原因在於，該第一頂部電極必須具有一使鐵電質薄膜11 之表面於非等向性蝕刻之程序中不受損害的厚度。 最後，如第2G圖所示，一第二間層絕緣薄膜5係形成 在具有該鐵電質電容器9之半導體底材〗上。形成在第二間 層絕緣薄膜5上之如由A1薄膜製成的互連（inter_ C〇nnecti〇n)l9係經由形成在第二層間絕緣薄膜5之特定區 域處的接觸孔而達到第二頂部電極17與位元線6。形成一 氮化梦薄膜20作為最終的保護薄膜，進而完成了鐵電質非 揮發性半導體記憶元件的結構。 第3圖係顯示與習知鐵電質非揮發性半導體記憶元件 中所使用的鐵電質電容器的磁滯特性（曲線b)相比較，較 佳實施例中鐵電質非揮發性半導體記憶元件所使用之鐵電 質電容器的磁滯特性（曲線a)。 第3圖中所使用的數據測量方法為Sawyer_T〇wer電路 方法，例如：將適當電場的脈沖加到鐵電質電容器的頂部 與底部電極之間，以相對於所加電場累積的電荷估計其磁 滯特性。 第3圖係顯示當i50kV/cm至-150kV/cm的電場加到鐵 電質電容器時的測量結果。從第3圖中很明顯的看到，對 使用習知鐵電質電容器之鐵電質非揮發性半導體記憶元件 而言，當所加電場為〇1^乂/(；111時，累積電荷之差為〗丨# c/em2 本紙張尺度適用中國國家標準（CMS)A4規格（210 * 297公釐 <請先閲讀背面之注意事項再填寫本頁)
：---(J
I I I I I i ft n t 線-('-----—Hi.------------- 經濟部智慧財產局覓工消費合作社印製 A7 , _______B7_ 五、發明說明（8 ) 。而對使用本發明較佳實施例中之鐵電質電容器的鐵電質 非揮發性半導體記憶元件而言，累積電荷之差為高得多的 值22仁C/cm2。因此，本發明較佳實施例中之鐵電質電容 器的磁滞特性係產生較習知鐵電質電容器大的累積電荷， 從而給予本發明較佳實施例顯著較佳的記憶特性。 第4圖係顯示鐵電質電容器之電流_電壓特性的比較。 第4圖中之曲線c係例示說明較佳實施例中鐵電質非揮發 性半導體記憶元件的電流-電壓特性，而曲線4係顯示習知 鐵電質非揮發性半導體記憶元件的電流_電壓特性。 在第4圖中’藉由在鐵電質電容器之頂部與底部電極 之間加上範圍自0V至6V的電壓，並測量通過鐵電質電容 器之電流’以估計其電流-電壓特性，而測得數據。 從第4圖很明顯的看到，當使用習知鐵電質非揮發性 半導體δ己憶元件時，通過鐵電質電容器的電流係超過〗〇·3 A/cm2。當使用本發明較佳實施例中之鐵電質非揮發性半 導體記憶元件時，通過鐵電質電容器的電流最大為丨〇.6 A/cm2。這顯示，所加電壓下的漏電流極低，從而表現出 鐵電質薄膜的良好絕緣性能》 於較佳實施例中，鐵電質薄膜11係使用作為一於該頂 部電極14、17與該底部電極1〇間之絕緣薄膜。藉由使用一 由Si〇2薄骐或其等相似之物製成之一般絕緣薄膜可獲得良 好的絕緣特性。 在較佳實施例中，SrBi2Ta209係用於鐵電質薄膜11。 而使用以Nb取代Ta之SrBi2Nb209亦可獲得相同的效果，亦 本紙張尺度適用中國囤家標準（CNS)A4規格（210 x 297公釐） 11 ---------1 ----—---訂·----— — *5^· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 w 9sn 1 a； __B7 I I I I _ ___— _l~M*r 五、發明說明（9 ) 可使用k兩種材料或不同Sr、B i及Ta之化合物比例的遇合 物。尚可使用諸如PZT薄膜等其它鐵電質材料來獲得相同 的效果。 對於鐵電質薄膜11，較佳為具有鉍層鈣鈦礦結構的鐵 電質薄膜。 較佳實施例描述了在比鐵電質電容器9低的層形成位 元線6的情況。而包含在鐵電質電容器9上方的層形成位元 線6所構成的結構亦可獲得相同的效果。 在較佳實施例中，一以黏結層、阻擋層金屬及以順序 沈積的多層薄膜係用於底部電極1〇。至少使用汛或一包含 Pt與氧化銥之多層薄膜亦可獲得相同的效果。 較佳實施例將Pt用於第一頂部電極14與第二頂部電極 17。而至少使用Pt或Pt與氧化銥的多層薄膜亦可獲得相同 的效果》 較佳實施例係例示說明如第1圖與第2G圖所示的例子 ，其中典型由A丨薄膜製成之互連丨9係於一單—點連接至該 第二頂部電極17。由於第二頂部電極17係電氣連接至不止 一個鐵電質電容器9，若互連19係於一單一點連接至該第 二頂部電極17，則互連19係連接至不止一個鐵電質電容器 9。然而，互連19可亦以不止—點連接至第二頂部電極17 〇 本發明_厚度範圍不限於以上較佳實施例中所描述者 。以下範圍是較佳的。 •底部電極10的厚度：50nm-300nm 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閲讀背面之注意事項再填寫本頁) T!r n ^-°41 «I tl fj ft <^1 n t 線A '--------.——------------- 12 五、發明說明（1〇) 产 严 Α7 Β7 • SrBi2Ta2〇9製成之鐵電質薄膜u的厚度：5〇nm-3〇〇nm • pt製成之第一頂部電極H的厚度：2〇nm_i〇〇nm •典型由二氧化矽薄膜製成之用於側壁16S的絕緣薄膜16 的厚度：100nm-500nm •典型由pt製成之第二頂部電極17的厚度：5〇nm_3〇〇nm 如上所述，在本發明中，第一頂部電極係覆蓋鐵電質 薄膜的表面。此防止了在對絕緣薄膜進行各向異性蝕刻， 以形成側壁期間，鐵電質薄膜的表面暴露至電漿與受到損 壞。 因此’本發明提供了具有良好鐵電質與絕緣特性，同 時不降低鐵電質薄膜之電學特性的鐵電質電容器^此使得 可形成高可靠性之鐵電質非揮發性半導體記憶元件β 元件標號對照 -------------裝-------訂·---I ----線 (請先閲讚背面之注意事項再填寫本頁) 經濟部智慧財產Α員工消費合作社印製 1…半導體底材 2…存取電晶體 3…源極區 4···第一間層絕緣薄膜 5···第二間層絕緣薄膜 6…位元線 7…汲極區 8…插頭 9…鐵電質電容器 10…底部電極. 11···鐵電質薄膜 14…第一頂部電極 16…侧壁的絕緣薄膜 1S…側壁 17…第二頂部電極 19…互連 20…保護薄膜 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公t ) 13
Claims (1)
- 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 l -種具有m件之半導想元件，該電容元件包括 -項部電極…絕緣薄膜及—底部電極，該半導體元 件包含： 一於該絕緣薄膜與該頂部電極間，用於該絕緣薄 膜之保護薄膜；及 一至少形成於該絕緣薄膜與用於該絕緣薄膜之保 護薄膜之側邊的侧壁》 2. —種具有一電容元件之半導體元件，該電寥元件包括 一於一頂部電極與一底部電極間，以一鐵電質薄膜製 成之絕緣薄膜，該半導體元件包含： 一於該鐵電質薄膜與該頂部電極間，用於該鐵電 質薄膜之保護薄膜；及 一至少形成於該鐵電質薄膜與用於該鐵電質薄膜 之保護薄膜之側邊的側壁。 3. 如申請專利範圍第2項之半導體元件，其中該用於鐵電 質薄膜之保護薄膜係由導電材料所製成、 4. 如申請專利範圍第3項之半導體元件，其中該用於鐵質 薄膜之保護薄膜係由相同於該頂部電極之材料所製成 〇 5. 如申請專利範圍第4項之半導體元件，其中該頂部電極 係一包括Pt或Pt與銥氧化物之多層薄膜。 6. 如申請專利範圍第2項之半導體元件，其中該用於鐵電 質薄膜具有一鉍層鈣鈦礦結構。 7·—種製造一半導體元件之方法，其包含下列步驟： (請先聞讀背面之注意事項再填窝本貰) 訂 線14 - A8 B8 C8 D8 r C--- . . 經濟部智慧財產局負工谓費合作社印製 六、申請專利範圍 將一底部電極、一鐵電質薄膜與一用於該鐵電質 薄膜之保護薄膜形成一特定的形狀： 藉由非等向性蝕刻’至少於該鐵電質薄膜與用於 鐵電質溥膜之保護薄膜之侧邊’形成一侧壁；及 於該側壁與用於該鐵電質薄膜之保護薄膜上形成 一頂部電極。 8_如申請專利範圍第7項之製造半導體元件之方法，其中 該將一底部電極、一鐵電質薄膜與一用於_鐵電質薄 膜之保護薄膜形成一特定的形狀的步驟係包含下列步 驟： 形成該底部電極； 於該底部電極上依序沈積一鐵電質薄膜與一用於 該鐵電質薄膜之保護薄膜；及 將該底部電極、該鐵電質薄膜與用於該鐵電質薄 膜之該保護薄膜形成大致上相同的形狀β 9. 一種製造一半導體元件之方法，其包含下列步驟： 於以一半導體積趙電路製造之底材上，形成一第 一絕緣薄膜； 於該第一絕緣薄膜之特定區域所形成的接觸孔中 ，形成一連接至一該半導體積體電路之源極區或一汲 極區的插塞； 形成一連接至該插塞之底部電極； 於該底部電極上，將一鐵電質薄膜與—用於該鐵 電質薄膜之保護薄膜形成一特定的形狀； 本紙張义適用t國困家揉準（CNS ) ( 21GX297公釐） 15 ii 8 9 Λυ .1 8 888 ABCD 、申請專利範圍 藉由非等向性蝕刻，於該鐵電質薄膜與用於鐵電 質薄膜之該保護薄膜之側邊，形成一側壁；及 於該側壁與用於該鐵電質薄膜之該保護薄膜上， 形成一頂部電極。 1〇.如申請專利範圍第9項之製造半導體元件之方法，於藉 由非等向性蝕刻，於該鐵電質薄膜與用於鐵電質薄膜 之該保護薄膜之側邊，形成一側壁之步驟後，該方法 進一步包含下列步驟： 在該側壁與用於該鐵電質薄膜之該保護薄膜上形 成一頂部電極前’去除在用於該鐵電質薄膜之該保護 薄膜之表面上的蝕刻殘留物。 (請先聞讀背面之注^^項再填寫本頁W 經濟部智慧財產局貝工消費合作杜印製 張 纸 本 率 揉 家 國 國 用 適 Μ 釐 公 7 29
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22393398 | 1998-08-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW419811B true TW419811B (en) | 2001-01-21 |
Family
ID=16805990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088111108A TW419811B (en) | 1998-08-07 | 1999-06-30 | Semiconductor device and its manufacturing method |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0978881A3 (zh) |
| KR (1) | KR20000017148A (zh) |
| CN (1) | CN1244730A (zh) |
| TW (1) | TW419811B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104049A (en) * | 1997-03-03 | 2000-08-15 | Symetrix Corporation | Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same |
| DE10116875B4 (de) * | 2001-04-04 | 2006-06-14 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers |
| JP2002305289A (ja) * | 2001-04-05 | 2002-10-18 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| KR100389033B1 (ko) * | 2001-04-11 | 2003-06-25 | 삼성전자주식회사 | 강유전체 메모리소자 및 그 제조방법 |
| KR20040035811A (ko) * | 2002-06-17 | 2004-04-29 | 가부시끼가이샤 도시바 | 강유전성 막을 갖는 반도체 장치 및 그 제조 방법 |
| KR100870178B1 (ko) * | 2005-08-10 | 2008-11-25 | 삼성전자주식회사 | 엠아이엠 커패시터를 구비하는 반도체 소자들 및 그제조방법들 |
| KR100755373B1 (ko) | 2006-09-15 | 2007-09-04 | 삼성전자주식회사 | 도전성 산화막을 갖는 콘택 구조체, 이를 채택하는강유전체 메모리 소자 및 그 제조방법들 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2884917B2 (ja) * | 1992-06-08 | 1999-04-19 | 日本電気株式会社 | 薄膜キャパシタおよび集積回路 |
| JP3161836B2 (ja) * | 1992-10-19 | 2001-04-25 | シャープ株式会社 | 半導体記憶装置 |
| JPH09116123A (ja) * | 1995-10-20 | 1997-05-02 | Sony Corp | 強誘電体不揮発性半導体記憶装置 |
-
1999
- 1999-06-30 TW TW088111108A patent/TW419811B/zh not_active IP Right Cessation
- 1999-07-26 EP EP99114608A patent/EP0978881A3/en not_active Withdrawn
- 1999-08-03 CN CN99111976A patent/CN1244730A/zh active Pending
- 1999-08-06 KR KR1019990032316A patent/KR20000017148A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0978881A3 (en) | 2000-03-29 |
| KR20000017148A (ko) | 2000-03-25 |
| EP0978881A2 (en) | 2000-02-09 |
| CN1244730A (zh) | 2000-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7064374B2 (en) | Barrier layers for protecting metal oxides from hydrogen degradation | |
| EP1517360B1 (en) | Analog capacitor and method of fabricating the same | |
| US9991270B2 (en) | Semiconductor device and manufacturing method for same | |
| US6664578B2 (en) | Ferroelectric memory device and method of forming the same | |
| US6936478B2 (en) | Ferroelectric capacitor with dielectric lining, semiconductor memory device employing same, and fabrication methods thereof | |
| JPH10189906A (ja) | 半導体メモリセルのキャパシタ構造及びその作製方法 | |
| JP2009065089A (ja) | 半導体装置及びその製造方法 | |
| EP1241709A2 (en) | Semiconductor memory and process for fabricating the same | |
| TW419811B (en) | Semiconductor device and its manufacturing method | |
| JP2009272319A (ja) | 強誘電体メモリ装置およびその製造方法 | |
| US7573120B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| US6730562B2 (en) | Method of patterning ferroelectric layers | |
| TW442806B (en) | Capacitor and its manufacturing process | |
| CN100369255C (zh) | 铁电体电容器及其制造方法 | |
| JP2007317742A (ja) | 半導体装置およびその製造方法 | |
| US20030139006A1 (en) | Method for producing capacitor structures | |
| US6762482B2 (en) | Memory device with composite contact plug and method for manufacturing the same | |
| US20020109231A1 (en) | Composite structure of storage node and method of fabrication thereof | |
| Kobayashi et al. | Effect of interconnect layer on Pb (Zr, Ti) O 3 thin film capacitor degradation | |
| JP4579236B2 (ja) | 半導体装置の製造方法 | |
| JP4716938B2 (ja) | 半導体装置の製造方法 | |
| JP2006060107A (ja) | 半導体装置の製造方法 | |
| JP5200581B2 (ja) | 半導体装置及びその製造方法 | |
| KR100801202B1 (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |