TW416134B - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TW416134B TW416134B TW088104530A TW88104530A TW416134B TW 416134 B TW416134 B TW 416134B TW 088104530 A TW088104530 A TW 088104530A TW 88104530 A TW88104530 A TW 88104530A TW 416134 B TW416134 B TW 416134B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- well layer
- semiconductor device
- boron
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
416134 五、發明說明(1) 背景說明 發明所屬之領域 本發明是關於一種半導體裝置,特別是關於一種具 高絕緣承受電壓的半導體絕緣結構。 '有 先前拮術說明 舉例來說’在一般CMOS結構的習用半導體裝置中, 圖13(a)和13(b)所示,當絕緣是以在一個n-井層}和—個 P-井層2間的渠溝中填入鑲埋的氧化物薄膜(二氧化石夕)3 方式實行時,如圖13(a)所示,磷(P)被當作n-井層j的雜’ 質,蝴(Β)被當作ρ-井層2的雜質,並且以離子植入的方' 植入。此時’離子植入的條件是讓磷離子和硼離子分布工 峰值位於渠溝底部’和讓兩個雜質分布的界面位於渠溝$ 緣結構的中央。一個ρ+擴散層4形成一個ρ通道電晶體的汲 極和源極於η-井層上。一個η+擴散層5形成一個11通道電晶 體的汲極和源極於ρ-井層上β 另一相關技術揭示於日本未經審查的申請案號瑪 14-29 70 62。此一相關技術旨在提供—種高絕緣和低放大 比例半導體裝置的製造方法。 - 免明之目的 , 利用這個方法,如圖13(b),硼和磷在後續熱處理程 序中由於離子植入造成凹槽層、汲極和源極中產生點缺陷 而增進擴散。增進擴散的硼和磷會聚集在矽基板和二氧化 石夕的邊界’該界面為點缺陷的聚集處。然而,硼的行為並 不像磷,因此,即使聚集的硼會維持活化狀態,磷會變成
4161*4 五、發明說明(2) 不活化。因此’在渠溝底部η-井層1和p~井層2接觸的位 置’领的濃度會變得比鱗高’而使得底部部份變成p型 區。因此’由於p-井層2延伸到渠溝底部,p-井層2和p+擴 散層4間的有效距離變短。因此,ρ-井層2和ρ +擴散層4間 的崩潰承受電壓變得比η-井層1和η+擴散層5間的低^結 果,造成各種裝置特性因為絕緣承受電壓降低而變差的問 題。 本發明是要解決上述問題並且提供一個以渠溝分隔^ 井層和Ρ-井層的絕緣結構中藉著避免ρ_井層和ρ+擴散層間 崩潰承受電壓降低而具有高絕緣承受電壓的半導體裝置。 之概要 為了達成上述目的,根據本發明第一形式的半導體裝 置其特徵為在渠溝側壁部份具有一個在基板厚度方向形成 —個Ρ-井層的硼濃度分布之峰值。 在這個半導體裝置中,由於基板厚度方向的硼濃度分 布之峰值位於渠溝侧壁部份,因此硼以渠溝側壁為中心聚 集。由於渠溝的底部不容易變成1)型區因此可以避免降低 ρ-井層和Ρ+擴散層間的崩潰承受電壓。 * 根據本發明第二形式的半導體裝置其特徵為在一個淺 於硼濃度分布之峰值所形成基板厚度方向的?_井層的位置 异有一個基板厚度方向由雜質濃度分布之峰值形成的 井層。 在這個半導體裝置中,例如砷(八3)的1)型雜質濃度分 淖之峰值淺於硼濃度分布之峰值。因此,即使硼聚集在渠
416134 五、發明說明(3) ~ " - ----- ί i ί和渠溝底部變成P型區’也可以避免渠溝底部和P+ 有一,產生崩潰。這是因為在渠溝底部和P+擴散層間具 百一個高濃度的η型雜質的部份(n+層)。 $據本發明第三形式的半導體裝置其特徵為n型雜質 辰度为布和蝴濃度分布的界面其到蝴濃度分布的距離會比 到渠溝中心更接近。 在本半導體裝置中,由於硼濃度分布之峰值遠離渠溝 底部’蝴聚集在渠溝底部的量會減少。此外,由於渠溝底 部的η型雜質濃度變高,因此可以補償由於聚集所產生的 不活化效應。結果’由於渠溝底部沒有變成Ρ型區,所以 可以避免在ρ-井層而Ρ+擴散層之間的崩潰承受電壓降低。 根據本發明第四形式的半導體裝置其特徵為構成η_井 層的η型雜質濃度高於構成ρ-井層的硼濃度。 在這個半導體裝置中,由於η型雜質濃度很高,因此 可以補償因為聚集所造成不活化的效應。此外,即使渠溝 底部變成ρ型區,η型雜質也會成為阻礙崩潰的物質。結 果,可以抑制渠溝底部和Ρ+擴散層間的崩潰。 根據本發明第五形式的半導體裝置其特徵為渠溝被形 成為接近妙基板表面較寬而底部較乍的換形’並且至少在 基板厚度方向形成一個位於楔形渠溝的側壁部份的Ρ-井層 的硼濃度分布之峰值。 在這個半導體裝置中,由於渠溝底部的區域較小,硼 會聚集向渠溝的側壁,而不是渠溝底部。因此,可能造成 硼在由渠溝結構中心到Ρ-井層部份的區域重新分布。
第6頁 416134 五、發明說明(4) 結果,可以抑制P-井層和P+擴散層間的崩潰。 一個根據本發明第六形式的半導體裝置其特徵為用砷 作為構成η-井層的η型雜質。 在這個半導體裝置中,由於砷增進擴散的程度小於磷 在型雜質中的擴散程度。因此,既然砷在矽基板和矽氧 2薄膜間邊界的聚集速率較慢’ 0此可以降低不活化的影 / :ί Ϊ由於渠溝底部不容易變成Ρ型區,所以可以避免 Ρ因此和Ρ+擴散層間崩潰承受電壓的降低。 質和η型此雜質基之在熱處理之前和離子植入Ρ型雜 導體裝置的上述特徵徵結構便可以藉由本發明半 結構在經過熱處理上述效應。儘管如此,這些 狀態。 後仍然維持一個完整的半導體裝置的
匈顯不根據本發E 緣結構之橫剖面圖; 圖2為顯示根據本發£ 緣結構之横剖面圖; 圖3為顯示根據本發[ 緣結構之橫剖面圖; 圖4為顯示根據本發£ 緣結構之橫剖面圖; 為顯示根據本發£ 緣…構之横剖面圖; 一實施例的半導體裴置的絕 二實施例的半導體骏置的絕 二實施例的半導體裝置的絕 四實施例的半導體裝置的絕 五實施例的半導體裝置的絕
416134 五、發明說明(5) " ------ 圖6為顯示根據本發明笛 緣結構之橫剖面圏; 第,、實施例的半導體裝置的絕 圖7(a)到7(d)為顯示掠祕 裝置依製造順序的製造方法^發明第一實施例的半導體 圖8(a^i8u)為= ί剖面圖; 裝置依製造順序的製造方法-實施例的半導體 , 7(橫剖面圖; 圖 9(a)到 9(d)為顯 4 + 裝置依製造順序的::據本發明第三實施例的半導體 裒置依良“貝序的製造方法之橫剖面圖; 圖 10(a)到 10(d)為龜 + 體裝署&制β @ & 顯根據本發明第四實施例的半導 體襄置依製造方法之橫剖面圖; ®H(a) : 體裝置依製造順序的巧據:發明第五實施例的半導 7 π泉绝方法之橫剖面圖; 體萝m到12广為顯示根據本發明第六實施例的半導 序的製造方法之橫剖面圖;並且 ηΊ 半導體裝置的絕緣結構之橫剖面圖。 薄膜&和、個ρ~井層2間的渠溝中填入鑲埋的氧化物 且以離子ί 雜質,硼(β)被當作P-井層2的雜質,並 離子和硼離SI式植入。此時’離子植入的條件是讓磷 布的旯;刀布之峰值位於渠溝底部’和讓兩個雜質分 一個p通、f立雷於曰渠溝絕緣結構的中央。一個p+擴散層4形成 層5來# j晶體的汲極和源極於η-井層上。一個n+擴散 個11通道電晶體的汲極和源極於p _井層上。
第8頁 五、發明說明(6) 符號之說明 : 1〜η-井層 2~ρ-井層 3〜氧化物薄膜(二氧化矽) 4~ρ+擴散層 5〜η+擴散層 6〜矽基板 7 ~ η -井層 8~ρ-井層 9〜渠溝 1 0〜二氧化矽 1卜Ρ+擴散層 12~η+擴散層 1 3〜光阻 1 4 ~楔形渠溝 1 5〜二氧化矽 1 6 ~矽磊晶層 1 8 ~ η _井層 發明的詳細說明 以下,本發明的實施例將參照圖來說明。 (第一實施例) 圖1為根據本實施例的半導體裝置的絕緣結構之橫剖 面圖。在本實施例的半導體裝置中,如圖1所示,在η-井
416134 五 '發明說明(7) 層7和p-井層8之間形成一個渠溝9於矽基板6並植入二氧化 矽1 0到渠溝9。因此,這個半導體裝置,具有一個由渠溝9 將η-井層7和p-井層8隔絕的絕緣結構。此外’一層P+擴散 層11形成位於η-井層7之上的ρ通道電晶體的源極和汲極。 一層η+擴散層12形成位於ρ-井層8之上的η通道電晶體的源 極和;及極。 磷(Ρ)被用來作為構成η-井層7的η型雜質,而硼(Β)被 用來作為構成ρ-井層8的ρ型雜質。此外,一個基板厚度方 向的硼濃度分布之峰值位於渠溝9側壁部份。基板厚度方 向的磷濃度分布之峰值的位置是可以改變的。 一個具有上述結構的半導體裝置的製造方法將參照圖 7 (a)到(d)來說明。 首先,如圖7(a)所示’渠溝9以習知方法形成於石夕基 板6上,並且一個渠溝絕緣結構以填入二氧化矽1〇到渠 來形成。 ^ / 其次,如圖7(b)所示,p_井層8的部份以光阻丨 起來並且類似物,和磷以離子植入植入^井層7 在離子植入之後,除去光阻]3。 。丨 之後’如圖7(c)所$,n_井層7的部份以 起來並且類似物,和蝴以離子植入植入p、井層罩 此時’由於離子植入能量和植入範圍間的關係已、。刀 所以藉由控制離子植人能量來控制的植 = 渠溝9底部的上部側壁部份。在離子植入之圍使其位方 13。 更,去除光阻
416134 五、發明說明(8) " 其次,利用習知方法,如圖7(d)所示,p+擴散層 η +擴散層〗2分別形成p通道電晶體的源極和汲極和^通道電 晶體的源極和沒極11 此外,圖7(b)到7(c)中離子植入的順序可以相反過 來。 (第二實施例) 圖2為根據本實施例的半導體裝置的絕緣結構之橫剖 面圖。 本身㈣絕緣結構 此外,本實施例其特徵為以磷作為構 雜質,而硼為構成ρ-井層8的型雜質。 . 度方向的磷漠度分布之峰值的位置板厚 曾奋a 士+,夂& 1次&丞板厚度方向的硼 二個結構的半導體裝置的製造方法將參 8 ( a)到8 ( d )來說明 照圖 4首先,如圖8(a)戶斤示,渠溝9以習 板6上,並且-個渠溝絕緣結構 j於石夕基 來形成。 、一氧化矽I 〇到渠溝9 其次,如圖8(b)所示,n〜共岛7 起來並且類似物,和硼以離子^ ,邛份以光阻13遮罩 在離子植入之後,除去光阻13。 入P-井層8的部份。 之後’如圖8(c)所示 共屉 P井層8的部份以光阻13遮罩
第II頁 416134 五、發明說明(9) 起來並且類似物,和麟以離子植入植入η-井層7的部份。 在離子植入磷和硼的時候’藉由控制離子植入能量使磷的 植入範圍短於硼的範圍β 其次,利用習知方法’如圖8 ( d)所示,Ρ+擴散層11和 擴散層1 2分別形成P通道電晶體的源極和汲極和η通道電 晶體的源極和没極。 此外,圖8(b)到8(c)中離子植入的順序可以相反過 來0 (第三實施例) 圖3為根據本實施例的半導體裝置的絕緣結構之橫剖 面圖。如圖3所示,在本實施例中半導體裝置的渠溝絕緣 結構本身和上述實施例類似。 此外,本實施例其特徵 雜質,而硼是作為構成Ρ-井 濃度分布和一個棚濃度分布 而非位於渠溝9的中心。 為碟疋作為構成η-丼層7的η型 層8的ρ型雜質。此外,一個碟 的界面凸向硼濃度分布的區域 9(相=:結構的半導體裝置製造方法將參照圈 來形成。 名緣釔構以填入二氧化矽10到渠溝9 其次,如圖9(b)所千 起來並且類㈣,和堋井:7的部份以光阻13遮罩 ’以斜向η-井層7的離子束植入p〜井
第12頁 416134 五、發明說明(ίο) * --- 層8的部份。在離子植入之後,除去光阻13。 之後,如圖9(c)所示,p_井層8的部份以光阻丨3遮罩 起來並且類似物,和磷以斜向n_井層7的離子束植入 層7的部份。 # 形成之:道二=)二示,P+擴散層U和“擴散層12分別 t成p通道電日a體的源極和沒極#ση通道電晶體的源極和及 極。 來 此外’圖9(b)到9(c)中離子植入的順序可以相反 過 (第四實施例) 圖4為根據本實施例的车遵_妙驻苗> 面圖 J幻牛導體裝置的絕緣結構的橫剖 如圖4所示,在本實施例中丰藤體 構本身和上述實施例類似。 ’渠溝絕緣結 此外’本實施例其特徵為砷作 雜質,而㈣為構成Ρ-井層8的"〗::為:成η_井層7_型 於蝴的濃度》 ^的0型雜質。此外H農度高 一個具有上述結構的半導體裝置的 10(a)到10(d)來說明。 衣运万忐將參照圖 首先,如圖10(a)所示,準遂q 板6上,並且-個渠溝絕緣社^ °方法形成於石夕基 來形成。 啄、、。構以填入二氧化矽10到渠溝9 其次,> 圖1〇(b)所示,^井層7的部份以光阻13遮罩
$ m 第13頁 416134
起來並且類似物,和硼以離子植入植入^井層8的部份。 在離子植入之後,除去光阻13。 之後,如圖10(c)所示,p_井層8的部份以光阻13遮 起來並且類似物,和磷以離子植入植入n_井層7的部份。 當離子植入硼和磷時,控制兩種離子的劑量使得磷的 大於硼的劑量。 ,之後,如圖10(d)所示,ρ+擴散層u*n+擴散層12分 別形成p通道電晶體的源極和汲極和n通道電晶體的源極和 及極。 此外,圖10(b)到10(c)中離子植入的順序可以相反過 (第五實施例)
圖5為根據本實施例的半導體裝置的絕緣結構的橫 面圖。 J 如圖5所示,在本實施例的半導體裝置中,形成一個 接近矽基板6表面較寬而底部較窄的楔形渠溝14。硼 ::的峰值和磷濃度分布的峰值皆位於楔形渠溝“的侧- 邵份。 土 一個具有上述結構的半導體装置的製造方法 u(a)到11(f)來說明。 _ 首先,如圖1]U)所示,形成一個具有,舉例來說, 見度ΙΟηιη的二氧化矽15長條於矽基板6。 其次,如圖u(b)所示,一層矽磊晶層16以超高真空
第14頁 416134 五、發明說明(12) 化學氣相鍍膜的方式選擇性的長在矽晶片6上,此時,這 層石夕蠢晶層16長付與二氧化石夕長條15的部份具有某一特°定 角度。 一、 “之後,如圖11 (c)所示,利用化學氣相鍍膜將二氧化 矽薄膜10鍍在整個表面以便將二氧化矽薄膜1〇填入由矽磊 晶層1 6晶面所構成的渠溝中。 其次,如圖11 (d)所示,利用化學機械研磨將矽磊晶 層16上的二氧化矽薄膜10去除以將表面變平。 _在以這個方式形成渠溝絕緣結構之後,如圖11(e)所 不,利用離子植入以硼在P-井層8的部份和以磷在^井層7 :部份形成-個Ρ-井層8和一個η一井層7。離子植 疋可改變的。 在此之後,如圖11(0所示,ρ+擴散層u和〇+擴散層 t別形成p通道電晶體的源極和〉及極和n通道電 梭和汲極》 (第六實施例) 面圏圖6為根據本實施例的半導體裝置的絕緣結構之橫剖 如圖6所示,本實施例中半導體裝置的渠溝絕緣 本身和第一到第四的實施例類似。 ,α構 雜暂Μ作為構成Ρ-井層8的?型 广,而特別地,砷為構成卜井層18的η型雜質》 -個具有上述結構的半導體裝置的製造方法將參照圖
第15頁 416134 五、發明說明(13) 1 2 (a )到1 2 ( d)來說明。 首先,如圖12(a)所示,渠溝9以習知 板6上,並且一個渠溝絕緣結構以填入二方法=成於矽基 來形成。 一氧化梦10到渠溝9 其次’如圖12(b)所示,ρ_井層8的部份以 起來並且類似物,和砷以離子植入植入卜 $罩 在離子植入之後,除去光阻13。 井層18的邻伤。 豈把⑷所示’η_井層18的部份以光阻13遮 罩起來並且類似物,和领以離子植人植人井層8 : 之後,如圖12(ci)所示,η+撼拾.,藤 “,"二牌層和η+擴散層12分別形 JP通道電曰日體的源極和汲極和,通道電晶體的源極 極。 來。此外,圖12(b)到12(〇中離子植入的順序可以相反過 此外,本發明的技術範圍並不限於上述實施例,顯而 易見地在不背離本發明精神和範圍内,得以大幅不同於本 發明的工作模式的方法來實行。舉例來說,可以採用組合 第一到第六實施例的結構。實際的例子,可以組合第三和 第六實施例的凸向獨濃度分布的砷濃度分布和硼濃度的界 面取代位於渠溝中心的砷濃度分布和硼濃度的界面,並且 以=為Γ1型雜質和以硼為p型雜質。在這個情形,可以進一 步藉由使用砷的效應和界面位置效應來抑制口+擴散層和?一 井層間的崩潰。 如以上詳細說明者’依本發明之半導體裝置,渠溝底 416134
五、發明說明(14) 部不容易變成P型區或是即使渠溝底部因為發生在渠溝底 部的棚聚集而變成p型區也會形成由η型雜質所構成'的崩"'潰 阻礙物。因此,可以抑制Ρ+擴散層和ρ_井層間的崩潰。妙 果’乃可以提供一個具有高絕緣承受電壓的半導體裝置。 本發明得以不偏離上述精神和必要特徵的其他特定形 式來實施。上述的實施例主要是用來舉例而不是限定,本 發明的範圍係由申請專利範圍而非上述說明予以界定,在 與申請專利範圍等效之意義與範圍内的改變均認為包含在 其中。 曰本專利中請案No. 10-077990 (於1 998年3月25日提出 申請)的全部揭露内容包含說明書、申請專利範圍,圖示 和概要均併入於此作為參考文獻。
第17頁
Claims (1)
- 416134 六、申請專利範面 右々U仆一物種/时導體裝£ ’其所具有之絕緣結構係以填入 有矽氧化物薄膜的渠溝來分隔形成於矽基板上的缉入 其:構成…的蝴在基板厚度方向的濃度= 之峰值位於渠溝側壁部份。 刀布 2_ 一種半導體裝置,其所具有之絕緣結構係以填 有矽氧化物薄臈的渠溝來分隔形成於矽基板上的井 P -井層;其中構成η-井層的n型雜質在基板厚度方向的 度分布之峰值係位在較構成p_丼層的硼在基板厚度方向 濃度分布之峰值為淺的位置。 肉的 3. —種半導體裝置,其所具有之絕緣結構係以 有矽氧化物薄膜的渠溝來分隔形成於矽基板上的^井 P-井層;其中η型雜質的濃度分布和硼的濃度分布之界 位置,係較渠溝中心更接近於硼之濃度分布側。 4. 一種半導體裝置,其所具有之絕緣結構係以 有矽氧化物薄膜的渠溝來分隔形成於矽基板上的η_井層和 Ρ-井層,其中構成η-井層的η型雜質的濃度比構成ρ__ 的硼之濃度為高。 @ 5 一種半導體裝置,其所具有之絕緣結構係以填入 有矽氧化物薄膜的渠溝來分隔形成於矽基板上的n井層和 ρ-井層,其中該渠溝係被形成為在接近矽基板表面側較 寬,而在底部侧較窄的楔形;並且構成井層的硼在基板 厚度方向的濃度分布之至少一個峰值係位於楔形渠溝的側 壁部份。 6. 一種半導趙裝置’其所具有之絕緣結構係以填入 4^6134第19頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10077990A JPH11274418A (ja) | 1998-03-25 | 1998-03-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW416134B true TW416134B (en) | 2000-12-21 |
Family
ID=13649279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088104530A TW416134B (en) | 1998-03-25 | 1999-03-22 | Semiconductor device |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0948044A1 (zh) |
JP (1) | JPH11274418A (zh) |
KR (1) | KR19990078147A (zh) |
CN (1) | CN1230024A (zh) |
TW (1) | TW416134B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1295329A2 (en) * | 2000-05-25 | 2003-03-26 | Advanced Micro Devices, Inc. | Method of controlling well leakage for trench isolations of differing depths |
JP2003060073A (ja) * | 2001-08-10 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
DE10345346B4 (de) * | 2003-09-19 | 2010-09-16 | Atmel Automotive Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind |
CN101882593B (zh) * | 2009-05-06 | 2012-01-25 | 中芯国际集成电路制造(上海)有限公司 | 提高n-阱到n-阱击穿电压的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61107759A (ja) * | 1984-10-30 | 1986-05-26 | Mitsubishi Electric Corp | 相補型半導体装置 |
US4656730A (en) * | 1984-11-23 | 1987-04-14 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method for fabricating CMOS devices |
KR0131723B1 (ko) * | 1994-06-08 | 1998-04-14 | 김주용 | 반도체소자 및 그 제조방법 |
JP3331798B2 (ja) * | 1995-01-26 | 2002-10-07 | ソニー株式会社 | 不純物層の分離領域形成方法 |
KR0165457B1 (ko) * | 1995-10-25 | 1999-02-01 | 김광호 | 트렌치 소자분리 방법 |
-
1998
- 1998-03-25 JP JP10077990A patent/JPH11274418A/ja active Pending
-
1999
- 1999-03-22 TW TW088104530A patent/TW416134B/zh active
- 1999-03-23 EP EP99105871A patent/EP0948044A1/en not_active Withdrawn
- 1999-03-23 KR KR1019990009799A patent/KR19990078147A/ko not_active Application Discontinuation
- 1999-03-25 CN CN99103132A patent/CN1230024A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1230024A (zh) | 1999-09-29 |
KR19990078147A (ko) | 1999-10-25 |
EP0948044A1 (en) | 1999-10-06 |
JPH11274418A (ja) | 1999-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6812104B2 (en) | MIS semiconductor device and method of fabricating the same | |
JP3544833B2 (ja) | 半導体装置及びその製造方法 | |
JP3431734B2 (ja) | Soi形電界効果トランジスタおよびその製造方法 | |
JP5645766B2 (ja) | GaNベースの薄膜トランジスタの製造方法 | |
US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
CN115101408A (zh) | 一种Si基GaN- HEMT器件的制备方法 | |
US6930357B2 (en) | Active SOI structure with a body contact through an insulator | |
TW469648B (en) | Semiconductor device and its manufacture method | |
TW416134B (en) | Semiconductor device | |
JPS62156873A (ja) | 半導体装置 | |
JP2020506547A (ja) | トレンチ分離構造およびその製造方法 | |
CA2200264A1 (en) | Substrate of the silicon on insulator type for the production of transistors and preparation process for such a substrate | |
JP4725040B2 (ja) | Soiトレンチ横型igbt | |
JPH1074945A (ja) | 半導体装置及びその製造方法 | |
JP2003273354A (ja) | 半導体装置およびその製造方法 | |
CN104425258A (zh) | 反向导通场截止绝缘栅双极型晶体管的制造方法 | |
TWI803288B (zh) | 集成的平面-溝道閘極功率mosfet | |
JP2006140250A (ja) | 半導体装置及びその製造方法 | |
CN109119473A (zh) | 一种晶体管及其制作方法 | |
JP4048856B2 (ja) | 半導体装置の製造方法 | |
JPH1074939A (ja) | パワーmosfet | |
JP3063834B2 (ja) | 半導体装置の製造方法 | |
CN218351469U (zh) | 半导体器件以及fdsoi | |
CN106257646B (zh) | 嵌入pip电容的cmos制作方法 | |
US6730606B1 (en) | Trench growth techniques using selective epitaxy |