TW409463B - Post-filtered recirculating delay-locked loop and method of operation - Google Patents

Post-filtered recirculating delay-locked loop and method of operation Download PDF

Info

Publication number
TW409463B
TW409463B TW087120887A TW87120887A TW409463B TW 409463 B TW409463 B TW 409463B TW 087120887 A TW087120887 A TW 087120887A TW 87120887 A TW87120887 A TW 87120887A TW 409463 B TW409463 B TW 409463B
Authority
TW
Taiwan
Prior art keywords
signal
output
timepiece
delay
phase
Prior art date
Application number
TW087120887A
Other languages
English (en)
Inventor
Shawn A Fahrenbruch
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW409463B publication Critical patent/TW409463B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Electric Clocks (AREA)

Description

經濟部中央標牟局員工消费合作社印製 b77 409463 五、發明説明(1) 發明技術領拔 本發明與電子電路有關,更明確地說,與後濾波再循 環延遲鎖定迴路及操作方法有關。 發明背景 再循環延遲銷定迴路(dll)已變成頻率合成所選擇的 系統,它的頻率輸出是輪入頻率的1到20倍。再循環延遲 鎖定迴路比傳統的鎖相迴路(PLL)更受歡迎,因為相對於 鎖相迴路典型的三或四階特性,它提供了 一階的回授系 統。此外,與傳統的鎖相迴路相較,再循環延遲鎖定迴路 具有較佳的長期相位雜訊性能。此外,延遲鎖定迴路可以 很容地利用數位控制實施,它不需要迴路濾波器。再循環 延遲鎖定迴路的範例之一描述於d Multiplier Generator Using Digital CMOS Standard Cells, Michel Combes, Karim Dioury, And Alain Greiner, IEEE Journal of Solid-State Circuits, Vol. 31 No. 7, July, 1996。 再循環延遲鎖定迴路使用一組延遲單元。可以調整延 遲單元以延遲輸出的時計信號,以使輸出時計信號的上升 緣與輸入時計信號的上升緣相合。經由此種延遲機制,輸 入與輸出時計信號的相位可相互“鎖定”。待等再循環延遲 鎖定迴路為指定的輸入時計信號與輸出時計信號自動決定 適當的延遲時間,輸入時計信號與輸出時計信號相位間的 任何不對齊都可藉輸出時計信號的上升緣與輸入時計信號 的上升緣對齊而消除。 -3- 本紙張仏適用中關家樣準(CNS ) A4*L#· ( 21GX297公釐)
---------f------IT------φ. * ~ _ (請先閲讀背面之注意事項再e 7本頁J _ _______1__; ./I 五、 409463 發明説明(2) A7 B7 經濟部中央橾準局員工消費合作社印裝 :!:明概述 本發明承認再循環延遲鎖定迴路可能會遭受相位不連 續。本發明也承認再循環延遲鎖定迴路的短期或周期間的 相位雜訊性能比鎖相迴路差,因為當輸入時計信號與輸出 時計信號未“鎖定”時,所肴的相位雜訊會在輸出時計與輸 入時計相互比較的一個周期内被完全修正。此項修正可稱 為再循環延遲鎖定迴路的相位恢復 1此種相位修正每]^[個 周期發生一次,Μ是輸出時計與輸入時計之頻率& 倍。此種相位誤差在輸出時計的一個周二== 使相位不連續大到無法接受。 、從以上所述可瞭解,需要-種後渡波再循環延遲鎖定 避路及操作方法,它可絲或減少m統中的相關問 題。根據本發明所提供的後錢__遲鎖定迴路及操 作方法可實質祕先前的缺點與問題1再循環延遲鎖定 =路恢復相位時,本發明利用無限脈_魏㈣平順所 發生的相位不連續。 -種根據本發明產生時計信料料,其步驟包括從 再循環延遲鎖定迴路接收時計信號,對再循環延遲鎖定迴 路來的周期性輸出信號濾波,以使再彡 抒循環延遲鎖定迴路的 輸出信號中的任何相位位移,分散在釤 !輸出時計信號經過計 算的周期數量,以產生濾波的輸出信號。 根據本發明的另一方面,一種句虹; 匕栝再循環延遲鎖定迴 ^的時計信號產生裝置,它接收參考時計信號產生輸出時 相號,並調整輸出時計信號與參考時計信號的相對相 4 本紙張尺度適用中國國家樣準 ( CNS ) A4说格U10X29?公釐) ----------^------訂 ---;---^ (請先閩讀背面之注意事項再ίί'本頁) _ 409463 經濟部中央標準局貝工消費合作社印装 A7 ____—_B7__ 五、發明説明(3) 位,使輸出時計信號與參考時計信號對齊。該裝置也包括 相位濾波器,它接收輸出時計信號,並對輸出時計信號的 任何相位位移在輸出時計的許多周期濾波,以產生調整的 輸出時計信號。 ' 本發明提供無數的技檢優點〇後濾波再循環延遲鎖定 迴路使短期間的相位不連續平順但不失與再循環延樨鎖定 迴路有關的長期相位性能的優點。後濾波再循環延遲鎖定 迴路以一階的無限脈衝響應(IIR)後濾波器(低通)補足—= DLL的優點。根據本發明,系統的特性仍保持在一階因 為濾波器的輸出沒有回授到再循環延遲鎖定迴路β 本發明的另一優點是所提供的參考雜訊帶寬窄,參考 雜訊的範圍是加或減振盪器四分之一的周期,而保持有效 的高帶宽給迴路本身所產生的雜訊。這兩種相互抵觸的限 制在傳統的PLL上是不相容的。此外,本發明對再循環延 遲鎖定迴路的雜訊免疫,它在其它方面對來自參考時計的 雜訊無法免疫。此方面的技術人士從以下的圖式、描述與 申請專利範圍可以很容易明瞭本發明其它方面的技術優 點。 為更完全瞭本發明與它的優點,現請配合所附囷式參 閱以下的詳細說明,圖中相同的參考編號代表相同的部 分’其中: 圖1的方塊圖是根據本發明所教導之後濾波再循環延 (請先閲讀背面之注意事項再.Γ本頁) .裝· 訂 線 本紙張认朗巾g| gf家料(CNS ) A4^ G χ 297公羡) 409463 Λ7 Η 7 五、發明説明(4 ) ' 遲鎖定迴路的構想; 圓2Α的方塊圖進一步說明後濾波再循環延遲鎖定迴 路之構想’圖中顯示圖1中所說明之再循環延遲鎖定迴路 的其它細節’以及圖1中說明的無限脈衝響應濾波器; 圖2 Β的方塊圖說明根據本發明實施例的後濾波再循 環延遲鎖定迴路的實施範例; 圓2c的方塊圖說明根據本發明另一實施例的後濾波 再循環延遲鎖定迴路的另一實施範例; 圖3的相位誤差-時間圖說明圖2B與2C之無限脈衝響 應渡波器之回授量改變後的影響; 圖4是說明相位不連續的介入與經過本發明之教導吸 收此不連續—段時間後的電壓-時間圖; 圖5八是沒有本發明所教導的再循環延遲鎖定迴路的 抖動特性圏; 圖518是根據本發明所教導的後遽波再循環延遲鎖定 迴路的抖動特性圖; 圖6的方塊圖是結合本發明實施例之後濾波再循環延 遲鎖定迴路的磁碟機大量儲存系統 :以及 圖7的方塊圖是囷6之結合本發明實施例的後濾波再循 環延遲鎖定迴路的硬式磁碟機的讀取通道。 發明詳% 參考圖1-7即可完全瞭解本發明的實施例與它們的優 點’在不同圖中的相同編號代表相同及對應的部分。 -6 -
Ik狀度適用中國i家1--------- ------------ {計1聞讀背而之>i.*事¾再填艿本刃) -裝. ,d·· 經潢部中央標準局負4消費合作杜印製 經濟部中央橾準局貝工消費合作社印装 409463 a7 ___ B7____ 五、發明説明(5) 圖1的方塊圖是根據本發明所教導之後濾波再循環延 遲鎖定迴路的構想。後濾波再循環延遲鎖定迴路10包括再 循環延遲鎖定迴路12及無限脈衝響應濾波器14。再循環延 遲鎖定迴路12的例子之一是J尸沉如他C/od i/w/i/p/如 Generator Using Digital CMOS Standard Cells, Michel Combes, Karim Dioury, And Alain Greiner, IEEE Journal of Solid-State Circuits, Vol. 31 No. 7, July, 1996。該文併入本 文參考。 再循環延遲鎖定迴路12接收參考時計信號24並產生輸 出時計信號26。典型上輸出時計信號26是參考時計信號24 的整數倍》再循環延遲鎖定迴路12的功能是根據所指定的 整數倍增參考時計信號24,並使參考時計信號24與輪出時 計信號26的相位對齊。再循環延遲鎖定迴路12藉調整再循 環延遲鎖定迴路内的延遲單元’直到輸出時計信號26落後 參考時計信號24正好一個周期,以使參考時計信號24與輪 出時計信號26的相位對齊。不過,再循環延遲鎖定迴路12 不斷量測參考時計信號24與輸出時計信號26間的相位差, 直到決定了延遲單元的適當延遲,並每次使輸出時計信號 26較參考時計信號24延遲一個時計周期,如此,這兩個時 計的上升緣,在參考時計信號24的每個時計周期都相合— 次。由於再循環延遲鎖定迴路12是按此種方法操作,因此’ 再循環延遲鎖定迴路12所做的對齊,是使兩個時計信號的 上升緣在參考時計信號24的每個時計周期對齊一次,致使 輸出時計信號26中出現相位不連續,此將導致使用輸出時 本紙張尺度逋用中國囷家榡率(CNS > A4规格(210Χ297公釐) (請先聞讀背面之注意事項再\_^本頁) '裝 線 _409463 ;;__ 五、發明说明(6 ) 計信號26的系統出現誤差。再循環延遲鎖定迴路12結合無 限脈衝響應濾波器14,將有助於減少此種相位不連續的影 響。 無限脈衝響應濾波器接收輸入相位信號27並產生相位 輸出信號29。從輸出時計信號26產生的輸入相位信號27以 及從相位輸出信號29產生的輸出時計信號28將在描述完無 限脈衝響應濾波器14後詳細說明。如以下的詳細說明,相 位輸出信號29提供輸出時計信號28比輸出時計信號26更平 缓的相位調整。再循環延遲鎖定迴路12的輸入相位信號27 被增益系統16放大,增益系統16所提供的增益等於Ι-k, 其中k介於0與1之間。增益系統16的輸出提供給加總單元 18。加總單元18的第二輸入是由增益系統22提供。增益系 統22的增益等於k,其中k介於0與1之間。增益系統22的輸 入是從相位輸出信號29來的回授信號。加總單元18的輸出 提供給延遲單元20»延遲單元20延遲它的輸入一段時間, 這段時間等於輸出時計信號26與28的周期。下表說明在時 間t=2,輸入相位信號27從0到步級改變到1,無限脈衝響 應濾波器14對輸出相位信號29的效果。在下表中k的值選 擇為0.75。 時間 輸入相位信號27 輸出相位信號29 0 0 0 1 0 0 2 1 0.25 3 1 0.25+0.75x0.25=0.44 4 1 0.25+0.75(0.25+0.75x0.25)=0.25+ 紙张尺度滴ΐΐϊΐϊ®家榡蜱(「NS ) Λ4· ( 210X 297公梦-) J--------裝------訂-------腺 (請先W讀背面之注意事項再頁) ί 409463 五、發明説明(7 ) 0.75x0.44=0.58 5 1 0.25+0.75[0.25+0.75x(0.25+0.75x 0.25)1=0.25+0.75x0.58=0.68 6 1 0.25+0.75(0.25+0.75[0.25+0.75x( 0.25+0.75x0.25)]} = 0.25+0.75x0.68=0.76 16 1 0.99 無限脈衝響應濾波器14在時間t產生的輸出相位信號 29等於(l-k)X(輸入相位信號27)+kX(在時間t-Ι的輸出相 位信號29)=0.25+0.75X(在時間t-Ι的輸出相位信號29)。如 說明,當輸入相位信號27從0轉變到1,無限脈衝響應濾波 器提供輸出相位信號29,它從0平緩地改變到1。此種平緩 的改變是吾人所欲的,因為它使源自再循環延遲鎖定迴路 12的短時間相位不連續變得平滑。 如上所述,再循環延遲鎖定迴路12產生輸出時計信號 26,無限脈衝響應濾波器14接收相位輸入信號27。輸出時 計信號26經過時間-到-相位轉換器30產生相位輸入信號 27。時間-到-相位轉換器30包括加總單元21與理想時計 23。理想時計23產生與輸出時計信號26相同頻率的時計信 號,它沒有相位不連續,造成不連續的原因如前所述之再 循環延遲鎖定迴路12的操作。加總單元21接收理想時計23 與輸出時計信號26產生輸入相位信號27供無限脈衝響應濾 波器14接收。如連同圖2B與2C的描述,本發明意欲直接 操作輸出時計信號26即產生無限脈衝濾波器的效果,例如 無限脈衝響應濾波器14,而不需將輸出時計信號26轉換成 -9- 本紙张"^廋诚州中® ® <(,灿)八4現格(210'/ 297公弟> (請先閱讀背面之注意事項再本頁) 裝 i 丁 -^5 線 409463 A7 _ B7 五、發明説明(8 ) 相位信號供無限脈衝響應濾波器14操作。 p]樣地,無限脈衝響應濾波器14的輸出相位信號29是 相位信號,而輸出時計信號28是時計信號。相位_到_時間 轉換器32將輸出相位信號29轉換成輸出時計信號28。如以 下更詳細的描述,本發明意欲將輸出時計信號26轉換成輸 出時計信號28,而不需要將輪出時計信號26轉換成相位信 號27,濾波相位信號27以產生輸出相位信號29,再將輸出 相位信號29轉換成時間信號28。 圖2A的方塊圖說明圖1的後濾波再循環延遲鎖定迴 路,圖中顯示圖1中的再循環延遲鎖定迴路12以及無限脈 衝響應慮波器14其它的細節β如圖所示,再循環延遲鎖定 迴路10包括分除器40、多工器42、第二分除器44、鎖存器 46、第一延遲單元48、控制單元5〇、第二延遲單元52、及 相位偵測器54 » 分除器接收輸入時計信號24並以整數η分除輪入時計 信號24的頻率,以產生頻率為輸入時計信號24頻率ι/η的 輸出❶此輸出提供給多工器42的輸入之一。多工器42將分 除器44的輸出或零提供給鎖存器46的設定輸入。假設分除 器44輸出到多工器42的初始狀態是“1”,多工器42從分除 器40接收上升緣提供上升緣設定鎖存器46,並提供上升緣 給延遲單元48。延遲單元48使它的輸入延遲一段設定的時 間。延遲單元48的輸出在延遲一段時間7後被鎖存器46的 重置輸入接收。此輸入重置鎖存器46,因此到延遲單元48 與分除器44的輸入被設定為低位準。延遲單元48的輸出也 -10- ^---------裝------irl------腺 (請先閱讀背面之注意事項再ί本頁) { 本紙張尺度#❿H S象制* ( TNS ) ( 210 X 297^* ) 409463 五、發明説明(19 ) 被延遲單元52接收。 斧延遲2τ後,多工器42的第二輸入從延遲單元52的輸 出接收“1”,用以將鎖存器46的輸出設定成高位準以提供 給延遲單元48。此過程在分除器44計數到m周期時發生。 在m周期後,分除器40的輸出再度變回高位準。此上升緣 使分除器40的輸出對齊鎖存器46的輪出上升緣。 無限脈衝響應濾波器14利用延遲單元48及52使輸出信 號26總共延遲一個時計周期,如此,輸出時計信號%與參 考時計信號24同相位。相位偵測器54與控制單元50合作調 整延遲單元48與52以提供適當的延遲,以使輸出時計信號 26落後鎖存器46的輸出一個輸出時計信號26的周期。不 過’一直到相位偵測器54與控制單元50可以調整延遲單元 48與52所提供的延遲,無限脈衝響應濾波器14藉延遲鎖存 器46的輸出以使分除器40的上升緣對齊鎖存器46輸出的上 升緣,它也延遲了輸出時計信號26。再循環延遲鎖定迴路 12更詳細的操作在上述的d PorW/e CMe/fc Mw/i/p/⑻
Generator Using Digital CMOS Standard Cells 今氣反。 藉延遲鎖存器46之輸出的上升緣以使它與輸入時計24 的上升緣相合,在再循環延遲鎖定迴路12“鎖定,’輸出時計 信號26與參考時計信號24前,輸出時計信號26的相位會在 參考時計24的每個時計周期發生一次不連續。如果此種不 連續大太’使用此輸出時計信號26的系統就會發生問題。 要避免此問題’輸出時計信號26要經過無限脈衝響應濾波 器14濾波。 -11 - ’本紙张尺度&用f i ®家標今(C-NS ) Λ4^"Τ 210 X297^^ ) ~ ------------裝-------訂一'L--^---腺--1 (請先閲讀背面之注意"項再^^本頁) ( 經濟部中决梂準^Ks-r消贤合作社印來 409463 五、發明説明(10) 如前所述,無限脈衝響應濾波器14產生輸出時計信號 28,葬非在一個周期内調整輸出時計信號26的相位,而是 在數個周期期間平緩地調整輸出時計信號26的相位,以避 免嚴重的相位偏差。範例之一是如圖2A所示的系統70, 它結合時間-到-相位轉換器30、無限脈衝響應濾波器14、 相位-到-時間轉換器32。系統70包括加總與增益單元68 -延遲系統20'。延遲系統20'使它的輸入延遲輸出時計周期20 的一個時計周期。延遲系統2(V包括多工器60、鎖存器62、 第一延遲單元64、以及第二延遲單元66。延遲單元的 操作於圊2B中描述。 加總與增益單元68包括時間-到-相位轉換器30、相位 -到-時間轉換器31、及時間-到-相位轉換器33。相位-到-時間轉換器31類似相位-到-時間轉換器32,時間-到-相位 轉換器33類似時間-到-相位轉換器30。加總與增益單元68 代表時間-到-相位轉換器30、無限脈衝響應濾波器14、及 相位-到-時間轉換器32的概念。實際實施這些系統所提供 的功能則如圖2B所示。 圖2 B的方塊圖說明根據本發明實施例的後濾波再循 環延遲鎖定迴路210。在此實施例中,加總與增益單元68 包括一對反向器98與100,它們的輸出節點93與95連接在 一起。反向器98包括p-通道場效電晶體9Q與η-通道場效電 晶體92 ;不過,也可以使用其它適用的元件《反向器100 包括ρ-通道場效電晶體94與η-通道場效電晶體96;不過’ 也可以使用其它適用的元件β電晶體90與92的汲極連接在 -12- 本紙張尺度述用中國®家標冷((’NS > Μ现格(210><297公楚) I I _ _ I n 1 j I · I i I _ _ n ___丁 .._ ._I I (讀先閱讀背面之注意事項再w本頁) f 409463 A7 B7 五、發明説明(11) 一起構成反向器98的輸出節點93,電晶體94與96的汲極連 接在一起構成反向器100的輸出節點95。電晶體90與92的 閘極接收輸出時計信號26做為輸入。電晶體94與96的閘極 接收輸出時計信號28做為輸入。延遲單元20’接收輸出節 點93、95的電壓做為輸入。如圖所示,電晶體90的寬長比 是2.8/0.6 '電晶體92的寬長比是L4/0.6 "電晶體94的寬長 比是4/0.6、電晶體96的寬長比是2/0.6。電晶體90、92、94、 96的寬長比決定了反向器98與100的增益。雖然在此說明 了反向器98與100的特定結構,但也可以其它適合的結構 實施,包括其它增益的電晶體90、92、94、96。 加總與增益單元68的操作如下。如結果輸出時計信號 26與輸出時計信號28同時到達輸入節點89與91,加總與增 益單元68如同執行單反向器。因此,如果輸出時計信號26 與28同為高位準,電晶體90與94將關閉,因為它們是PMOS 元件,且閘到源是零電壓。反之,電晶體92與96將開啟, 因為它們是NMOS元件,且閘到源是正電壓。因此,沒有 電流流過反向器98或反向器100,因為電晶體92、96關閉。 不過輸出節點93、95開始從高電壓放電到低電壓,最後假 設是低電壓。因此,當輸入節點89、91接收高電壓,反向 器98、100將在節點93、95產生低電壓輸出。 反之,如果輸出時計信號26與輸出時計信號28同時抵 達輸入節點89、91的都是低電壓,電晶體90、94將打開, 因為它們是PMOS元件,且閘到源是負電壓。此外,電晶 體92與96將關閉,因為它們是NMOS元件,且閘到源是零 -13- ;[、紙张尺度適^中阁S家榡呤((’NS ) Λ4規格(210X 297公釐) ^---------^------1ΤI-------0 (請先閲讀背面之注意事項再本頁) { ¾¾-部屮虫榡淖^sc.r消贽合竹私印製 409463 A7 一~ -_____B7_ 五、發明説明(12) —~〜— 電壓。因此,沒有電流流過反向器98或反向器100,因為 電晶_90、94關閉。不過輸出節點93、95從低電壓開始充 電到高電壓。因此,當輸入節點89、91接收低電壓,反向 器98、100將在節點93、95產生高電壓輸出。 "^不過,如果輸出時計信號26與輸出時計信號28不是同 時抵達,反向器98與100將操作並在節點93、95產生輪出 電壓,它可延遲或加速輸出時計信號28,如此,輸出時計 化號26之相位中的步級過渡,例如再循環延遲鎖定迴路12 所產生的不連續相位,可以在數個時計周期使之平滑,且 使輸出時計信號26與輸出時計信號28對齊。如果輸出時計 偽號28在輸出時計信號26抵達節點89之前抵達節點9ι,並 假設輸出時計信號28是高值,電晶體94將關閉,電晶體% f打開。電晶體94關閉電晶體96打開將造成輸出電壓95從 同值放電到低值。不過,由於輸出時計信號28比輸出時計 信號26先抵達,電晶體9〇仍保持開,電晶體%仍保持關。 因此,節點95放電到低值被延遲’多少因為電晶體卯開, 使節點93充電到高值。-旦輪出時計信號%到達輪入節點 89且為高值,電晶體90被關閉,電晶體92被打開,輸出節 點93從高值放電到低值。由於節點们及仍從高值故電到低 遲’因此輸出時計信號28相對於輸出時計信號26被 、反之’如果從低過渡到高的輸出時計信號Μ是在從低 過渡到阿的輸出時計信號26抵達節點89之後才抵達節點 9卜則輸㈣計信號28相對於輸㈣計信號%被加速。由 -14- ^紙張尺度相巾關;('ΓΝ5 ) Λ4^ ( 21 〇X297¾^--------- ----------裝-------訂---.---線 (請先聞讀背面之注意事項再%本頁} < 經濟部中央揉準局貝工消费合作社印製 409463 A7 ___B7_________ 五、發明说明(1>3) 於從低過渡到高的輸出時計信號26是在從低過渡到高的輸 出時計信號28抵達節點91之前抵達節點89,因此節點93在 電晶體94被關閉前即開始放電《因此,節點93、95放電到 低值的速度比節點93、95直到電晶體94被關閉才開始放電 的速度快。由於的節點的奄壓過渡發生的比其它快,因此 輸出時計信號28相對於輸出時計信號26被加速。 節點93、95的輸出電壓被延遲單元20'接收。延遲單 元延遲節點93、95的電壓一段時間,其長度等於前述 多工器42 '鎖存器46、延遲單元48與延遲單元52所施加的 延遲。延遲單元20'產生輸出28,它是輸出時計信號,同 時也回授到反向器100的節點91。因此,反向器100在節點 91接收時計信號28的值,它被延遲了 一個時間周期,它對 應於無限脈衝響應濾波器14的延遲單元20 〇時計信號28每 一次從低過渡到高,加總與增益單元68都會延遲或加速節 點93、95處的輸出電壓,以使輸出時計信號26與28逐漸接 近同相位。因此,如果再循環延遲鎖定迴路12在時計信號 26的相位中產生一步級的過渡,加總與增益單元68以及延 遲單元20'的操作如同輸出時計信號26之相位的無限脈衝 響應濾波器,用以產生輸出時計信號28 ’它將輸出時計信 號26之相位中步級改變的效果分散到數個時計周期中,以 產生輸出時計信號28。 圖2C的方塊圖說明根據本發明另一實施例的後濾波 再循環延遲鎖定迴路31〇。圓2C中說明的後濾波再循環延 遲鎖定迴路310,除了修改加總與增益單元168中電晶體 -15- 本紙張尺度速用中國國家標準(CNS ) A4it格(210X297公釐) ----------裝-------訂J-----線 (請先閱讀背面之注意事項再f r本頁) _I___ /l\. 409463 a? _ --- 五、發明说明(14) 101 ' 102、104、106的增益,其它與圖2B中的後渡波再 循環延遲鎖定迴路210類似。如圖所示,電晶體104的寬長 比是8/0.6、電晶體106的寬長比是4/山6 ^電晶體〗01的寬 長比是2.8/0.6 '電晶體102的寬長比是M/0.6。因此’反 向器199的強度比反向器198與反向器98強。由於反向器199 的輸八是接收輸出時計信號2S,因此加總與增益單元168 的結構對應於無限脈衝響應濾波器14所具有的尺值’大於 加總與增益單元68的K值。再循環延遲鎖定迴路210與310 之K值改變所產生的效果如圖3所示。 圖3是相位誤差與時間的關係圖,圖中說明圖2B與圖 2C之加總與增益單元68與168之回授量改變所產生的效 果。在圖3中標示圖2B的曲線顯示’輸出時計信號28的相 位誤差過渡的相當快,大約發生於輸出時計信號28的3個 周期。相對而言,在圖3中標示圖2C的曲線顯示,輸出時 計信號28的相位誤差改變的較平緩,大約發生於輸出時計 信號28的7個周期。標示圖2C之曲線顯示相位誤差改變較 平緩,其所對應的加總與增益單元168的回授量大於加總 與增益單元68。 經濟部中夹樣準局貝工消费合作社印製
(請先閱讀背面之注意事項再< e本頁) ________________/V 圖4是輸出時計信號26與輸出時計信號28的電壓_時間 圖80’圖中顯示輸出時計信號26中有相位不連續,而此不 連續被本發明的教導隨著時間吸收。參考編號為82的曲線 代表輸出時計信號26的電源供應。如圖所示,在大約100 奈秒處有擾動進入曲線28 ’導致輸出時計信號26内的相位 擾動。此類比擾動對應於再循環延遲鎖定迴路12所S丨起的 -16" 本紙張尺度逋用中闺國家標準(〇奶)人4*^格(21〇><297公簸) 鯉濟部中央橾率局貝工消费合作杜印笨 _ 409463 B7 ^---------—---- 五、發明説明(15) 相位擾動。在大約110奈秒處’標註參考蝙號84,輸出時 計信號28被缓慢地漂移回輸出時計信號26的相位’因此, 延遲輸出時計信號26相位中突然出現的位移,藉以產生平 緩調整相位的輸出時計信號28 °輸出時計信號26與輸出時 計信號28大約在136奈秒處實質上對齊’即在圖中標示的 參考編號86處。 圖5A說明輸出時計信號26的相位誤差相對於理想時 計的抖動。圖5B說明輸出時計信號28的相位誤差相對於 理想時計的抖動。如圖3Α所示’輸出時計信號26相對於 理想時計的誤差是大小會改變的隨意雜訊。不過,在參考 編號400的虚線處發生明顯的步級相位誤差,大約從 。輸出時計信號26的相位誤差中出現 如此大的跳躍’邛能是再循環延遲鎖定迴路12為每個參考 時計24的時計周期產生相位步級位移所致。相位誤差中相 同的跳躍位於參考線410附近。相對而言,輸出信號28的 相位誤差中jl沒有大的跳躍’由於加總與増益單元68及延 遲單元20·平滑了相位中的步級改變’因此在參考線500與 參考線51〇處的相位誤差能夠平緩過渡’如圖5Β所示 本發明所教導的後濾波再循環延遲鎖定迴路,如後濾 波再循環延遲鎖定迴路210的用途極為廣泛。後濾波再循 環延遲鎖定迴路特別適合做為磁碟機大量儲存系統中的時 基產生器β舉例來說’此類時基產生器可成形於磁碟機大 量儲存系統的讀取通道。圖6與7說明使用本發明教導之後 濾波再循環延遲鎖定迴路做為磁碟機大量儲存系統的時基 -17- 本紙張尺度適用中固國家搞準(CNS) Α4说接 ( 210><297公釐) :-----------裝------r订------線 (請先閲讀背面之注意事項再本頁) f. 409463 A7 A7 '---------B7_ 五、發明説明(JL6) 產生器。‘ 圏6是磁碟機大量儲存系統63〇的方塊圊,它在讀取作 業期間榻取資料,在寫入作業期間儲存資料。磁碟機大量 储存系統63〇與主機632連接,在讀取或寫入作業期間與主 機交換數位資料。磁碟機大量儲存系統63〇包括磁碟/讀寫 頭總成612、前置放大器614、同步取樣資料(SSD)通道61〇、 以及控制電路6U。磁碟/讀寫頭總成612與前置放大器614 利用磁性儲存資料e SSD通道610與與控制電路611用來處 理與磁碟/讀寫頭總成612交換的資料,以及控制磁碟機大 量儲存系統630的各項作業。主機632經由控制電路611與 磁碟機大量儲存系統630交換數位資料。 磁碟/讀寫頭總成612包括數片旋轉的磁碟,藉磁碟上 磁性的轉換儲存資料。磁碟/讀寫頭總成612的讀/寫頭在 磁碟的兩側儲存與擷取資料。讀/寫頭可以是任何數量可 用的讀/寫頭’如磁電阻頭。前置放大器614介接於磁碟/ 讀寫頭總成612之讀/寫頭與SSD通道610之間,提供類比 資料信號必要的放大。 在讀取與寫入作業期間,使用SSD通道610與磁碟/讀 寫頭總成612交換類比信號資料,以及經由資料/參數路徑 613與控制電路610交換數位資料信號。SSD通道610包括 寫入通道616、讀取通道618、伺服電路620、參數記憶體 622。SSD通道610可在一片積體電路或數片積體電路上實 施。 在寫入作業期間,寫入通道616以平行的格式經由資 -18- 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項并、d本買) •裝. ir 經濟部中央橾準局貝工消资合作社印製 經濟部中央標準局貝工消費合作社印». 409463 A7 ____B7_ I、發明説明(17) 料/參數路徑613從控制電路611接收數位資料。數位資料 被編碼供儲存並提供給磁碟/讀寫頭總成612。寫入通道616 包括暫存器、密碼器(scrambler)、編碼器、預編碼器、串 列器以及寫入預補償電路。寫入通道616的作業與時序由 鎖相迴路系統控制》 在讀取作業期間,讀取通道618從磁碟/讀寫頭總成612 經由前置放大器614接收類比資料信號β讀取通道618調 節、偵測、解碼、並格式化類比資料信號,最後經由資料 /參數路徑613將對應的數位資料信號以平行的格式提供給 控制電路611。讀取通道618將配合圖7做更詳細的描述。 控制電路611用來控制磁碟機大量儲存系統630的各項 作業’並控制SSD通道610與主機632的數位資料交換。控 制電路611包括微處理器628,它可以是數位資料處理器 (DSP)、磁碟控制624、隨機存取記憶體(RAM)626、以及 唯讀記憶體(ROM)629,微處理器628、磁碟控制624、RAM 626、以及rOM 629共同提供磁碟機大量儲存系統630所需 的控制與邏輯功能,因此,可以從主機632接收資料,儲 存,並供主機632稍後擷取^ ROM 029儲存預先載入的微 處理器指令供微處理器628操作與控制磁碟機大量儲存系 統630時使用^ r〇m 629也可儲存作業參數,在啟動期間 供應給參數記憶體622。RAM 626用來儲存數位資料供寫 入作業’並用來儲存讀取作業所產生的數位資料^磁碟控 制624包括各種邏輯與匯流排判優電路,做為磁碟機大量 儲存系統630與主機632間適當的介面,以及控制電路611 -19- 本紙朝巾帥家縣(CNs )( 2似297公着) (請先閲讀背面之注$項!φ^/本頁} 裝_ 訂 線 409463 五、發明説明(18) 與SSD通道610間的内部介面。視實施的電路而定,磁碟 控制624可以使用任何種類的電路。控制電路611也負責產 生磁碟機大量儲存系統630的各種控制與致能信號。 圖7是硬式磁碟機讀取通道618結合本發明實施例之後 濾波再循環延遲鎖定迴路21〇的方塊圖。必須注意的是, 實施如圖7所示的讀取通道618只是讀取通道的一種實施 例,本發明並不限於任何特定型式或配置的讀取通道。 在圖7之實施例中的讀取通道618包括可變增益放大器 (VGA)642、自動增益控制電路(AGC)644、濾波器646、 取樣器648、鎖相迴路(pll)650、不連續信號等化器625、 偵測器654及做為讀取通道618之時基產生器的再循環延遲 鎖定迴路210。讀取通道618的這些部分共同合作接收與處 理讀取作業期間從磁碟/讀寫頭總成612及前置放大器614 讀取來的信號’並反應產生輸出的數位資料信號。 經濟部中央標準局貝Η消费合作社印装 讀取通道618在VGA 642接收讀取的信號,AGC 644 控制該信號的放大量以產生放大的讀取信號。VGA 642與 AGC 644共同提供類比讀取信號適當的放大或增益^ AGC 644從濾波器646的輸出接收回授信號,因此可以適當調整 VGA 642提供給讀取信號的放大或增益。 VGA 642接著將放大的讀取信號提供濾波器646做進 一步處理。在實施例中,濾波器646對信號濾波去除不欲 見的高頻雜訊,因此它的作用是低通濾波器。濾波器646 與振幅放大器也提供波形整形。舉例來說,濾波器646可 以是連續-時間第7階濾波器,使用Gm/C組件設計。濾波 -20- 本纸張尺度遙用中國國家標準(CNS > Α4規格(210X297公釐) A7 B7 409463 五、發明说明(10) 器646的截止頻率與放大可程式。經過濾波器646濾波的讀 取信號提供給取樣器648。 取樣器648對經過濾波器646濾波的讀取信號取樣並產 生具有不連續值的不連續讀取信號。取樣器648將經過濾 波的讀取信號從時間連續轉換成時間不連續。經過濾波之 讀取信號被取樣的時間,與對應於儲存在磁碟/讀寫頭總 成612之磁性或儲存媒體的各種磁性變換同步。磁性變換 對應於儲存在磁碟/讀寫頭總成612上的資料。取樣器648 取樣信號並保持它的值直到下次取樣。 當取樣器648取樣時,PLL 650提供取樣時計或信號給 取樣器648控制與保持濾波的讀取信號。不連續讀取信號 的每一個不連續值都對應於信號被取樣器648取樣時的值 或振幅。取樣器648的作用即如取樣與保持電路,如環形 取樣與保持電路,亦即時間順序多工到不連續信號等化器 652,因此,正確的時間順序值提供給不連續信號等化器 652。 不連續信號等化㈣2從取㈣648接衫連續讀取信 號’並產生具有對應於磁碟/讀寫頭總成612上磁性變換之 =續位準的等化讀取信號。不連續信號等化器M2的作 用=比有限脈衝響應滤波器。不連續的讀取信號被等 化到偵測器654的目標功能。 =器654從不連續信號等化器松接收不連續的讀取 心號。_器654分析㈣並產生對應於財在 頭總成612上之資料的輸出數位資料。在實施例卜偵測 -21 - 本紙張財榡率(CNS )入4胁(110><297公|· ^-----------裝-- (請先閲讀背面之注意事項X.句本頁) 訂Ί 線 經濟部中央揉準局負工消費合作社印氧 五 409463 A7 B7 、發明说明(20) 器654可以是最大可能偵測器或viterbi偵測器實施Viterbi 演算。雖然圖7中未說明,讀取通道618還包括同步偵測電 路及解串列器’以使輸出的數位信號與匯流排622適當地 介接。 可變增益放大器640、’取樣器648、不連續信號等化器 652、偵測器654、及PLL 650都需要時計信號以使它們能 正常工作。如圖7所示,根據本發明.,可變增益放大器64〇、 取樣器648、不連續信號等化器6S2、偵測器幻4、及pLL65〇 每一個都從後濾波再循環延遲鎖定迴路21〇 號。由於後驗再循環延遲狀迴路加所產生的輸出^ 號’如輸出信號28,其内並無突然的相位位移而是將任 何的相位位移分散到數個周期内,因此,讀取通道618内 各裝置可在比傳統大量儲存裝置所受干擾小的情況下操 作。 雖然已詳細描述了本發明與它的優點,但必須瞭解的 是j種的改變、取代、以及替換都不會偏離本發明所附 之申請專利範圍定義的精神與範圍。 請 先 閲 讀 背 面 之 注 意 事 項 Λ 本 頁 裝 訂 線 經濟部中央橾準局貝工消费合作社印製 -22-

Claims (1)

  1. 經濟部中央梂準局貝工消費合作社印裝 409463 bI C8 __D8 六、申請專利範圍 1. 一種產生時計信號的裝置,包括: 再循環延遲鎖定迴路,接收參考時計信號產生輸出時 計信號,並調整輸出時計信號與參考時計信號的相對 相位,使輸出時計信號與參考時計信號對齊;以及 相位濾波器,接收輸出時計信號,並對輸出時計信號 的任何相位位移在輸出時計的許多周期濾波,以產生 調整的輸出時計信號。 2·根據申請專利範圍第丨項的裝置,其中的相位濾波器包 括: 加總與增益單元,接收輸出時計信號與回授時計信號 ,並產生經過調整的中間輸出時計信號;以及 延遲單70,接收經過調整的中間輸出時計信號並延遲 經過調整的中間輸出時計信號以產生已調整的輸出時 計信號。 3. 根據申請專利範圍第旧的裝置,其中的相位減波器包 括: 第一反向器,具有輸入與輸出,輸入端接收輸出時計 信號; 第二反向器,具有輸入與輸出,第二反向器的輸入接 收經過調整的輸出時計信號;以及 其中第一反向器的輸出與第二反向器的輸出連接在一 起,並產生中間的輸出時計信號。 4. 根據申請專利範圍第2項的裝置,其中的延遲單元使經 過調整的中間輸出時計信號延遲一個中間經過調整的 -23- 本紙張尺度賴t S S家辟(CNS)A4規格(210X297公们 ^------——.---^ {請先聞讀背面之注意事項再Ϊ本頁〕 ί 經濟部中央標率局貝工消費合作社印製 A8 409463 ?8s D8 七、申請專利範圍 輸出時計信號的周期,以產生調整過的輸出時計信號 〇 5. 根據申請專利範圍第1項的裝置,其中的再循環延遲鎖 定迴路包括: 相位比較器,比較參考時計信號的相位與輸出時計信 號的相位; 一對可變延遲單元,延遲接收的信號;以及 控制器,根據參考時計信號與輸出時計信號的相對相 位控制延遲單元的延遲,並調整延遲單元的延遲以使 參考時計信號與輸出時計信號對齊。 6. 根據申請專利範圍第5項的裝置,其中的相位濾波器包 括: 加總與增益單元,接收輸出時計信號及經過調整的輸 出時計信號,並產生經調過整的中間輸出時計信號; 延遲單元,接收經過調整的中間輸出時計信號並延遲 經過調整的中間輸出時計信號以產生已調整的輸出時 計信號;以及 其中的延遲單元包括一對具有相同延遲的延遲單元做 為可變的延遲單元。 7_根據申請專利範圍第5項的裝置,進一步包括鎖存器, 供在參考時計信號的每一個時計信號延遲一次輸出時 計信號,以使輸出時計信號與參考時計信號對齊。 8. —種產生時計信號的裝置,包括: 再循環延遲鎖定迴路,接收參考時計信號產生輸出時 -24- 本紙張尺度適用中國國家標準(CNS > Λ4規格(210X 297公釐) ---------裝-- (請先閲讀背面之注意事項寫本頁) 訂 線 經濟部中央梂準局貝工消費合作社印裝 409463 I D8六、申請專利範圍 ' 計信號,並調整輸出時計信號與參考時計信號的相對 相位,使輸出時計信號與參考時計信號對齊,再循環 延遲鎖定迴路包括: 相位比較器,比較參考時計信號與輸出時計信號 的相位; 至少一個延遲單元延遲接收的信號;以及 控制器,根據參考時計信號與輸出時計信號的相 對相位控制至少一個延遲單元的延遲,並調整延遲單 元的延遲以使參考時計信號與輸出時計信號對齊;以 及 相位濾波器,接收輸出時計信號,並對輸出時計信號 的任何相位位移在輸出時計的許多周期濾波,以產生 濾波的輸出時計信號,相位濾波器包括: 加總與增益單元,接收輸出時計信號與回授時計 信號,並產生經過調整的中間輸出時計信號;以及 延遲單元,接收經過調整的中間輸出時計信號並 延遲經過調整的中間輸出時計信號以產生已調整的輸 出時計信號。 9.根據申請專利範圍第8項的裝置,其中的加總與增益單 元包括: 第一反向器,具有輸入與輸出,輸入端接收輸出時計 信號; 第二反向器,具有輸入與輸出,第二反向器的輸入接 收經過調整的輸出時計信號;以及 -25- (請先閲讀背面之注意事項再^鳥本頁) -裝. 訂 線 本紙張尺度逍用中國國家標準(CNS ) A4说格(210X297公釐) 4〇9463
    申請專利範固 起=吝反:器的輸出與第二反向器的輸出連接在-起,並產生中間的輸出時計信號。 ίο. 11 12. 13. 14. 經濟部中央揉準局貝工消费合作社印装 15 請專利範圍第9項的裝置,其中的延遲單元包括 ^個輯讀’其延遲與再卿延遲較迴路中 的至少一個延遲元件相同。 =據申請專利範圍第8項的裝置,其中的再循環延遲鎖 迴路進—步包括鎖存器’供在參考時計信號的每- 個時計信錢遲-次輸出時計錢,以使輸出時計信 號與參考時計信號對齊。 根據申請專利範圍第叫的裝置,其中的再循環延遲 鎖疋迴路進-步包括與相位比較器合作的分除器、鎖存器、及控㈣,以使輸出信號的頻率是輸人信號的 倍數》 根據申請專利範圍第8項的裝置,其中的加總與增益單 元產生經過調整的中間輸出時計信號’它與輸出時計 乜號間的相位差小於已調整的輸出時計信號與回授信 號間的任何相位差。 一種產生時計信號的方法,包括: 從再循環延遲鎖定迴路接收時計信號;以及 對再循環延遲鎖定迴路來的周期性輸出信號濾波,以 使再循環延遲鎖定迴路的輸出信號中的任何相位位移 分散到輸出時計信號的至少兩個周期,以產生濾波的 輸出信號。 ,根據申請專利範圍第14項的方法,其中濾波周期性輸 e^fi Hal Bi^^i ^ϋ· nn I ϋ (請先閲讀背面之注—項一c%s寫本頁) 訂 線 -26- 本紙張尺度適用中國®家橾率(CNS ) AAiSi格(210Χ 297公釐) 409463
    經濟部中央揉率局負工消費合作社印簟 出信號的步驟,包括在周期性輸出信號之許多 每-個周期期間’延遲周期性輪出信號一段時間,其 大小小於相位位移的大小,以產生據波的輸出信號。、 16. 根據申請專利範圍第15項的方法,其中延遲周期性輸 出信號的步驟,包括對周期性輸出信號之許多周期的 每-個周期延遲一段時間,許多時計周期的每一個的 延遲時間成功地變短並趨近為零,以產生據波的輸出 信號。 17. 根,中請專利範圍第14項的方法,其中渡波周期性輸 出信號的步驟,包括對出現之周期性輸出信號之許多 周期的每一個周期加速一段時間,其大小小於相位位 移的大小,以產生濾波的輸出信號。 18. 根據申請專利範圍第15項的方法,其中對出現之許多 周期的每一個周期加速的步驟進一步包括,對出現之 周期性輸出信號之許多周期的每一個周期加速一段時 間成功地變短並趨近為零,以產生濾波的輸出信號。 19. 根據申請專利範圍第14項的方法,其中濾波周期性輸 出信號之步驟所包括的步驟有: k供周期性輸出信號給第一反向器,它的輸出連接到 第二反向器的輸出;以及 提供部分濾波之輸出信號的回授信號指示給第二反向 器以產生濾波的輸出信號。 20·根據申請專利範圍第14項的方法,其中提供回授信號 的步驟包括提供與周期性輸出信號間之相位差漸漸變 -27-
    -裝· 訂卜· (請先聞讀背面之注$項h岣本頁) 線. 本紙張尺度遑用中國®家梂率(CNS ) A4规格(2ΐ〇χ297公羡) A8 B8 C8 D8 '中請專利範固 小的回授信號。 21,一種大量儲存磁碟機,包括: 磁碟/讀寫頭總成磁性地儲存資料; 控制電路,與主機交換數位資料;以及 資料通道,從磁碟/讀寫頭總成接收類比資料信號並 與控制電路交換數位資料信號,資料通道包^讀取通 道在癀取作業期間’讀取通道接收與處理從磁碟/讀 寫頭總成讀取來的信號,並反應產生輸出的數位資料 信號’讀取通道包括後濾波再循環延遲鎖定迴路,用 以產生已調整的輸出時計信號供讀取通道使用,後遽 波再循環延遲鎖定迴路包括: 再循環延遲鎖定迴路接收參考時計信號產生輸出 時計彳S號,並調整輸出時計信號與參考時計信號的相 對相位’使輸出時計信號與參考時計信號對齊;以及 相位濾波器’接收輸出時計信號,並對輸出時計 信號的任何相位位移在輸出時計的許多周期渡波,以 產生調整的輸出時計信號。 22.根據申請專利範圍第21項的大量儲存磁碟機,其中的 相位濾波器包括: 加總與增益單元,接收輸出時計信號與回授時計信號 ’並產生經過調整的中間輸出時計信號;以及 延遲單元,接收經過調整的中間輸出時計信號並延遲 經過調整的中間輸出時計信號以產生已調整的輸出時 計信號。 -28 - 請 先 聞 讀 背 面 之 注 意 事 項 再 % 經濟部t央榡率局貝工消費合作杜印It 本紙张尺度適用中困國家樣準((:1^)八4*11格(210¥297公釐) 409463 5S C8 - D8 々、申請專利範圍 23. 根據申請專利範圍第21項的大量儲存磁碟機,其中的 相位濾波器包括: 第一反向器,具有輸入與輸出’輸入端接收輸出時計 信號; 第二反向器,具有輸入與輸出,第二反向器的輸入接 收經過調整的輸出時計信號;以及 其中第一反向器的輸出與第二反向器的輸出連接在一 起,並產生中間的輸出時計信號。 24. 根據申請專利範圍第22項的大量儲存磁碟機,其中的 延遲單元使經過調整的中間輸出時計信號延遲一個經 過調整的中間輸出時計信號的周期,以產生已調整的 輸出時計信號。 25. 根據申請專利範圍第21項的大量儲存磁碟機,其中的 再循環延遲鎖定迴路包括: 相位比較器,比較參考時計信號的相位與輸出時計信 號的相位, 經濟部中央橾丰局属工消费合作社印*. (請先閲讀背面之注意事項^本頁) 線 一對可變延遲單元,延遲接收的信號;以及 控制器,根據參考時計信號與輸出時計信號的相對相 位控制延遲單元的延遲,並調整延遲單元的延遲以使 參考時計信號與輸出時計信號對齊。 26. 根據申請專利範圍第25項的大量儲存磁碟機,其中的 相位濾波器包括: 加總與增益單元,接收輸出時計信號及經過調整的輸 出時計信號,並產生經過調過整的中間輸出時計信號 -29- 本紙張尺度逍用中國國家揉率(CNS ) Α4規格(210X297公釐) 409463 A7 B7六、申請專利範圍 9 延遲單元,接收經過調整的中間輸出時計信號並延遲 經過調整的中間輸出時計信號以產生已調整的輸出時 計信號;以及 其中的延遲單元包括一對具有相同延遲的延遲單元做 為可變的延遲單元。 27·根據申請專利範圍第21項的大量儲存磁碟機,進一步 包括鎖存器,供在參考時計信號的每一個時計信號延 遲一次輸出時計信號,以使輸出時計信號與參考時計 信號對齊。 (請先閱讀背面之注意事項I填寫本頁) -裝. 線 經濟部中央標準局員工消费合作社印製 -30- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW087120887A 1997-12-16 1998-12-23 Post-filtered recirculating delay-locked loop and method of operation TW409463B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/991,270 US6282253B1 (en) 1997-12-16 1997-12-16 Post-filtered recirculating delay-locked loop and method for producing a clock signal

Publications (1)

Publication Number Publication Date
TW409463B true TW409463B (en) 2000-10-21

Family

ID=25537043

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120887A TW409463B (en) 1997-12-16 1998-12-23 Post-filtered recirculating delay-locked loop and method of operation

Country Status (5)

Country Link
US (1) US6282253B1 (zh)
EP (1) EP0924861B1 (zh)
JP (1) JP4057726B2 (zh)
DE (1) DE69835135T2 (zh)
TW (1) TW409463B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6125157A (en) * 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment
US6567489B1 (en) * 1999-02-08 2003-05-20 Texas Instruments Incorporated Method and circuitry for acquiring a signal in a read channel
US7324621B2 (en) * 2001-03-29 2008-01-29 Intel Corporation Locked loop circuit
US6995590B1 (en) * 2003-09-22 2006-02-07 Altera Corporation Hybrid phase/delay locked loop circuits and methods
US7138845B2 (en) * 2004-07-22 2006-11-21 Micron Technology, Inc. Method and apparatus to set a tuning range for an analog delay
US20060044032A1 (en) * 2004-08-24 2006-03-02 Tyler Gomm Delay-lock loop and method having high resolution and wide dynamic range
US7227809B2 (en) * 2005-10-14 2007-06-05 Micron Technology, Inc. Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration
US7423465B2 (en) * 2006-01-27 2008-09-09 Micron Technology, Inc. Duty cycle error calculation circuit for a clock generator having a delay locked loop and duty cycle correction circuit
US8073890B2 (en) 2006-02-22 2011-12-06 Micron Technology, Inc. Continuous high-frequency event filter
US20080303820A1 (en) * 2007-06-05 2008-12-11 Lecroy Corporation Common Phase Error vs. Time Display

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345119A (en) * 1992-09-16 1994-09-06 At&T Bell Laboratories Continuous-time filter tuning with a delay-locked-loop in mass storage systems or the like
US5646564A (en) * 1994-09-02 1997-07-08 Xilinx, Inc. Phase-locked delay loop for clock correction
JPH0897714A (ja) * 1994-09-29 1996-04-12 Toshiba Corp クロック信号発生回路
US5796673A (en) * 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
US5727037A (en) * 1996-01-26 1998-03-10 Silicon Graphics, Inc. System and method to reduce phase offset and phase jitter in phase-locked and delay-locked loops using self-biased circuits
US5790612A (en) * 1996-02-29 1998-08-04 Silicon Graphics, Inc. System and method to reduce jitter in digital delay-locked loops
KR100640568B1 (ko) * 2000-03-16 2006-10-31 삼성전자주식회사 마스터-슬레이브 구조를 갖는 지연동기루프 회로

Also Published As

Publication number Publication date
US6282253B1 (en) 2001-08-28
EP0924861A2 (en) 1999-06-23
JP4057726B2 (ja) 2008-03-05
DE69835135T2 (de) 2007-05-31
JPH11317650A (ja) 1999-11-16
DE69835135D1 (de) 2006-08-17
EP0924861B1 (en) 2006-07-05
EP0924861A3 (en) 2002-08-07

Similar Documents

Publication Publication Date Title
JP4718576B2 (ja) Ddrメモリデバイスのデータ出力のデューティサイクル制御及び正確な調整のための複数の電圧制御された遅延ラインの利用
JP4807909B2 (ja) 位相同期回路および位相同期化方法
US6990163B2 (en) Apparatus and method for acquiring phase lock timing recovery in a partial response maximum likelihood (PRML) channel
JP4868353B2 (ja) 遅延固定ループ
US6028727A (en) Method and system to improve single synthesizer setting times for small frequency steps in read channel circuits
JP5055448B2 (ja) ディレイロックループのディレイロック状態の情報の使用が可能な半導体素子
TW409463B (en) Post-filtered recirculating delay-locked loop and method of operation
JPH1186545A (ja) Dll回路及びそれを利用した半導体記憶装置
US20110169537A1 (en) Multi-phase signal generator and method
JP2010193493A (ja) 遅延ロックループのための初期化回路
JPH06290545A (ja) クロック再生装置
JPH09153262A (ja) ディジタル情報信号再生回路及びディジタル情報装置
JP3481148B2 (ja) Dll回路を有する集積回路装置
US20070064837A1 (en) Circuits and methods for acquiring a frequency of a data bitstream
JPH11261412A (ja) 位相比較回路
JP2001210020A (ja) 記録情報再生装置
JP3415891B2 (ja) パケットデータ再生システム
US20060250169A1 (en) Apparatus for enabling duty cycle locking at the rising/falling edge of the clock
JPH11127063A (ja) 集積回路装置
CN108365845B (zh) 快速响应的无参考频率检测器
KR100331571B1 (ko) 90도 위상 전이기를 구비하는 직교 클락 발생장치
KR101347283B1 (ko) 카스 레이턴시 회로 및 이를 구비하는 반도체 메모리 장치
JP2756116B2 (ja) データ弁別回路
JP2982138B2 (ja) ビット位相同期回路
JPS5997231A (ja) 位相同期回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees