經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（1 ) 發明背景 目前複合之數位系統含有儲存裝置，有限狀態機器， 及其他此種結構，此由各種定時方法控制資訊之流動。反 之，合倂性之邏輯裝置（此通常爲異步）無需以時間爲基 礎之控制信號，用於其操作.上。理想之合倂性邏輯電路之 .輸出在任何時間由其輸入完全界定。然而，在許多數位電 路中，宜使電路之輸出取決於現在及過去之輸入。其輸出 取決於此種輸入之數位.電路稱爲順序電路。此式電路之一 副組爲異步順序電路，此需要控制信號來標記時間之經過 ，及從而劃分現在輸入及過去輸入。一時脈信號供此用途 ，從而控制數位資訊之自一儲存位置轉移至另一位置。 一理想之時脈信號僅爲一邏輯高位準及一邏輯低位準 間之周期性^交替。目前之邏輯電路普通皮用多相時脈。此 定時設計可使用二相或四相時脈，或可使用甚至更多相。 各種相位通常不重疊，以儘量避免數位電路中普通所發生 之競跑情況及危險。 當在正常作用情況下，一電路有可能在其輸入端上產 生可能週期不定之正或負脈波，而當不應有此變遷發生時 ，發生危險。此可例如在設計者未能適當減少邏輯項時發 生。另一方面，當電路之輸出一部份由先接收二或更多之 上升或下降邊緣之何者作爲電路之輸入信號來決定時，發 生一競跑情況。此一情況通常由同步信號於一時脈信號來 避免，其意爲信號與時脈信號關連（及相互關連），俾此等 信號可安全地驅動由該時脈信號定時之電路。此一競跑情 ----.J-----— 裝--------•:訂-----' 威 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -4 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（2 ) 況如不採取步驟來避免’會產生一侏儒脈波於電路之輸出 端上。由於良好界定之定時關係不可能存在於此等輸入信 號之間，故侏儒脈波之週期及幅度均不確定。競跑之一可 能來源爲由於有關之定時關系不確定’而致定時信號之分 配不適當。 由於近代數位系統通常變化極大’故由時脈驅動之裝 置數可能超過時脈產生電路之驅動輯力。此通常發生。在 此情形，一時脈信號使用一或更多驅動電路分配，因爲時 脈電路不能直接驅動所有裝置。當使用多個時脈驅動器時 ，受驅動之電路劃分爲邏輯副電路，及每一時脈驅動器之 輸出用以驅動此等副電路。信號傳播通過每一時脈驅動電 路之延遲可能不同。呈現於每一驅動電路上之負載亦可能 不同，亦引起每一時脈驅動電路之輸出不同。此等不同稱 爲時脈歪斜。 一般言之，資訊自與較後時脈同步之一信號轉移至由 較旱時脈定時之電路元件可正確作用。然而，資訊自較旱 時脈轉移至較晚時脈則可能遭遇問題。例如，如二正反器 串連’以第一正反器提供輸入至第二正反器，則電路應作 用如一轉移記發器。如提供二分開之時脈，二正反器各一 ，且第二正反器與第一正反器同時或在其前定時，則二正 反器可裝載相同之資料，且故此未能作用如轉移記發器。 在此情形，二時脈需以某種方法同步。 同樣’使用第一時脈操作（此由操作於一第二時脈上 之一第二數位電路取作輸入）之一第一數位電路之輸出常 I I. n ^1. ^111 —i — —訂 I I ^'--»線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5- 經矛-部中央if.-iv-^hJT消处合作；^印^ A7 B7 五、發明説明（3 ) 需與第二時脈同步。此在由使用者，感測器，或其他此種 輸入源所產生之異步輸入上亦如此。 圖1顯示若干處理構想。圖1顯示一時脈激發信號 rclk_en 100，由一控制信號接收器102自一匯流排控制輸 入1〇4(自一匯流排（未顯示）接收）產生。時脈激發信 號rclk_en 100激發產生時脈rclk 110。亦自匯流排接收 '一匯流排時脈112。匯流排時脈112提供至一相位偵測 器Π4及一延遲鎖定環路116。相位偵測器114比較匯流 排時脈112及時脈mclk 120，此亦對控制信號接收器102 定時。相位偵測器114產生一相位差信號122,此代表 匯流排時脈1 12及mclk 120間之相位差。延遲鎖定環路 116由變化延遲匯流排時脈112，產生一主時脈dllclk 130。延遲鎖定環路116使用相位差信號122，以設定保 持mclk 120與匯流排時脈112所需之延遲量。 圖1之電路依以下方式作用。時脈dllclk 130饋送 至一反相器132，此驅動一第一 ”反及"閘134及一第二 "反及”閘136。第一"反及"閘134之第二輸入端連 接於電壓Vdd 160之高位準，使第一"反及"閘134之 輸出追隨反相器132之輸入。第一"反及"閘134輸出一 延遲版本之dllclk 130，此然後通過一反相器串140，並出 現如mclk 120。同樣，第二"反及"閘136驅動一反相 器串150，並出現如rclk 110。反相器串150用作時脈驅 動電路‘，使rclkllO可驅動大量之裝置。 第二"反及"閘136之功能在使rclk 110不作用。 本紙張尺度適川中國國家榇準（CNS ) A4規格（210X297公釐） Ί-II----— 裝-------訂------練 (請先閲讀背面之注意事項再填寫本頁) -6- 經濟部中央標準局員工消費合作社印製 A7 ______B7_ 五、發明説明（4 ) 第一”反及''閘134之功能在維持在產生rclk 110及 mclk 120中所遭遇之延遲相等。由於由dllclk 130產生 rclk 110中所遭遇之延遲等於由dllclk 130產生mclk 120 所遭遇之延遲，故rclk 110與mclk 120同步，唯在由 rclk„en 100激發之前，rclk 1 10並不產生。只要產生 rclk 110及mclk 120之延遲保持相等，故此可使用其他 裝置’以取代第一"反及M閘134及第二"反及"閘 136，諸如"反或"閘或三穩裝置。然而，在由dllclk 130產生rclk 110中所遭遇之延遲應恆等於在產生mclk 120所遭遇之延遲。由於在由dllclk 130產生mclk 120 所遭遇之相位延遲確定（即該延遲爲可計算及/或可量度 者，雖可能不知道），故mclk 120及dllclk 130間有可 計量之相位關係存在。延遲鎖定接收器之一例說明於美專 利請書代理者案號18081-0003 00，題爲"時脈延遲調整用
V 之延遲鎖定環路"，發明者爲Thomas H. Lee， Mark Johnson， Benedict Lau， Leung Yu， Bruno W. Garlepp， Yau-Fai Chan，Jun Kim，ChanhVi Tran，及 Donald Stark ，及讓渡給本發明之受讓人Rambus公司，且其整個列作 參考。 圖2A顯示波形，此可由圖1所示之電路作用產生。 在此整個討論中，前圖之信號或元件使用原參考編號標示 。而且，使用理想化之信號波形，以簡化討論。如顯示於 圖2A， dllclk 130之波形爲方波，具有50%責任週期 及一週期（T3-T0)。如顯示於圖2A，圖1之rclk 110及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X.297公釐） (請先閱讀背面之注意事項再填寫本頁) •裝· "訂 經濟部中央標準局員工消費合作社印製 A7 B7 __ 五、發明説明（5 ) mclk 120爲dllclk 130之簡單延遲之版本，假定該電路 作用於標稱情況下，且有關rclk 110， rclk_enl00有效。 此等標稱信號由線跡rclk_nom 202及mclk_nom 204標币 〇 然而，dllclk 130及圖.1電路之輸出間所遭遇之延遲 受諸如溫度，電源電壓，處理參數等變數及其他此類變數 之影響。例如，在低操作溫度及高電源電壓及快處理，圖 1電路提供較短之延遲，如由線跡r/ mclk_快210表示 。 線跡1·/ mclk_快210遭遇一延遲（T1-T0)，如由變遷 2 1 1表不。 或且，一低電源電壓，高操作溫度，及慢處理大爲增 加所遭遇之延遲。此一情況在圖2A中由一線跡r/ mclk_ 慢215表示，此遭遇一延遲（T4-T0)，如由一變遷216 指示。處理參數之變化亦可改變由圖1電路所提供之延遲 ，使延遲較長或較短，此視參數及其變化之方式而定。如 此，dllclk 120及rclk 1 10或mclk 120間之相位關係不 定（唯爲可量度者），因爲隨負載，處理，電壓，溫度， 及其他因素而定_。此等情況之任一可在使用先行技藝之電 路產生rclkllO上引起誤差。 在作用中，圖1電路產生rclk 110及mclk 120， 其方式在保持rclk 110及mclk 120大致同相。此經由仔 細之電路設計，考慮及由此等時脈信號所驅動之負載，反 相器串140及150中反相器之比例，"反及"閘134及 136 ，此等元件之實際配置，及其他考慮達成。 -*—/ \—. ^1- I ΙΊ n. n n . -n I n 1^1 —J I n I 1. 、 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8- A7 _B7_ 五、發明说明（6 ) 圖2B， 2C，及2D爲相位圖，與圖2A之各線跡 相對應。圖2B顯示由rclk_nom 202及mclk-nom 204所 代表之標稱相位延遲。時脈dllclk-nom顯示如具有相位 0° 之一向量 220，時脈 rclk-nom 202 及 mclk-nom 204 顯 示如一向量221。向量221落後向量220約180° 。 在 此等圖中，dllclk 130 及 rclk-nom202/mclk-nom 204 間所 遭遇之延遲由以下提供： TDclay = Φ /3 60 ° * TDLLCLK "0 ( 1 ) 其中，TDelay爲所遭遇之延遲，Φ爲相位差，及 Tcuuu Π。爲dllclk 130之週期。如此，向量221較向量 220落後0.5Tdllt:lkl3。’此在圖2 B中顯不如一週期YDelay 2 2 2。此週期等於圖2A中之時間（T2-T0)。 在圖2A中，dllclk 130自。至180°有效，及自 180°至360° (即0° )無效。如有關圖2E所詳細討論 ，當dllclk 130無效時（即在180°及360°之間），rclk _nom 202可由圖1電路安全同步。此同步點標稱上在 dllclk 130之無效相位之中心之一點處（即在約270°之相位 角度處） 圖2C及2D分別顯示當r/mclk_快210及r/mclk_ 慢215時，圖2A所示之情形。在此二圖中，dllclk 130亦顯示如一向量220。時脈r/mclk_快210在圖2C 中顯示如一向量223。由於前述環境及處理因素，向量 Ί M.. 丨裝 一-ITI 泳 (請先閲讀背面之注項再填寫本頁) 本紙张尺度適用中國國家標率（CNS ) Α4规格（210Χ297公嫠） -9- A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（7 ) 223較向量220落後僅45° 。此轉換至約0.125Tdn = u 13。 ，此在圖2C中顯不爲一週期TDuUyU。此週期等於圖2A 中之時間（T1-T0)。圖2D顯示r/mclk_慢210爲一向 量225。向量225落後向量220 —大量，約382° ，亦由 於前述環境及處理因素所起。此轉換至約l_〇6T<nuu "。，在 圖2C中顯示爲一週期Td clay 224。 此週期等於圖2A中之 時間（T4-T0)。 圖2E顯示rclk_en 100及dllclk 130間之較宜之定 時關係。當dllclkl30無效時（即低位準），rclk_en 100 在時間TO進入有效（在此例中，高位準），從而使dllclk 130可傳播通過反相器132，"反及"閘136,及反相 器串150，因而提供其自已之一延遲之版本rclk 110。由 dllclk 130所遭遇之延遲在圖2E中由一變遷230表示 ，具有時間（T2-T1)。 不幸，如顯示於圖2F，僅使rclk_en 100在任何時間 點上變爲有效會引起侏儒脈波之產生。在圖2F中，rclk_ en 100在時間TO進入有效（即高位準），此係在dllclk 130亦爲有效（即高位準）時之期間中。由於圖1之電路 僅爲一合倂性電路，故rclk 110在rclk_en 100及 dllclk 130二者均爲高位準之任何時間進入高位準，唯由 於電路內之延遲而在較後之時間。此爲存在一競跑之情形 ，在此情形，產生一侏儒脈波235。侏儒脈波235之 前緣與rclk_enl00有關，如由變遷240表示。此二邊緣 間之延遲爲（T0-T2)，且等於dllclkl30及rclk 110間所 (請先閱讀背面之注意事項再填寫本頁) .裝· 訂 線 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10- 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（8 ) 遭遇之延遲 (T5-T4)，如由變遷245表示。侏儒脈波235之下降 邊緣235發生於時間T3，並相當於dllclk 130在時間 T1處所發生之下降邊緣。 具有不確定幅度及時間之诛儒脈波235爲非所需， 因爲此會引起斷續之失敗，此視異步輸入之定時及電路之 性質而定。此影響可包括無法滿足由時脈驅動之電路之定 時限制，在雙穩裝置中產生介穩狀態，一此受驅動之電路 不與其另外部份同步，以及其他不要之影響。 此等問題之一普通解決辦法爲加裝一閂或正反器，以 管制討厭之控制信號。圖3顯示此一解決辦法。使用一閂 300 來使 rclk_en 100 dllclk 130 同步。時脈激發 rclk_en 100由閂300管制，從而產生一管制版本之rclk_en 100 ，即一時脈激發信號g_rclk_en 310，此提供至第二"反 及"閘136。在使用正反器來管制輸入中，g_rclk_en 310 被禁止激發rclk 110之輸出，直至dllclkl30有效爲止 。使用此普通解決辦法所產生之波形顯示於圖4A，4B，及 4C。 圖4A顯示當dllclk 130在低位準時，rclk_en 100 進入高位準之情形。如顯示於圖2E，此情形甚至對圖1 所示之電路不會引起問題。在圖3所示之電路中，此情 形亦經正確處理。在圖4A，rclk_en在時間T0進入高位 準，但需等待d 11 c 1 k 1 3 0之次一上升邊緣。此發生於時間 T1，如由變遷400表示。在時間Tl， dllclk 130之上 (請先閲讀背面之注意事項再填寫本頁) •裝· 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 經濟部中央標準局員工消費合作社印製 A7 B7_五、發明説明（9 ) 升邊緣定時控制rclk_en 100之有效狀態進入閂300中， 從而在閂300之輸出上產生一上升邊緣。此在圖4A顯示 如£_]：(：11<;_611 310在時間T1處之上升邊緣，並由變遷405 表示。爲簡單起見，此時間關係在圖4A中顯示爲瞬間； 在實際電路中，此變遷405有一些延遲，此可使g_rclk _en 310進入有效受延遲一週期之dllclk 310。 此時，dllclk 130受激發通過S相器串150，及 dllclk 130傳播，在時間T2處出現，此由變遷420表示 。此變遷之時間等於dllclk 130產生時傳播通過反相器串 150所遭遇之延遲。 圖4B顯示與圖2F類似之情況。然而，取代產生如 圖2F所示之一侏儒脈波者，圖3電路有效延遲g_rclk_ en 310之施加於第二"反及”閘136上，直至諸如 dllclk 130變遷至有效狀態之時間爲止。如顯示於圖4B ，rclk_enl00在時間T3變爲有效，此時dllclk 130亦 爲有效。如無閂300，會產生如圖1電路所呈現之一侏儒 脈波。然而，rclk_en 100並不直接施加於第二"反及" 閘136上，而是由dllclk 130管制通過閂300。此依賴性 在圖4B中由變遷425表示。當dllclk 130在時間T4 時變爲有效時，rclk_en 100已爲有效。此傳播通過睜 300，導致g_rclk_en 310亦變爲有效。此變遷由一變遷 430表示，爲簡單起見，此亦顯示爲瞬間。dllclk 130之一 脈波435然後傳播通過反相器串150，並出現如rclk 110 之一脈波440，如先前。此發生於時間T5。脈波435(由 I~. I ' 衣 "~-訂 — 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0'〆297公釐） -12 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（1〇 ) G一RCLK—EN 310激發）及脈波440間之延遲由一變遷 445表示，此等於脈波435所遭遇之延遲時間（T5-T4)。 然而’由圖3所示電路所提供之解決辨法有其本身之 問題。任何雙穩裝置（即含有正反器，閂，或其他交換 電路之電路）在適當之輸入情況下，會有所謂介穩性。 數位邏輯電路正常具有二穩定狀態，此爲其所含之元 件之定態轉移功能之一功能。然而，此等轉移功能中有一 第三平衡點存在。此稱爲介穩狀態，且發生於代表邏輯〇 及邏輯1之電壓位準間之半路點附近。然而，此並非真正 之穩定工作點’因爲散亂之雜訊會驅動工作於此點上之電 路至二穩定工作點之一（即邏輯〇或邏輯1)。而且，此介 穩狀態持續一不定之時間，產生在此狀態中由元件所驅動 之電路會發現本身在未知狀態中經一不確定之時間，且一 旦該介穩性解決，幾乎確定脫離同步。 此一現象由圖4C之線跡顯示。在圖4C中，rclk_ en 100甚至較圖4A及4B爲晚之時間T6施加。然而， dllclk 130之一上升邊緣亦發生於時間T6。此導致一競跑 情況。因爲此等發生於大致相同之時刻（即在違反閂300 之建立及保持時間之一時刻），置閂300之輸出g_rclk_ en 310於介穩狀態。此情況由變遷450及455表示，此 指示rclk_en 100及dllclk 130二者驅動應發生於g_rclk __en 310中之變遷。g_rclk_en 310之該介穩狀態在不確定 之時間內解決爲一高位準（如顯示於圖4C)。此然後驅動 rclk_glitch 475，如由變遷 470 表示。時脈 rclk_glitch .——I-----、丨裝-------訂-----/'丨.線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13 - 經濟部中央標準局員工消費合作杜印製 A7 B7五、發明説明（11 ) 475然後可正常作用，但可能反映由g_rclk_en310之介穩 所引起之一延遲版本之短脈波，成侏儒脈波形狀。後者情 況由侏儒脈波475顯示，此發生於時間T7。如發生此， 由rclk_glitch 475所驅動之電路之同步可能喪失，導致此 等電路作用不正常。 雖此種問題可由設計之改變解決至某程度，但不能消 除。量度可預期發生此失敗之頻率之措施稱爲失敗間之平 均時間（MTBF)。然而，此數字難以計算，且隨製造裝置 所用之方法及諸如溫度及電源電壓等操作情況之改變而變 化。而且，由使用此分析方法，並不消除失敗之可能性。 故此，需要一種電路構造，此除去由圖1電路所產生 之侏儒脈波及圖3電路所遭遇之偶然介穩性之可能。換言 之，此一電路應無由時脈管制所引起之失敗之可能。此一 電路應使激發信號，諸如rclk_en 100可與時脈信號，諸 如dllclkl30同步，具有最小之潛伏期，且對處理改變及 諸如溫度及電源電壓等環境參數不敏感。 發明槪要 ..本發明方法隹括使用一第一時脈信號來產生一列中間 時脈信號之步驟。一控制信號然後與該列中間信號之一或 更多連續同步。例如，同步可自該列時脈信號之連續之每 一個之最後一個進行至該列時脈信號之一第一個。如需要 ，控制信號可與第一時脈信號同步。控制信號假定與該列 時脈信號之最後一個同步，此亦用作一第二時脈信號。此 ----1-----' '—裝一---_---.訂-----'"線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- A7 B7 經濟部中夬標準局員工消費合作杜印製 五、發明説明（12) 一相位關係需爲大致可決定者，但可由於環境，處理，及 其他因素^改變，如果此等因素之影響可計量。 〃本發明方法:由逐漸轉移控制信號之相域來解決上述先 ' '一 行技藝之問題。本發明使在內部時脈之相域中之控制信號 可與外部時脈同步，當外部.時脈之相位上與內部時脈之相 位大不相同時。在同步控制信號於外部時脈時，本發明避 免產生侏儒脈波，同時在最少之可能之時間量（即最低之 潛伏期時間）中提供與外部時脈同步之控制信號。由於本 發明無與同步有關之失敗模式，故MTBF無限大，且故此 ，無需關心。此亦意爲由此驅動之電路之適當作用無此種 危險。 在一第一方向上傳播之一列延遲之中間時脈信號由一 第一時脈信號產生。在該列中間時脈之終產生一第二時脈 信號。一控制信號輸入至一串電路元件，此使所接收之控 制信號再行與中間時脈信號之一同步，傳播於與第一方向 相反之一方向上。該同步鏈之第一電路元件由最後中間時 脈定時，第二同步元件由第二至最後中間時脈定時，依此 類推，。 控制is號如此沿該列中間時脈還回，逐漸轉移其相域 自一時脈信號至另一時脈信號。換言之，此方法使控制信 號沿每一中間時脈移動一級相位。如使用—四級鏈，則同 步信號在四級中還回至完全同步。級數取決於第一及第二 時脈間之相位及時間關係。如此，控制信號逐漸自第二時 脈之相域轉移至第一時脈之相域。 —Ί— ~^---「—裝-------'訂-----丨線 (請先閲讀背面之注意事項再填寫本頁) 本紙張又度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） -15- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（13) 由參考說明及其附圖之其餘部份，可進一步明瞭本發 明之性質及優點。 圖1爲先行技藝之雙時脈驅動電路之一實施例之電路 圖； 圖2A爲定時圖，顯示.圖1電路接受變化之環境情況 時所遭遇之延遲； 圖2B爲圖1電路在正常操作參數中之作用之相位圖 圖2C爲圖1電路在會使電路作用較快之操作參數中 之作用之相位圖； 圖2D爲圖1電路在會使電路作用較慢之操作參數中 之作用之相位圖； 圖2E爲圖1電路之適當作用之定時圖； 圖2F爲定時圖’顯市圖1電路產生诛儒脈波； 圖3爲先行技藝之雙時脈驅動電路之另一實施例之電 路圖； 圖4A爲圖3電路之適當作用之第一定時圖； .圖4B爲圖3電路之適當作用之第二定時圖； 圖4C爲定時圖，顯示圖3電路之介穩性； 圖5爲本發明之一實施例之方塊圖； _ 圖6A爲本發明之一實施例之電路圖，此遵循圖5所 示之構造； 圖6B爲在圖6A電路作用之期間中所發生之相位轉 移之第一定時圖； 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -16 - ：---Γ------、丨裝-------訂-----）線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（14 ) 圖6C爲圖6A電路在標稱速度上工作時作用期間所 發生之相域轉移之相位圖； 圖6D爲圖6A電路在較標稱操作速度爲快工作時作 用期間所發生之相域轉移之相位圖； 圖6E爲圖6A電路在較標稱操作速度爲慢工作時作 用期間所發生之相域轉移之相位圖； 圖6F爲圖6A電路之適當作用之第二定時圖； 圖7爲本發明之另一實施例之電路圖，此遵循圖5 所示之構造；及 圖8爲定時圖，顯示諸如圖6A及7所示之本發明 電路中可能發生之最大延遲。 主要元件對照表 —-------1 裂----^---；訂-----、，線 (請先閲讀背面之注意事項再填寫本頁} 102 控制信號接收器 112 匯流排時脈 114 相位偵測器 122 相位差信號 132 反相器 134 "反及"閘 150 反相器串 500 外部時脈 505 電路元件 510 內部時脈 515 中間時脈 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（15 ) 530 控制信號 較佳實施例之詳細說明 本發明方法在解決先行技藝之問題，逐漸轉移控制信 號之相域自內部時脈至外部.時脈。圖5顯示本發明方法 具體之一設計之方塊圖。如前，先前各圖中所呈現之元件 之使用相同之參考編號標示。如顯示於圖5，一外部時脈 500(例如，圖1之dllclk 130)饋送至一電路元件505。 電路元件505具有若干功能，並可爲若干不同裝置之一 。電路元件505之一功能爲產生一內部時脈510(例如圖 1 之 mclk 120)。 而且，當外部時脈500施加於電路元件505上時， 電路元件505連續產生一列中間時脈515(1)-(N)。中間時’ 脈515(1)-(N)爲外部時脈500之增加延遲之版本。內部 時脈510落後外部時脈500 —未知之時間。中間時脈 5 15(1)落後外部時脈500此量之一分數。每一連續之中 間時脈宜落後其前者一相同之量。最後，內部時脈5 1 0 落後中間時脈515(N) —相同之量。雖此等信號之一落後 其前者之量可不相同，但爲求簡單及可靠，此等信號間之 延遲宜大致相同。此乃由於特定信號及在該點上同步之信 號間之差應不超過一最大値之故，以後述之。然而，如滿 足適當之時間限制（即每一中間時脈間之相位延遲並不太 大），則可使用一副組之此等信號來同步一控制信號520 。由於中間時脈515(1)-(N)及內部時脈510爲外部時脈 (請先閲讀背面之注意事項再填寫本頁) •裝· -訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18- 飪沪-部中央榀準而B.T消货合作办印掌 A7 B7五、發明説明（16) 550之延遲之版本，故內部時脈5 10等於中間時脈，此 等跟隨中間時脈515(N)之後。 圖5電路接收一控制信號（int_clk)530，作爲一輸入 。內部時脈510對產生控制信號(int_clk) 530之電路定 時。如此，此可意爲控制信號（int_clk)530與內部時脈 5 1 0同步，或至少在相位上足夠接近，故二信號可安全同 步。一電路元件535接收控制信號（int_clk)530，作爲一 輸入。電路5 35且接收內部時脈510，中間時脈515(1)-(N) ，及外部時脈550，作爲輸入。 電路元件535依以下方式作用。控制信號（int_clk) 5 30先由電路元件535再行與內部時脈510同步。結果 之信號然後與中間時脈515(1 )-(N)之每一個連續同步，逐 漸轉移控制信號之相域。最後，在中間時脈5 1 5 (1)之相域 中之控制信號由電路元件535與外部時脈500同步，產 生控制信號（ext_clk)540。控制信號（ext_clk)540故此與 外部時脈500同步，且然後可用以激發進來之時脈信號 (未顯示）。例如，控制信號（ext_clk)540然後可用作圖 1中之rclk_en 100，俾激發由反相器串150產生rclk 11 0 ，而不致出現產生侏儒脈波或引起有關定時失效之可能。 或且，如控制信號（int_clk)530之相位足夠接近內部時脈 510，則控制信號（int_clk)530之與內部時永510之再行 同步可能並無需要。同樣，再行同步之控制信號之相位可 足夠接近外部時脈500，俾可使用再行同步之控制信號， 而無需與外部時脈500再行同步。 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 k' 本紙張尺度適扣中國國家標準（CNS ) A4規格（210X297公釐） -19- 經於部中夾榀準T;消费合作.#印ΐ! A7 ___ B7 五、發明説明（17) 電路元件505可爲若千任何裝置之一，但需能產生 延遲版本之內部時脈500，如前述。在實際上，電路元件 5 05可簡單地由必需數之延遲元件構成，此亦宜在所產生 之信號間提供大致相似之延遲。然而，電路元件505通 常爲一時脈驅動電路，此可分配外部時脈500於若干電路 元件中，與內部時脈51〇同樣。例如，可使用一串反相器 ，以提供此驅動能力。該串反相器由較小之反相器開始， 能驅動稍較大之反相器。此繼續至一點，在此，最後之反 相器能驅軌必需數之電路元件，與內部時脈5 1 0同樣。 此一電路與圖1所示者相似，如反相器串140。然而，本 發明方法之一電路並無其缺點，亦無圖3所示電路之缺點 〇 圖6A-6F顯示此一實施，及其所屬之波形。圖6A顯 示圖5之方塊圖之一電路實施。此電路使用來自圖1所 示電路之電路元件，但避免其隨帶之問題。如在圖5，圖 6A之電路顯示一電路元件505，此接收外部時脈500作 爲輸入，並產生內部時脈510。電路元件505亦產生中間 時脈600，602，及604，此用作圖5中之中間時脈515(1 MN)之例。在內部，電路元件505包含反相器132，第 一"反及"閘134，及反相器串140，如顯示於圖1。 外部時脈500及內部時脈510分別相於圖1之dllclk 130 及 mclk 120。 如在圖5中，圖6中之控制信號（int_clk)530由電 路元件5 3 5接收，並自電路元件535出現’作爲控制 本纸張尺度適扣中國國家標準（CNS ) Α4規格（210 X 297公釐） 1--：-----i 、装----,--訂------ (請先閲讀背面之注意事項再填寫本頁) -20- A7 B7 五、發明説明（18) 信號（ext_clk) 540 。如前述，控制信號（int_clk) 530 由電路元件535轉移自內部時脈510之相域至外部時脈 500之相域。在圖6A中，電路元件535宜包含閂610， 612 ’ 614，616，及618。然而，如控制信號及內部時脈（ 及/或外部時脈）在相位上足夠接近，則閂610 (及/ 或閂618 )可省除。每一閂用以對控制信號（int_clk) 530 中之變遷再行定時於一相域，相當於激發一特定閂之信號 (或其反，以後述之），從而產生與每一閂相對應之一中間 控制信號。閂610由拉其輸入至低位準（由預設定）來發 動，使用例如一拉下裝置。一旦電路元件535作用相當 久，足夠發動之輸入傳播通過電路元件535時，則此閂亦 發動閂612，614，616,及618。此通常爲一系統發動週 期之一部份。 圖6B顯示在圖6A所示之電路之作用期間所產生之 波形。由於外部時脈500已自時間T0施加充分長之時間 ，故圖6A所示之時脈信號在一定態中。爲簡單起見，外 部時脈500及內部時脈510間之總延遲時間採取等於一 時脈週期。如此，使用圖6A之電路，中間時脈600較之 外部時脈500延遲約一時脈週期之四分之一，如由一變遷 620所示，因爲使用四延遲器之故。同樣，各中間時脈 間之延遲亦約爲一時脈週期之四分之一，中間時脈604及 內部時脈5 10間之延遲亦如此。如此，在此組態中，需 要一時脈週期之延遲來再行同步控制信號（int_clk) 530， 以變成控制信號（ext_clk) 540。此等延遲在圖6B中由變 (請先閲讀背面之注意事項再填寫本頁) .裝. 訂 本紙張尺度適川中國國家標準（CNS ) A4規格（210X 297公釐） -21 - 經浐部中次"枣ΛΒ-Τ'消贽合作扣卬？4 A7 B7 五、發明説明（19) 遷622 ， 624 ，及626顯示，俾與圖6A之電路平衡。 閂610，612，614，616，及618各對控制信號（int_ clk)5 30再行定時於一新相域，分別產生圖6B所示之中間 控制信號Q610，Q612，Q614，及Q616。時脈信號（int_ elk)自內部時脈510之相域逐漸轉移至外部時脈500之 相域，產生控制信號（ext_clk)540。爲降低潛伏期，各閂 之激發輸入交替於正相及反相輸入之間。此具有交替閂定 控制信號（int_clk)530於圖6B所示之波形之上升及下降 邊緣上（由變遷630，632，634，及636顯示）。圖6A 所示之實施例依以下方式作用。 控制信號（int_clk)530在時間T0進入有效，且其後 保持於高位準，直至由此激發之時脈變爲不作用爲止。控 制信號（int_clk)530宜先由閂610閂定於時間T1，使用 內部時脈510作爲激發信號。閂610之輸出由閂612閂 定於時T2，使用中間時脈604作爲激發信號。此相域之自 內部時脈510改變至中間時脈604在圖6B中由變遷 630表示。閂612具有一反相激發輸入端，俾610之輸 出閂定於中間時脈604之上升邊緣上。此使閂610之輸 出可由閂612閂定較之該閂之激發輸入端爲正相時（如此 ，閂定於中間時脈604之下降邊緣上）快一半之時脈週 期。 此過程在閂614及616上重覆，如由變遷632及 634表示。最後，由閂6 1 8輸出之信號在相位上足夠接近 由外部時脈500閂定者，如由變遷636表示。如此，控 本紙張尺度適用中國國家標準（CNS ) Α4規格（210ΧΖ97公釐） I----^1-I — J J •裝----..---訂 (請先閱讀背面之注意事項再填寫本頁) -22- A7 ____ _B7___ 五、發明説明（20) 制信號（int_clk)530具有其相域自內部時脈510轉移至外 部時脈500者。在實效上，各閂僅延遲控制信號（int_clk) 530，從而逐漸改變其相域。 圖6C，6D，及6E爲相位圖，分別與圖2B，2C， 及2D相當，並顯示圖6A之電路在此等各情況中之作用。 圖6C顯示控制信號（int_clk)530之再行定時，此顯示如 一向量642，具有標稱相位延遲180° 。外部時脈500顯 示如具有相位0°之一向量。亦由內部時脈510代表之 向量642落後向量640約180° 。 圖6B所示之各再行同步點（T1至T5)亦顯示於圖 6C。自該圖可知，由自一同步點至次一同步點連續延遲控 制信號（int_clk)530，達成再行定時（向量642)，使用有關 中間時脈之上升或下降邊緣。此過程發生於時間Tx643， 此等於時間（Τ5-Τ1)。時間Τ1相當於外部時脈500之相 域，時間Τ5相當於內部時脈5 10之相域，及其餘之時間 相當於其各別中間時脈之相域。 一相域可視爲一同步點周圍之相位角度之集合，故具 有此等角度之一之一信號可安全地與具有同步點之相位角 度之一信號（即一時脈）同步。如同步並不產生不要之 脈波（例如侏儒脈波），則一信號可安全地同步。故此， 作爲一近似，圖6C所示之同步點各自前一同步點延伸至 後一同步點。故此，與一特·定時脈信號（例如，與內部時 脈510在180°處同步之控制信號（int_clk ) 530 )同步 之一信號可安全地與次一時脈信號（例如，在相位角度 J---^------1:,裝----,--訂------.冰 (請先閲讀背面之注意事項再填寫本頁_} 本紙掁尺度適扣中國國家標準（CNS ) A4規格（210X297公釐） -23- 經浐部中央"'卑而Μ-Τ·ίνί货合作"卬繁 A7 B7 五、發明説明（21) 135°上之中間時脈604)同步。如此，控制信號（int_ elk ) 530安全地自內部時脈5 10之相域再行定時至外部 時脈500之相域，從而產生控制信號（ext_clk ) 540。 圖6D顯示在圖2C所示之情形之控制信號（int_clk) 530之再行定時。外部時脈500再顯示爲具有相位0°之 —向量。控制信號（int_clk)530由一向量644代表。在 此情形，由於上述環境及處理因素對反相器1 32，第一" 反及"閘134，及反相器串140之影響，向量644落後 向量6 4 0僅約4 5 ° 。 此亦可視爲由向量6 4 4所代表之 內部時脈5 1 0及外部時脈500間之延遲，經由受如此影 響之電路元件之僅一短延遲而減小。控制信號（int_clk)530 再行定時所需之延遲故此減小至一時間Tx645。 如自圖6Α明顯可見，中間時脈600-604之定時亦 取決於此等環境及處理因素。故此，當由反相器串140 之每對反相器所引起之延遲（及由反相器132/第一"反及 "閘134所引起者）減小時，各同步點間之相位角度減 小，同時閂延遲對應減小。結果，閂延遲對應減小，及控 制信號（int_clk)530在同步過程中逐步通過較小之相位角 度。如此，本發明之裝置補償環境及處理因素之影響，此 等減小積體電路所呈現之傳播延遲。 同樣，本發明之裝置補償環境及處理因素增加傳播延 遲之影響。圖6E-顯示在圖2D所示之情形之控制信號（ int_clk)530之再行定時。外部時脈500亦顯示如具有相 位0。 之一向量640。控制信號（int clk)530由向量 本紙張尺度適;1]中國國家標準（CNS ) Α4規格（210Χ297公釐） Ί----II ----<·-- (請先閲讀背面之注意事項再填寫本頁) 訂 -24- 經沪-部中戎i?.·準而只.X消費合竹=li印來 A7 B7 五、發明説明（22) 646表示。在此情形，由於上述因素，向量644落後向 量640約385° 。或且此可視爲內部時脈 510(亦由向量646代表）及外部時脈500間延遲之 增加。在此情形，外部時脈500遭遇通過受如此影響之電 路元件之長延遲。控制信號（int_clk)530之再行定時所需 之延遲故此增加至一時間Tx647。·在此，延遲增加，及各 同步點間之相位角度遭遇對應之增加。結果，控制信號（ int_clk)530在同步過程中逐步通過較大之相位角度。如此， 本發明之裝置亦能補償由積體電路所呈現之傳播延遲之增 圖6F另顯示經由圖6A所示之電路所產生之各信號 間之定時關係，及其與圖1所產生之定時信號之關係。爲 求澄淸，應注意控制信號（ext_clk)540相當於圖1之rclk _en 100。 而且，dllclk 130及mclk 120分別相當於外 部時脈500及內部時脈510。而且，如前討論，控制信號 520(即rclk_enl00)同步於內部時脈510(即mclk 120) 。控制信號520宜由脈波int_clk0之下降邊緣在時間 T1上脈動。控制信號（int_clk)530可在T2前之任何時間 變遷（不管建立及保持時間），但應在內部時脈5 10之下 降邊緣時有效（由一脈波int_clkl 655代表），因爲再行 定時在此點開始。 控制信號（int_clk)530之再行定時依圖6F所示之圖 形方式進行，並由一變遷660代表。變遷660相當於變 遷630 ’ 63 2，634，及636 »在時間T3，控制信號（ext_ 本紙張尺度適用t國國家標準（CNS ) A4規格（210X2+97公釐） I--- -L '装----.--訂--------W (請先閲讀背面之注意事項再填寫本頁) -25- :-部中决«.準而消货合作.·^印來 A7 B7 五、發明説明（23 ) clk)540之與外部時脈500之同步完成，如由變遷665表 示。通過電路元件535之延遲等於變遷660之期間（即時 間 T3-T2) 時脈rclk 110然後由控制信號（ext_clk) 540激發。 此自控制信號（ext_clk)540變遷點（即時間T3)發生，此 由一變遷670表示。變遷670表示發生於時間T4處之 一脈波ext_clk4 675可以傳播，以產生rclk 110。自時 間T4，外部時脈500(如由脈波ext_clk4 675示範表示） 傳播通過反相器132，第一第二"反及”閘136及134 ，及反相器串140及150，在時間T5處出現如rclk 110 ，由脈波rclkO 680示範表示，及內部時脈510(即mclk 120)，由一脈波int_clk4 685示範表示，如線跡690及線 跡695分別表示。如所述，由於外部時脈500在產生內 部時脈510及rclk 110中遭遇相同之延遲，故內部時脈 510及rclk 110相互同步。 圖7顯示本發明之另一實施例。電路元件505及其 組成元件，及所有有關信號與圖6 A中者相同標示。該方 法與圖6A中之電路非常相似。然而，使控制信號自內部 時脈510之相域轉移至外部時脈500之相域之元件稍爲 不同。在圖7中，使用通過電晶體及反相器，以取代圖 6A所示之閂。如前述，控制信號（int_clk)530引進於電 路元件535中，並連續同步於內部時脈510，中間時脈 604，602，及600，及最後外部時脈500。同樣，通過電晶 體交替於反相及正相輸入之間，俾信號可儘速傳播橫過各 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填耗本頁) 裝· 訂 -26- A7 B7 五、發明説明（24 ) 電路元件535。 圖8顯示定時限制，使用前圖6B所示之中間時脈 604及內部時脈510之信號。爲本發明電路之適當作用， 需滿足以下條件：
Tcxl_clk>4tinv + 2tp_laich + 2tsu_larch (2)
Fcx__clk<l/(4tinv + 2tp_Ulch + 2t s u _ l a r c 〇 (3) 其中，爲外部時脈500之週期，tu*爲反相器串 140中反相器之一之延遲，爲閂610之延遲（宜由 所有閂引起同樣之延遲），爲閂610之建立時間（ 同樣，所有閂宜呈現相似之建立時間），及爲外 部時脈500之頻率。此等方程式用於諸如圖6A所示之電 路中，其中，中間時脈使用二反相器產生，及使用閂來再 行同步控制信號。以上限制可歸納爲：
Tcxt_cik>d(n**l) (4)
Fcxt_cik<l/(d(n -1)) (5) 其中，T…爲外部時脈500之週期，d爲每一中間時脈 間之延遲，η爲中間時脈（包含內部時脈）數，及Fuum 爲外部時脈500之頻率。如此，可用以連續延遲一控制信 號自內部時脈之相域至外部時脈之相域之延遲器數爲n( 可能有一個以上之數滿足此標準，此視每一延遲元件之延 遲時間及所涉及之頻率而定）。而且，爲Texl_w、之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) •裝· -訂 -27 經浐部中次榀if^幻工消合竹私卬繁 A7 B7 五、發明説明（25 ) 反，並提出以求完整。 如外部時脈500之頻率爲以上Fuuu、，則本發明之 電路不能適當作用。在此情形，傳播通過電路元件535 之信號不能滿足（即次一閂之建立時間）。如此， 傳播之信號未準備妥由次一閂在次一中間時脈信號之下降 邊緣處閂定。此引起介穩定之可能性。至少，此導致控制 信號被延遲另一全時脈週期，大爲增加電路元件535之 整個潛伏期，及因而增加本發明電路之反應時間。此等延 遲在圖8中顯示如變遷800及810。變遷800代表中間 時脈604及內部時脈5 1 0間之延遲，由信號徑路中之二反 相器所引起。變遷810代表閂610之延遲加上由閂610 輸出之時脈信號穩定時及中間時脈604之次一上升邊緣間 所餘留之任何額外時間。 本發明方法之電路具有若干優點。在其作用上，此一 電路避免產生侏儒脈波，同時提供具有最少潛伏期之同步 之控制信號。而且，本發明方法不易發生失敗模式，此會 發生於簡單之管制設計上，而且，避免需要計算MTBF圖 〇 本發明方法對處理變化及裝置特徵大小，以及環境參 數，諸如溫度及電源電壓變動不敏感。例如，電源電壓之 上升（下降）或操作溫度之下降（增加）減小（增加）積 體電路所遭遇之延遲。然而，由於特定之因素加速或減慢 產生內部時脈及同步控制信號之電路，故未見淨影響，且 電路保持同步。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) 1 I ^ L 、裝 I I I 1 I 訂 1^ (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（26) 本發明方法並不限於以上所述。精於本藝之人士知道 可使用不同之電路，並可更改本發明之方法，而不脫離本 發明之精神。精於本藝之人士知道本發明之同步信號之等 效或替代方法。例如，可使用正反器，以取代本發明之問 ，且可由邊緣觸發’俾可在時脈之上升邊緣上同步。此等 等效及替代包含於本發明內。 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 29-