TW398041B - Method of etching - Google Patents

Method of etching Download PDF

Info

Publication number
TW398041B
TW398041B TW87107909A TW87107909A TW398041B TW 398041 B TW398041 B TW 398041B TW 87107909 A TW87107909 A TW 87107909A TW 87107909 A TW87107909 A TW 87107909A TW 398041 B TW398041 B TW 398041B
Authority
TW
Taiwan
Prior art keywords
etching
layer
item
patent application
scope
Prior art date
Application number
TW87107909A
Other languages
English (en)
Inventor
Yue-Feng He
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW87107909A priority Critical patent/TW398041B/zh
Application granted granted Critical
Publication of TW398041B publication Critical patent/TW398041B/zh

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

2449TWF.DOC/006 2449TWF.DOC/006 經濟部中央標準局貞工消費合作社印製 A7 ______B7 五、發明説明(丨) ~ 本發明是有關於一種蝕刻的方法,且特別是有關於一 種應用於多晶砂蝕刻的方法。 習知蝕刻的方法可分爲兩個主要階段,第一是主蝕刻 (Main Etching ),第—是過触刻(〇ver Etching )。通常 主蝕刻是利用触刻選擇率比較差,但蝕刻速率快的條件, 進行至蝕刻終點。之後爲了確保蝕刻步驟有徹底的將被蝕 刻的薄膜加以淸除,會在初步的蝕刻終了之後,再加上程 度不等的過蝕刻,以彌補因爲薄膜厚度不均,或是其他因 素所造成的蝕刻差距。 當被触刻之薄膜的底層厚度較薄時,若蝕刻條件控制 不當,容易造成其底層物質過度的蝕刻,甚或蝕穿,而影 響後續的製程。特別是在閘極多晶矽的蝕刻,由於其下方 的蘭極氧化層須要求有很高的品質,如果沒有控制好蝕刻 的品質’會造成氧化層表面的坑洞(pitting),使氧化層 的厚度產生劇烈的變化,尤其是當積體電路的技術進步到 0·35μηι、〇·25μπι,甚至〇.18μηι時,閘極氧化層的厚度亦 會隨2降低’若蝕刻條件控制不當除了可能發生氧化層表 面的坑洞’而造成元件的轉移(Device Shift)外;亦有可 能發生氧化層被蝕穿的情形,因而造成元件的短路。 習知聞極多晶矽的蝕刻方法在進行主蝕刻和過蝕刻 之則’會先移除表面的原始氧化層(Native Oxide),然後 進行主触刻至蝕刻終點,最後再進行過蝕刻,如第1A圖 至第1C圖所示。首先請參照第ία圖,在半導體基底10 上形成聞極氧化層12,比如利用熱氧化法,形成的厚度約 3 本紙張尺纽财關家-- (諳先聞讀背面之注意事項再填寫本頁) 裝. ,11 線 經濟部中央標準局員工消費合作社印裝 2449TWF.DOC/006 Λ 7 _Β7_ 五、發明説明(丄) 爲100〜25〇Α。之後在閘極氧化層I2上形成多晶砂層14, 比如利用低壓化學氣相沈積(LPCVD)法,其沈積的厚度 約爲2000〜3000Α。接著在其上方形成光阻16,並定義光 阻16覆蓋欲形成閘極結構的區域。 接著請參照第1Β圖,進行將光阻16的圖案轉移到多 晶矽層Μ,以形成閘極的結構。此圖案轉移的過程可分爲 主蝕刻和過蝕刻,在進行主蝕刻前須先進行突破蝕刻 (Breakthrough Etching)的步驟,以除去多晶砍層14表 面在空氣中自然形成的原始氧化層。接著進行主蝕刻,利 用對多晶矽物和氧化物選擇性低的蝕刻條件,比如多晶矽 物/氧化物的蝕刻速率選擇比約爲10〜20,進行快速地蝕 刻,並利用終點偵測器監控,直到多晶矽層Η底下的閘 極氧化層12剛開始暴露出的時候即爲蝕刻終點(End Point, EP),此時閘極氧化層12的表面仍會有殘餘的多晶矽 14b。但由於蝕刻進行的速率很快,因此到達蝕刻終點的 時間不易控制。若時間控制不當,當氧化層暴露出時未即 時停止主蝕刻,則在此蝕刻條件下氧化層亦容易被吃掉, 於是極易造成氧化物的坑洞。尤其是當積體電路的技術進 步到〇.35μιη、0.25μηι,甚至0.18μιη時,閘極氧化層的厚 度亦會隨之降低,若蝕刻條件控制不當而發生閘極氧化層 表面的坑洞,將會造成元件的轉移。 接著請參照第1C圖,接著進行過蝕刻’把殘留在閘 極氧化層12表面的多晶矽層12b淸除乾淨,所使用的蝕 刻條件對多晶矽物和氧化物有很高的選擇性,比如多晶矽 4 本紙張尺度適用中國囷家榡準(CNS ) Μ規格(210X297公釐) ------IT------.^ {請先«|'讀背面之注$項再填寫本頁) 2449TWF.DOC/006 2449TWF.DOC/006 經濟部中央標準局貝工消費合作社印製 A7 ____〜___B7 _ 五、發明説明(;) 物/氧化物的蝕刻速率選擇比約爲1〇〇,甚至於更高。此 步驟會犧牲掉些微聞極氧化層l2a的厚度,以確定表面的 多晶矽晶物質完全淸除乾淨^ 隨著積體電路線寬的縮小,對閘極品質的要求也愈來 愈局。由於傳統進行鈾刻多晶矽的方法,容易影響閘極氧 化層的ππ質’及其均句性(Uniformity),若蝕刻條件控 制不當而發生閘極氧化層表面的坑洞,會造成元件的轉 移。 因此本發明的主要目的,就是在提供一種蝕刻方法能 使閘極氧化層的表面沒有坑洞的產生,也可以有效地控制 閘極氧化層的厚度。 爲達成本發明之上述和其他目的,一種蝕刻方法,包 括:提供一半導體基底,在其上已依序形成有一閘極氧化 層、一多晶矽層、和一蝕刻罩幕,其中蝕刻罩幕覆蓋欲形 成閘極結構的區域;首先進行大量蝕刻,移除部份多晶矽 層;接著進行過蝕刻,以暴露出多晶矽層下方之閘極氧化 層’其中過蝕刻包括兩階段的蝕刻;第一階段的過蝕刻爲 蝕刻到蝕刻終點;第二階段的過蝕刻爲淸除殘留於閘極氧 化層上的多晶矽物質。 爲達成本發明之上述和其他目的,一種蝕刻方法,包 括:以大量蝕刻條件,移除部份的欲蝕刻層;接著以第一 過蝕刻條件,蝕刻至欲蝕刻層與欲蝕刻層的下層之介面; 以及以第二過蝕刻條件,進行一特定時間的蝕刻,以淸除 殘留的欲蝕刻層》 5 本適用中國困家標準(CNS ) A4規格( -------ιί.丨裝------訂------線 (請先Μ'讀背面之注意事項再填寫本頁) 2449TWF.DOC/006 A7 B7 五、發明説明(令) 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例’並配合所附圖式’作詳 細說明如下: 圖式之簡單說明: 第1A圖至第1C圖係顯示一種習知多晶矽鈾刻的方 法。 第2A圖至第2C圖係顯示根據本發明較佳實施例之一 種多晶矽鈾刻的方法。 其中,各圖標號與構件名稱之關係如下: 10、100 :半導體基底 12、12a、102 :閘極氧化層 14、14a、14b、104、l〇4a、104b :多晶砂層 16、106 :光阻 窗施例 本發明提供一種多晶矽的蝕刻方法,係將傳統的蝕刻 方法做一改良’如第2A圖至第2C圖所示。首先請參照第 2A圖,在半導體基底1〇〇上形成閘極氧化層102 ’比如利 用熱氧化法,形成的厚度約爲100〜25〇A。之後在閘極氧化 層102上形成多晶矽層HM,比如利用低壓化學氣相沈積 法,其沈積的厚度約爲2000〜3000A。接著在其上方形成光 阻106,並定義光阻106覆蓋欲形成閘極結構的區域。 接著請參照第2B圖’其繪示大量蝕刻(Bulk Etching) 的結果。接著以光阻106爲蝕刻罩幕’將光阻1〇6的圖案 轉移到多晶矽層1〇4,以形成閘極的結構。在進行大量蝕 6 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) /'1裝------訂------線 (請先^-讀背面之注意事項再填寫本頁) 經濟部中央標準局貞工消費合作社印裂
J 2449TWF.DOC/006 A7 2449TWF.DOC/006 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明(今) 刻之前,須先進行突破蝕刻的步驟,以除去多晶砂層1〇4 表面在空氣中自然形成的原始氧化層。接著進行大量倉虫 刻,利用對多晶矽物和氧化物選擇性低的蝕刻條件,比如 多晶矽物/氧化物的蝕刻速率選擇比約爲10〜2〇,進行快 速地蝕刻,以移除約70〜90%的多晶矽層1〇4,不同於習知 移除至有些許鬧極氧化層暴露出爲止,因此本發明不會有 閘極氧化物在此反應條件較激烈的情況下被吃掉,而後續 的蝕刻條件對氧化物而言較緩和,所以可以避免閘極氧化 層102的表面產生坑洞。 接著請參照第2C圖,其繪示過蝕刻的結果。在本發 明中過蝕刻分爲兩個階段,此兩階段使用相同的蝕刻條 件’所使用的蝕刻條件對多晶矽物和氧化物有很高的選擇 性’比如多晶矽物/氧化物的蝕刻速率選擇比約爲1〇〇, 甚至於更高。第一階段的過蝕刻,係利用終點偵測器來控 制蝕刻到達蝕刻終點(EP),由於此步驟中所用的多晶矽 物/氧化物的蝕刻速率選擇比高,如是增大到達蝕刻時間 的容許誤差,因此暴露出的氧化物不會很快地被吃掉,所 以不會有習知會造成閘極氧化層102有坑洞的情形發生; 接著在相同的環境下繼續進行第二階段的過蝕刻,比如以 固定触刻時間的方式,將閘極氧化層102表面殘留的多晶 砂物徹底地淸除,但較不會侵蝕閘極氧化層1〇2,因此閘 極氧化層102的厚度不會有劇烈的變化,即所形成之閘極 氧化層102的厚度較均句。 即使當積體電路的技術進步到〇.35μιη、0.25μιη,甚至 7 本紙張尺度適用中國ϋ家縣(CNS)从胁(2似297公着) ------IT------線---------------- (請先閲讀背面之注意事項再填寫本頁) · 2449TWF.DOC/006 Λ7 B7___ 五、發明説明(6 ) 0.1 8μπι時,閘極氧化層的厚度隨之降低,本發明所提出的 蝕刻方法,可以提供有較佳品質的元件,不會有將閘極氧 化層蝕穿的可能,亦不會使閘極氧化層的表面產生坑洞, 因此可以避免習知造成元件轉移的情況出現。 本發明除了可應用在蝕刻閘極多晶矽的製程上外’其 他的蝕刻範圍亦可適用本發明,特別是欲蝕刻物的下層之 厚度甚薄,且不能被蝕穿時;或者是被要求蝕刻後須有厚 度較均勻的表面,且表面不能有坑洞產生時,本發明可提 供較佳的蝕刻結果,且提高鈾刻的品質。 雖然本發明已以一較佳實施例揭露如上’然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準° (請先閲讀背面之注$項再填寫本頁) '丨裂. 訂 經濟部中央標準局員工消費合作社印製 8 本紙張尺度適用中國困家標準(CNS ) Α4規格(2丨0〆297公釐)

Claims (1)

  1. 2449TWF.DOC/006 經濟部中央標準局男工消费合作社印装 A8 ?8s D8 六、申請專利範圍 1. 一種蝕刻方法,其包括: 提供一半導體基底,在該半導體基底上依序形成一 閘極氧化層、一多晶矽層、和一蝕刻罩幕,該蝕刻 罩幕覆蓋欲形成一閘極結構的區域; 進行大量蝕刻,移除部份該多晶矽層:以及 進行過蝕刻,以暴露出該多晶矽層下方之該閘極氧 化層,其中過蝕刻包括: 第一階段的過蝕刻爲蝕刻到蝕刻終點;以及 第二階段的過蝕刻爲淸除殘留於該閘極氧化 層上的多晶矽物質。 2. 如申請專利範圍第1項所述之方法,其中該蝕刻罩 幕包括光阻。 3. 如申請專利範圍第1項所述之方法,其中在進行該 大量蝕刻步驟之前,更包括進行一突破蝕刻,以移除在該 多晶砂層表面形成的原始氧化層。 4. 如申請專利範圍第1項所述之方法,其中該大量蝕 刻包括移除約7〇〜90%之該多晶矽層。 5. 如申請專利範圍第1項所述之方法,其中該大量蝕 刻的條件對多晶矽物/氧化物的選擇性低。 6. 如申請專利範圍第5項所述之方法,其中該大量蝕 刻的條件對多晶矽物和氧化物的選擇率約爲1〇〜20。 7. 如申請專利範圍第1項所述之方法,其中該過蝕刻 的兩階段蝕刻條件可相同。 8. 如申請專利範圍第1項所述之方法,其中該過蝕刻 9 ^紙張尺度適用中國國家橾率(CNS ) A4規格(2丨0X297公 Λ -- -------cl裝------訂-----、線---------------- % (請先閲讀背面之注$項再填寫本頁) _ 經濟部中央標準局員工消費合作社印製 398041 2449TWF.DOC/006 gg C8 D8 六、申請專利範圍 的條件對多晶矽物/氧化物的選擇性高。 9. 如申請專利範圍第8項所述之方法,其中該過蝕刻 的條件對多晶矽物/氧化物的選擇率約爲100以上。 10. 如申請專利範圍第1項所述之方法,其中該蝕刻 終點爲剛暴露出閘極氧化層的時候。 11. 如申請專利範圍第1項所述之方法,其中該第一 階段的過蝕刻包括由終點偵測器判斷。 12. 如申請專利範圍第1項所述之方法,其中該第二 階段過蝕刻的控制包括固定蝕刻時間。 13. —種蝕刻方法,包括: 以大量鈾刻條件,移除部份的一欲蝕刻層; 以第一過蝕刻條件,蝕刻至該欲鈾刻層與該欲蝕 刻層的下層之介面;以及 以第二過蝕刻條件,進行一特定時間蝕刻,淸除 殘留的該欲蝕刻層。 14. 如申請專利範圍第13項所述之方法,其中該欲蝕 刻層包括一多晶矽層,該多晶矽層下方爲一閘極氧化層, _該多晶矽層上方爲一蝕刻罩幕。 15. 如申請專利範圍第14項所述之方法,其中在進行 該大量蝕刻步驟之前,更包括進行一突破蝕刻,以移除在 該多晶矽層表面形成的原始氧化層。 16. 如申請專利範圍第13項所述之方法,其中該大量 蝕刻包括移除約70〜90%之該欲蝕刻層。 Π.如申請專利範圍第13項所述之方法,其中該大量 10 /ί 裝 訂-----^ t線 * (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家樣準(CNS > A4規格(210X297公釐) A O 24 卯 TWF.DOC/006 gg C8 D8 六、申請專利範圍 蝕刻的條件對欲蝕刻層/欲蝕刻層的下層之選擇性低。 18. 如申請專利範圍第14項所述之方法,其中該大量 蝕刻的條件對多晶矽物和氧化物的選擇率約爲10〜20。 19. 如申請專利範圍第13項所述之方法,其中該第一 過蝕刻和該第二過蝕刻的蝕刻條件可相同。 20. 如申請專利範圍第13項所述之方法,其中該第一 過蝕刻和第二過蝕刻的蝕刻條件對欲蝕刻層/欲蝕刻層的 下層之選擇性高。 21. 如申請專利範圍第14項所述之方法,萁中該第一 過蝕刻和第二過蝕刻的蝕刻條件對多晶矽物/氧化物的選 擇率約爲100以上。 ί^11-----、'^ * (請先閱讀背面之注意事項再填寫本頁) 經濟部中央榇準局員工消費合作社印製 本紙張尺度適用中國國家梂準(CNS ) Α4说格(210Χ297公釐)
TW87107909A 1998-05-21 1998-05-21 Method of etching TW398041B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW87107909A TW398041B (en) 1998-05-21 1998-05-21 Method of etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW87107909A TW398041B (en) 1998-05-21 1998-05-21 Method of etching

Publications (1)

Publication Number Publication Date
TW398041B true TW398041B (en) 2000-07-11

Family

ID=21630151

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87107909A TW398041B (en) 1998-05-21 1998-05-21 Method of etching

Country Status (1)

Country Link
TW (1) TW398041B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783565A (zh) * 2016-11-22 2017-05-31 上海华力微电子有限公司 改善有源区点状腐蚀缺陷的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783565A (zh) * 2016-11-22 2017-05-31 上海华力微电子有限公司 改善有源区点状腐蚀缺陷的方法
CN106783565B (zh) * 2016-11-22 2019-08-20 上海华力微电子有限公司 改善有源区点状腐蚀缺陷的方法

Similar Documents

Publication Publication Date Title
JP2000077625A5 (zh)
JPH09129622A (ja) 炭化ケイ素のエッチング方法
US4915779A (en) Residue-free plasma etch of high temperature AlCu
TW460617B (en) Method for removing carbon contamination on surface of semiconductor substrate
TW398041B (en) Method of etching
EP3571711B1 (en) Sacrificial layer for platinum patterning
KR100291513B1 (ko) 반도체 소자의 제조방법
TW471024B (en) Lithography etching method
JP2778127B2 (ja) 半導体装置の製造方法
KR100380282B1 (ko) 반도체장치의 게이트 및 그의 형성방법
JPH03191536A (ja) 集積回路に小さな電極を製造する方法
JPH02262338A (ja) 半導体装置の製造方法
TW384527B (en) Manufacturing method for contact windows
TW475219B (en) Method to remove the re-depositions on a wafer
TW389985B (en) Method of forming a shallow trench isolation structure
TW449828B (en) Method for etching oxide layer with a medium/low plasma density
JPH04157723A (ja) アルミニウム膜のドライエッチング方法
KR100202657B1 (ko) 트랜지스터의 제조방법
KR100318436B1 (ko) 반도체 소자의 폴리사이드 전극 형성방법
KR100187654B1 (ko) 반도체 소자의 제조방법
KR960003755B1 (ko) 역 경사 단차에서의 잔류물 제거 방법
TW480634B (en) Manufacturing method of metal interconnect
TWI323295B (en) Method for etching metal
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR100223942B1 (ko) 반도체 소자의 적층 게이트 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees