TW396604B - Internal power supply voltage generating circuit and the method for controlling thereof - Google Patents

Internal power supply voltage generating circuit and the method for controlling thereof Download PDF

Info

Publication number
TW396604B
TW396604B TW087115431A TW87115431A TW396604B TW 396604 B TW396604 B TW 396604B TW 087115431 A TW087115431 A TW 087115431A TW 87115431 A TW87115431 A TW 87115431A TW 396604 B TW396604 B TW 396604B
Authority
TW
Taiwan
Prior art keywords
power supply
circuit
voltage
transistor
internal power
Prior art date
Application number
TW087115431A
Other languages
English (en)
Inventor
Sei-Seung Yoon
Yong-Cheol Bae
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW396604B publication Critical patent/TW396604B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Description

五、發明說明(1) 發明領域 本發明係在用於記憶體積體電路領域和更特別是關於内 部電源供應器電壓產生電路及用於控制電路之方法。 發明背景 一般半導體記憶裝置使用一内部電源供應電壓其乃自一 外部電源供應電壓正常地轉換和調整和加於内部電路。 在一半導體記憶裝置其可分為記憶陣和週邊電路二區 域’如圖1所示,各區域有一獨立的電源供應電愿不受記 憶陣·和週邊電路間電源之相互影響。所以内部電源供應電 壓實際上分為一個用於記憶陣,一個用於週邊電路和一個 用於數據緩衝器,此等電壓之水準乃按照各區域電力消耗 的情況早獨建立。内部電源供應電麼產生電路1Q,如圖1 所示’自外部電源供應電壓(此後謂之"Vcc"),以VREF A其 為用於記憶陣之參考電壓(此後謂之"陣參考電壓使 VI NTA為用於記憶陣之内部電源供應電壓(此後謂之"陣電 源供應電壓")^輔助電壓Vpp是由輔助電路產生其使用 VI NTA為電源電壓。記憶陣區域是由多數單元陣形成,包 括感知放大器和字碼線激勵器(或次字碼線激勵器)於一 SWD(次字碼線路激勵器)結構中。參考圖2揭示圖1中圓圈 部份之放大圖形,有連接區域在感知放大器和次字碼線激 勵器之間。例如,動隨機存取記憶裝置之連接區域包含用 於摻作核心電路之信號線和電源線,比如在單元陣之感知 放大器和激勵器。如圖2所示,在連接區域,輔助電壓Vpp 接觸於N-井用作其較井偏壓和VI NTA連接於形成於N_井内
C:\Program Files\Patent\55006. ptd 五、發明說明(2) 之P+摻雜質的區域。習知的是Vpp加於一對隔離閘其放於 一單元陣和由P-和N-閂鎖組成的數位線感知放大器之間用 於補償由於字碼線電壓數據信號電壓降之目的,和加於 DRAM或SRAM之字碼線激勵器和時鐘激勵器。vpp之施加於 N-井之設置在降低閂鎖效應之影響,其可更穩定使用N _井 作為其本身整體區域之PMOS電晶艘之轉換工作。 如圖2之組合’當Vpp單純地加於PM0S電晶體之1井整體 區域時,相當於圖2之分段圖可顯示如圖3所示。自由路1〇 產生之VINTA連接於P+摻雜質的區域(或有效區域)其可為 PMOS電晶體之電源,和Vpp連接於N+摻雜質的區域其在卜 基片中與P+有效區域一起形成於N_井。以此連接情況,如 圖4之圖形所示,因有時期Tf在建立時間内’為此Vpp水準 之增加仍然低於VINTA之水準,經過寄生二極體M之正向 偏壓路徑乃無可避免地在Tf期間形成自p+摻雜質的區域至 N+摻雜質的區域,造成閂鎖現象。此種於Tf期間在記憶裝 置電源加上以後流經正向偏壓寄生二極體自VINTA至”口電 流之發生,就是閂鎖,會損壞用於多數内部電路上牵電晶 體之PMOS電晶體,和降低PM〇s電晶體激勵性能之壽命和; 靠度’造成記憶裝置令電路工作之故障。 為克服前述消除閂鎖之限制,圖5表示一般電路之舉 例,包括内部電源供應電壓產生電路1〇和内部電路之一其 安排有利於閂鎖保護之應用。電路丨〇為差動放大器之形式 其有輸入端連接於陣參考電壓^評八和陣電源供應電壓 VINTA,使用外部電源供應電壓”^作為源極和包括⑽〇s C:\Program Files\Patent\55006_ptd 第 5 頁 五、發明說明(3) 電晶體其連接於地電壓yss和由VEXT控制。陣電源供應電 壓VINTA為電路1 〇之輸出,加於内部電路12和14作為電 源。内部電路14有輸入c和輸出d經NMOS電晶體LNT連接於 VINTA其設置以降低電路14之閂鎖效應,同時另一内部電 路12有輸入A和輸出β沒有任何裝置以防止其本身的閂鎖效 應。在電路14 ’ NMOS電晶體LNT之整體保持於VSS和LNT閘 連接於Vpp與PMOS電晶體ρτΐ在一起。因為PM〇s電晶體ρτι 之源極經由NMOS電晶體LNT之溝道區域連接於viNTA其閘極 連接於Vpp,不像前述情況直接連接於νίΝΤΑ,圖3所示正 向偏壓寄生二極體D1不能產生,因為ρτι源極之電壓水 準,經過NMOS電晶體LMT出現,變為甚至在Tf内較低於Vpp 之水準。y能的是圖5所示之設計組合共同應用於記憶裝 置包括一三井結構其中Vpp*nNTA獨立使用於井偏壓。 然而,在實際上,因為用以防止閂鎖之⑽⑽電晶體(即 (LNT)應指定於幾乎所有内部電路如同14,用於閂鎖防止 電晶體之更多區域是必要的和因此增大用於線路圖之寬度 本發明企圖解決問題。而且,本發明之目在提供内部電 1原=:壓ΐ i電路能夠使記憶裝置防止閃鎖現象而不增 加線路圖之寬度。 本發明之另-目的在提供—内部電源供應電壓產生電路 用於應用-輔助電壓之半導體記憶裝£,能夠穩定内部電 源供用之應用甚至在輔助電壓低於内部電源供應電壓時,
五、發明說明(4) 而沒有線路圖寬度。 偏一目的在提供一半導趙記憶裝置具有電麼 壓。穩疋環兄以使用一内部電源供應電壓和—辅助電 較㊁的,内部電源供應電磨產生電路包括-比 -電曰:其接於内部電源電麼和一輸出端連接於 ίί: 源電麼,卜電晶體連接於參考電 壓和另一比較電路輸入之間。 裝係提供應用—辅助電μ之半導雜記憶 K s電晶體之内部電路其源極連接於内 電源電壓和纟整體連接於辅助電a; -1路用於產生3 ί電電ί和—輪出端連接於電晶體其充電内部電源電 t:電”連接於參考電壓和比較電路之另::之 s發明凡成閂鎖保護而不加大線路圖寬度。 ^ 圖式簡述 為更瞭解本發明,和表示同樣實施體之付諸, 利用舉例將所附簡圖圖式作為參考,其中: 現在 圖1係一簡圖顯示一般供應電源組合供應 記憶裝置之記憶陣區域; y牛導體 二 部份之放大*表示用於保護《鎖現象 晶表^合882形成外細0s電 圖4係一圖表示按照外部電源供應電壓之增加參考電
第7頁 η C:\Program Files\Patent\55006. ptd 壓,内部電源供應電壓和輔助電壓之變化; 二表壓示“具//1鎖防止功能的平常電路,與内部電源 同製造,其中產生電路之輸出用作内 部電路之電源; 圖6係本發明内部電源供應電壓產生電路; —典型反相電路之組合連接於内部電源供應電 壓產生電路< 輸出’和輔助電麼其為較佳防止 效 應;和 囷8係一圖表表示當使用圖6電路按照外部電源供應電壓 之增加參考電壓,内部電源供應電壓和辅助電壓之變化。 在圖中相同參考號竭表示相同或相關部份。 中意實施體之詳述 在下文,本發明之可應用實施體與所附圖式將如下述。 圖6表示本發明中意之内部電源供應電壓產生電路。參 考圖6,内部電源供應電壓產生電路由負載段62,比較段 70和激勵段72構成。比較段之形成為一差動放大器連接於 外部電源供應電壓VEXT和經由NMOS電晶體M6連接於地電壓 Vss其閘極偶合於VEXT。在差動放大器中,pM〇s電晶體M2 和M3之源極連接於共同VEXT,NMOS電晶體M4連接於PMOS電 晶體M2之漏極和NM0S電晶趙M6之漏極之間,和NM0S電晶體 Μ 5連接於PMO S電晶體Μ 3之漏極和NM0S電晶體M6之漏極之 間。PM0S電晶體Μ 2和M3共同偶合於節74其也連接NM0S電晶 體Μ5之漏極節72位於PM0S電晶體Μ2(或NM0S電晶體Μ4之漏 極)之漏極偶合於激勵段72 PM0S電晶體Μ7之閘極。PM0S電
C:\Program Files\Patent\55006. ptd 第8頁 五、發明說明(6) 晶體M7連接於VEXT和VINTA*之間其為現有内部電源供應電 壓產生電路。VINTA*也偶合於NMOS電晶體M5之閘極。NM〇s 電晶體M4之閘極經過負載段62之NMOS電晶體M1偶合於陣參 考電壓VREFA。NMOS電晶體Μ 1之閘極保持於辅助電壓“卩。 修正的陣參考電壓VREFA*直接加於關〇s電晶體Μ4之閘極 是以VREFA建立於Vpp-Vth之水準(Vth係NMOS電晶體Ml之門 限電壓)經過NMOS電晶體Ml之電壓降而成。因此,電 as體Ml自NMOS電晶體M4之閘極所見作用為一電阻,而 電晶IIM4之閘極乃差動放大器之一輸入端,NM〇s電晶體M6 乃設計當VEXT上升至一電壓水準足以使之導電時連接差動 放大器至Vss。節72變成差動放大器之輸出端和另一輸入 端是NMOS電晶體M5之閘極其也是指定為VINTA*之端口。 PMOS電晶體M7控制為回應節72之電壓水準自VEXT至VINTA木 之供給電流量。在差動放大器之工作中,輸出節Η當 VINTA*之現在水準低於VREFA*之水準時降至低水準=或當 VINTA*高於VREFA*時升至高水準。 圖7表示自圖6電路產生之νίΝΤΑ*之應用特性。圖7之電 路為一内部電路其有輸入A和輪出B,和由pM〇s電晶體和 NMOS電晶體構成其閘極皆偶合於共同輸入人。在圖7之内部 電路中,PMOS電晶體之源極連接於VINTA*,pM〇s*NM〇s電 晶體之漏極皆連接於輸出B,NM〇s電晶體之源極連接於 Vss。和Vpp加於PMOS電晶體之整體作為井偏壓。如圖3, PMOS電晶體之是由界定於p基本之N_井形成。應知的是對 自圖6電路產生V IMTA*之内部電路可為任何電路其包括一
C:\Prograra Files\Patent\55006. ptd
第9頁 五、發明說明(7) PMOS電晶體用於上牽元件。 現在關於自圖6之電路V IN TA*之產生將結合圖8之圖表加 以說明。比較圖8之圖形特性與圖4的,一重大差別為 VINTA*位於Vpp以下之較低區甚至在建立期間。如圖8所 示’在建立期間VREFA*自VREFA移至差以Vth(圖6之NMOS電 晶體Ml之門限電壓)之低水準VREFA:ic之偏移是由於NM〇s電 晶體Ml,和在此VREFA*與VINTA置於比較環路。在建立期 間,即當啟動電源上升,因VREFA*是強迫較低於VINTA木, 節72升至高水準和然後pM0S電晶體M7幾乎不能接通以致防 止VINTA*自此增加〇因此,νΐΝΤΑ*低於Vpp甚至當Vpp仍未 升至有用的電壓水準,自PM0S電晶體之源極至整體正向偏 壓之產生。 NMOS電晶體Ml之門限電壓值,vth應界定於一範圍其 VREFA*之電壓水準足以至少在建立期間在自VREFa經“電 壓降之後產生VINT A*低於Vpp«門限電壓之設立係用幾種 製造方法其為習知的,比如在基片上控制滲雜 s 體之渠道大小。 貝午次電曰曰 如上述,本發明貢獻一項優點以致半導體記憶裝置閂鎖 之發生可有效消除而不增加線路圖寬度。 當本發明結合目前考慮為最實際和中意實施體予以 之時,應瞭解的是本發明不限於揭示之實施體,但是' 反的,想要涵蓋在本發明範圍内各種修正和相等的配置。
C:\Program Files\Patent\55006. ptd 第10頁

Claims (1)

  1. 申請專利範5 Η/ :::麵 ... 一内部電诉電I廉 •,記憶裝辦1電%包J源電壓於-應用輔助電壓之 一比較電路,具有連接 出端,連接#田,、,*裔;内#電源電屋輸入端和一輪 -電晶想,連接於一參考晶體;和 入。 ▼要壓和比較電路之另一輪 括 2. —種應用一辅助電壓之半導體記憶裝置,該裝置包 一内部電路,包括一 PM〇s電晶體,其源極連接於一内 部電源電壓和其整體連接於輔助電壓; 一電路,用於產生内部電源電壓,包括一比較電路具 有一輪入端連接於内部電源電壓和一輸出端連接於用以 充電内部電源電壓之一電晶體,和一連接於一參考電壓 和比較電路之另一輸入之間之電晶體。
    C:\Program Files\Patent\55006. ptd 第 11 頁
TW087115431A 1997-09-25 1998-09-16 Internal power supply voltage generating circuit and the method for controlling thereof TW396604B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970048827A KR100257581B1 (ko) 1997-09-25 1997-09-25 반도체 메모리 장치의 내부 전원 전압 발생 회로 및 그 제어방법

Publications (1)

Publication Number Publication Date
TW396604B true TW396604B (en) 2000-07-01

Family

ID=19521684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087115431A TW396604B (en) 1997-09-25 1998-09-16 Internal power supply voltage generating circuit and the method for controlling thereof

Country Status (4)

Country Link
US (1) US6087891A (zh)
JP (1) JP3853088B2 (zh)
KR (1) KR100257581B1 (zh)
TW (1) TW396604B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036397A (ja) * 1999-07-22 2001-02-09 Sanyo Electric Co Ltd 入力バッファ
JP2001057075A (ja) * 1999-08-17 2001-02-27 Nec Corp 半導体記憶装置
JP3776857B2 (ja) 2001-10-16 2006-05-17 株式会社東芝 半導体集積回路装置
KR100452322B1 (ko) * 2002-06-26 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 전원전압 공급 방법 및 셀 어레이전원전압 공급회로
KR100474196B1 (ko) * 2002-07-18 2005-03-10 주식회사 하이닉스반도체 클램프 회로 및 이를 이용한 부스팅 회로
JP2004199778A (ja) * 2002-12-18 2004-07-15 Renesas Technology Corp 半導体記憶装置
JP4143054B2 (ja) * 2004-08-19 2008-09-03 株式会社東芝 電圧生成回路
KR100754328B1 (ko) * 2005-02-15 2007-08-31 삼성전자주식회사 내부전원전압 발생회로 및 이를 포함하는 반도체 메모리 장치
KR100660876B1 (ko) * 2005-08-29 2006-12-26 삼성전자주식회사 센스앰프용 디벨로프 기준전압 발생회로를 구비하는 반도체메모리 장치
KR100763250B1 (ko) * 2006-02-22 2007-10-04 삼성전자주식회사 반도체 메모리 장치의 내부 전원전압 발생회로
KR100817080B1 (ko) * 2006-12-27 2008-03-26 삼성전자주식회사 내부 전원 전압들을 독립적으로 제어할 수 있는 반도체메모리 장치 및 그 장치를 이용하는 방법
KR102016727B1 (ko) * 2013-04-24 2019-09-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 외부전압 제어 방법
CN111710355B (zh) * 2020-05-21 2022-05-13 中国人民武装警察部队海警学院 提升sram芯片写能力的差分电源电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0447591A (ja) * 1990-06-14 1992-02-17 Mitsubishi Electric Corp 半導体集積回路装置
JP3286869B2 (ja) * 1993-02-15 2002-05-27 三菱電機株式会社 内部電源電位発生回路
JPH07194095A (ja) * 1993-12-28 1995-07-28 Fujitsu Ltd 電位生成回路
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
KR0172337B1 (ko) * 1995-11-13 1999-03-30 김광호 반도체 메모리장치의 내부승압전원 발생회로

Also Published As

Publication number Publication date
JPH11154390A (ja) 1999-06-08
US6087891A (en) 2000-07-11
KR19990026621A (ko) 1999-04-15
KR100257581B1 (ko) 2000-06-01
JP3853088B2 (ja) 2006-12-06

Similar Documents

Publication Publication Date Title
US5398207A (en) MOS random access memory device with an internal voltage-down converting transistor
KR100467918B1 (ko) 낮은동작전압에서유효한전압변환회로를구비한반도체집적회로
JP3755911B2 (ja) 半導体回路
TW396604B (en) Internal power supply voltage generating circuit and the method for controlling thereof
KR900004725B1 (ko) 전원전압 강하회로
JPH05198176A (ja) 電圧供給回路、電圧発生供給回路、電圧レギュレータ、及びバンドギャップ電圧基準ジェネレータ
JP2812230B2 (ja) バイアス電圧発生回路
JPS60176121A (ja) 電圧降下回路
JP2596685B2 (ja) メモリ装置
KR100532765B1 (ko) 반도체 기억 장치
US5757714A (en) Semiconductor memory device with on-chip boosted power supply voltage generator
TW558829B (en) Reduced potential generation circuit operable at low power-supply potential
JPH07254685A (ja) 半導体記憶装置
JPH08181598A (ja) 半導体装置
JP3380823B2 (ja) 半導体記憶装置
JP3536515B2 (ja) 半導体記憶装置
US5786719A (en) Mode setting circuit and mode setting apparatus used to select a particular semiconductor function
US7489578B2 (en) Boosted voltage level detector in semiconductor memory device
JPH1126697A (ja) 半導体装置のバックバイアス発生器及びその発生方法
JPH06325569A (ja) 半導体集積回路の中間電圧発生回路
KR100605591B1 (ko) 반도체 소자의 승압전압 발생기
US6483756B2 (en) Sequence circuit and semiconductor device using sequence circuit
US6791886B1 (en) SRAM cell with bootstrapped power line
KR0142956B1 (ko) 저전원전압 동작용 내부전원전압 발생회로
US5907257A (en) Generation of signals from other signals that take time to develop on power-up

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees