JP3853088B2 - 半導体メモリ装置の内部電源電圧発生回路及びその制御方法 - Google Patents
半導体メモリ装置の内部電源電圧発生回路及びその制御方法 Download PDFInfo
- Publication number
- JP3853088B2 JP3853088B2 JP27219298A JP27219298A JP3853088B2 JP 3853088 B2 JP3853088 B2 JP 3853088B2 JP 27219298 A JP27219298 A JP 27219298A JP 27219298 A JP27219298 A JP 27219298A JP 3853088 B2 JP3853088 B2 JP 3853088B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- level
- supply voltage
- internal power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関するものであり、より詳しくは外部電源電圧がセットアップされる間にＮ−ウェルから発生されるラッチ−アップ（ｌａｔｃｈ−ｕｐ）現象を根本的に防止できる半導体装置及び半導体メモリ装置の内部電源電圧発生回路及びその制御方法に関するものである。
【０００２】
【従来の技術】
図１は、内部電源電圧発生回路及び昇圧電圧発生回路によってメモリアレー領域に提供される一般的な電源供給関係を示すブロック図である。図２は、図１の点線部分を拡大した図面である。半導体メモリ装置の内部電圧（ｉｎｔｅｒｎａｌ ｖｏｌｔａｇｅ）は、アレー用内部電源電圧、周辺回路用内部電源電圧、出力バッファ用内部電源電圧等に区分することができ、各電圧のレベルは、相互違って制御されることは、この技術分野で通常的な知識を持っている者によく知られている。
【０００３】
図１を参照すると、半導体装置が高速化及び高集積化され、半導体装置、特に半導体メモリ装置は、動作電流を減らすためアレー用基準電圧ＶＲＥＦＡを受信して外部電源電圧（ｅｘｔｅｒｎａｌ Ｖｃｃ：以下、ＥＶＣで称する）からアレー用内部電源電圧（ｉｎｔｅｒｎａｌ Ｖｃｃ：ＶＩＮＴＡ）を発生する内部電源電圧発生回路（ｉｎｔｅｒｎａｌ ｐｏｗｅｒ ｓｕｐｐｌｙ ｖｏｌｔａｇｅ ｇｅｎｅｒａｔｉｎｇ ｃｉｒｃｕｉｔ）１００を使用する。昇圧回路（ｂｏｏｓｔｉｎｇ ｃｉｒｃｕｉｔ）２００は、内部電源電圧発生回路１００から提供された電圧ＶＩＮＴＡより高く昇圧した昇圧電圧Ｖｐｐを発生する。
【０００４】
メモリアレー領域（ｍｅｍｏｒｙ ａｒｒａｙ ｒｅｇｉｏｎ）は、行と列で配列されたセルアレーで構成され、図２に示されるように、行方向に配列されたアレーの間に感知増幅回路が配列され、列方向に配列されたアレーの間にサブ−ワード駆動器（ｓｕｂ−ｗｏｒｄ ｄｒｉｖｅｒ）が配列されている。そして、結合領域（ｃｏｎｊｕｎｃｔｉｏｎ ｒｅｇｉｏｎ）が駆動器及び感知増幅回路の間に配列されている。メモリアレー領域は、この分野の通常的な知識を持っている者によく知られているため、これに対する説明は省略する。
【０００５】
昇圧電圧Ｖｐｐは、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）装置で、安定的なワードライン電圧の保障のため、そしてビットライン感知増幅回路でＰＭＯＳラッチと、ＮＭＯＳラッチの共有構造を具現するためセルアレーと感知増幅器回路を分離するための分離ゲート回路、ＤＲＡＭ、又はＳＲＡＭチップのロードライバ（ｒｏｗ ｄｒｉｖｅｒ）回路及びクロックドライバ（ｃｌｏｃｋ ｄｒｉｖｅｒ）回路等で使用される。
【０００６】
図３は、従来技術による内部電源発生回路と従来内部電源電圧をＣＭＯＳインバータ回路の電源として使用し、Ｎ−ウェルバイアス電圧で昇圧電圧を使用する時、インバータ回路で発生されるラッチ−アップ現象を防止するための回路図である。図４は、Ｐ−ＳＵＢのＮ−ウェルに形成されたＰＭＯＳトランジスタの構造及びラッチ−アップ現象を説明するための断面図である。そして、図５は、外部電源電圧が所定レベルまで上昇するセットアップ領域Ａとセットアップされた後飽和領域Ｂで基準電圧ＶＲＥＦＡ、内部電源電圧ＶＩＮＴＡ、外部電源電圧ＥＶＣ、そして昇圧電圧Ｖｐｐのレベル変化を示す図面である。
【０００７】
再び、図４を参照すると、Ｐ−ＳＵＢに形成されたＰＭＯＳトランジスタの一般的な構造として、Ｐ＋不純物でドーピングされたソース領域に内部電源電圧ＶＩＮＴＡが印加され、Ｎ−ウェル領域にはウェルバイアス電圧（ｗｅｌｌ ｂｉａｓ ｖｏｌｔａｇｅ）としてＮ＋不純物領域を通して昇圧電圧Ｖｐｐが印加される。図５で分かるように、外部電源電圧が決めたレベルまで上昇するセットアップ領域Ａで昇圧電圧Ｖｐｐのレベルが内部電源電圧ＶＩＮＴＡのレベルより低い区間Ｃが必然的に存在するようになる。このように必然的に発生する順バイアス区間Ｃの間に、図４に図示されたように、Ｐ＋不純物のソース領域とＮ−ウェルの間に形成されるＰＮダイオドに順バイアス条件（ｆｏｒｗａｒｄ ｂｉａｓ
ｃｏｎｄｉｔｉｏｎ）が形成される。
【０００８】
これによって、デバイスに致命的なラッチ−アップ現象が発生する。これを改善するための従来技術は、図３に図示されたように、昇圧電圧Ｖｐｐでウェル、即ちボディがバイアスされる時、内部電源電圧ＶＩＮＴＡとＰＭＯＳトランジスタのソースの間にラッチ−アップ防止用ＮＭＯＳトランジスタを挿入することによっセットアップ領域Ａで順バイアス条件が形成される区間Ｃの間にラッチ−アップが発生することが防止できる。
【０００９】
一般的に、ＰＭＯＳトランジスタを形成するためのＮ−ウェルのバイアス電圧が相互違う場合、例えば内部電源電圧ＶＩＮＴＡと昇圧電圧Ｖｐｐで各々バイアスさせるため、相互違うＮ−ウェルに各々ＰＭＯＳトランジスタを形成するようになる。このような場合、スペースルール（ｓｐａｃｅ ｒｕｌｅ）によって各Ｎ−ウェルの間にスペースが保障されなければならないため、レイアウト面積が増加するようになる。
【００１０】
これと反対に、相互違うバイアス電圧でバイアスされるＮ−ウェルをウェルバイアス電圧のうち、一番高いバイアス電圧、例えば内部電源電圧より高いレベルの昇圧電圧でバイアスする場合、前述のスペースルールによるレイアウト面積は増加しない。
【００１１】
しかし、ウェルバイアス電圧として昇圧電圧Ｖｐｐが印加される場合、セットアップ領域Ａでラッチ−アップ現象（例えば、図４でＰＭＯＳトランジスタのソース領域とＮ−ウェルの間のダイオードに順バイアス条件が形成されること）を防止するため、図３に図示されたように、Ｎ−ウェルに形成される全てのＰＭＯＳトランジスタのソースと内部電源電圧ＶＩＮＴＡの間にラッチ−アップ防止用ＮＭＯＳトレンシスターを挿入すべきで、その結果、ラッチ−アップ防止用トランジスタのレイアウトによる面積もなお増加するようになる。
【００１２】
【発明が解決しようとする課題】
従って、本発明の目的は、外部電源電圧のセットアップ区間の間に内部電源電圧より高いレベルの昇圧電圧でバイアスされるＮ−ウェルで必然的に発生されるラッチ−アップ現象を根本的に防止できる半導体メモリ装置の内部電源電圧発生回路及びその制御方法を提供することである。
【００１３】
本発明の他の目的は、半導体メモリ装置のレイアウトを減少させることができる内部電源電圧発生回路及びその制御方法を提供することである。
【００１４】
【課題を解決するための手段】
上述のような目的を達成するための本発明の一つの特徴によると、情報を貯蔵するためのアレー領域を備えた半導体メモリ装置において、外部電源電圧と、外部電源電圧がセットアップされる間、外部電源電圧によって上昇され、セットアップされた後、一定のレベルで維持される基準電圧を受信して内部電源電圧を発生する第１電圧発生手段と、内部電源電圧を受信して内部電源電圧のレベルより高いレベルの昇圧電圧を発生する第２電圧発生手段を含み、
第１電圧発生手段は、基準電圧を受信して外部電源電圧のセットアップ区間の間に基準電圧のレベルが昇圧電圧のレベルより高い時、昇圧電圧のレベルより所定レベルより低く設定され、基準電圧のレベルが昇圧電圧のレベルより低い時、基準電圧によって動くように昇圧電圧に制御された基準電圧を出力する負荷手段とを含む。
【００１５】
この望ましい態様において、第１電圧発生手段は、内部電源電圧と負荷手段からの制御基準電圧を受信して２つの電圧のレベルを比較した比較信号を発生する比較手段と、比較信号に応じて外部電源電圧で内部電源電圧を駆動するための駆動手段を付加的に含む。
【００１６】
この望ましい態様において、負荷手段は、昇圧電圧に制御されるゲートと、基準電圧が印加されるドレーン及び比較手段に接続されたソースを有するＭＯＳトランジスタを含む。
【００１７】
この望ましい態様において、ＭＯＳトランジスタは、ＮチャンネルＭＯＳトランジスタで構成される。
【００１８】
この望ましい態様において、所定レベルは、トランジスタのスレショルド電圧のレベルに該当する。
【００１９】
この望ましい態様において、昇圧電圧は、アレー領域のウェルバイアス電圧として提供される。
【００２０】
この望ましい態様において、ウェル（ｗｅｌｌ）は、Ｎ型不純物でドーピングされた領域である。
【００２１】
本発明の他の特徴によると、メモリセルアレーと、外部電源電圧を受信して内部電源電圧を発生する内部電源電圧発生回路と、内部電源電圧を受信して内部電源電圧より高いレベルの昇圧電圧を発生する昇圧電圧発生回路を含む半導体メモリ装置において、内部電源電圧発生回路は、外部電源電圧がセットアップされる間、外部電源電圧によって上昇され、セットアップされた後、一定に維持される基準電圧を受信するための入力端子と、入力端子に連結され、基準電圧を受信して昇圧電圧に制御された基準電圧を出力する手段と、制御基準電圧と内部電源電圧を受信して２つの電圧のレベルを比較した比較信号を発生する手段と、比較信号に応じて外部電源電圧で内部電源電圧を駆動するための手段とを含む。
【００２２】
この望ましい態様において、制御された基準電圧は、セットアップ区間の間に基準電圧のレベルが昇圧電圧のレベルより高い時、昇圧電圧のレベルより所定レベル低く設定され、基準電圧のレベルが昇圧電圧のレベルより低い時、基準電圧によって動く。
【００２３】
この望ましい態様において、制御された基準電圧を出力する手段は、昇圧電圧に制御されるゲートと、基準電圧が印加されるドレーン及び比較手段に接続されたソースを有するＮＭＯＳトランジスタを含む。
【００２４】
この望ましい態様において、所定レベルは、トランジスタのスレショルド電圧のレベルに該当する。
【００２５】
この望ましい態様において、昇圧電圧は、アレーのウェルバイアス電圧として提供される。
【００２６】
この望ましい態様において、ウェルは、Ｎ型不純物でドーピングされた領域である。
【００２７】
この望ましい態様において、内部電源電圧は、アレーの電源として提供される。
【００２８】
本発明の他の特徴によると、外部電源電圧より低くクランプされた第１電圧と、第１電圧を昇圧した第２電圧を利用する半導体装置において、主表面を有する半導体基板と、半導体基板に所定導電型を有する不純物でドーピングされた少なくとも１つ以上のウェル領域と、外部電源電圧がセットアップされる間、外部電源電圧によって上昇され、セットアップされた後、一定に維持される基準電圧を受信してセットアップ区間の間に基準電圧のレベルが第２電圧のレベルより高い時、第２電圧レベルより所定レベル低く設定され、基準電圧のレベルが第２電圧のレベルより低い時、基準電圧によって上昇されるように第２電圧に制御された基準電圧を出力する負荷手段と、外部電源電圧を受信して制御された基準電圧のレベルに比例して上昇する第１電圧を発生する手段と、第１電圧を受信してウェル領域のバイアス電圧として第２電圧を発生する手段とを含む。
【００２９】
この望ましい態様において、第１電圧発生手段は、第１電圧と負荷手段からの制御された基準電圧を受信して２つの電圧のレベルを比較した比較信号を発生する比較手段と、比較信号に応じて外部電源電圧で第１電圧を駆動するための駆動手段を付加的に含む。
【００３０】
この望ましい態様において、負荷手段は、第２電圧に制御されるゲートと、基準電圧が印加されるドレーン及び比較手段に接続されたソースを有するＭＯＳトランジスタを含む。
【００３１】
この望ましい態様において、ＭＯＳトランジスタは、ＮチャンネルＭＯＳトランジスタで構成される。
【００３２】
この望ましい態様において、所定導電型の不純物は、Ｎ型不純物である。
【００３３】
本発明の他の特徴によると、外部電源電圧を内部電源電圧に変換するための内部電源電圧発生回路と、内部電源電圧昇圧するための昇圧回路を含む半導体メモリ装置の内部電源電圧制御方法において、基準電圧を受信して外部電源電圧がセットアップされる間に、基準電圧のレベルが昇圧電圧のレベルより高い時、昇圧電圧のレベルより所定レベル低く設定されるように昇圧電圧に制御された電圧を発生する段階と、基準電圧を受信して基準電圧のレベルが昇圧電圧のレベルより低い時、基準電圧によって動くように昇圧電圧に制御された電圧を発生する段階とを含む。
【００３４】
この望ましい態様において、制御電圧に応じて内部電源電圧発生する段階を付加的に含む。
【００３５】
このような回路及び方法によって、外部電源電圧が一定レベルまで設定されるセットアップ領域及び一定レベルで維持される飽和領域で内部電源電圧ＶＩＮＴＡがいつも昇圧電圧Ｖｐｐより低いレベルで維持されるようにできる。
【００３６】
【発明の実施の形態】
図６を参照すると、本発明の新規な内部電源電圧発生回路は負荷１１０を含み、負荷１１０は基準電圧ＶＲＥＦＡを受信して昇圧電圧Ｖｐｐに制御された基準電圧ＶＲＥＦＡ’を発生する。制御された基準電圧ＶＲＥＦＡ’は、外部電源電圧ＥＶＣがセットアップされる区間Ａの間に基準電圧ＶＲＥＦＡのレベルが昇圧電圧Ｖｐｐのレベルより高い時、昇圧電圧Ｖｐｐのレベルより所定レベル（例えば、ＮＭＯＳトランジスタスレショルド（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ：以下Ｖｔｈ）レベル）だけ低く設定される。
【００３７】
そして、基準電圧ＶＲＥＦＡのレベルが昇圧電圧Ｖｐｐのレベルより低い時、基準電圧ＶＲＥＦＡによって動く特性を有する。それゆえ、図３で、Ｎ−ウェルのバイアス電圧として昇圧電圧Ｖｐｐを印加しても、セットアップ領域Ａの間に内部電源電圧ＶＩＮＴＡが印加されるＰＭＯＳトランジスタのソース領域とＮ−ウェルの間に順バイアス条件が形成されないため、ラッチ−アップ現象を根本的に防止することができる。
【００３８】
図６は、本発明の望ましい実施形態による内部電源電圧発生回路を示す回路図である。図７は、本発明による内部電源電圧をＣＭＯＳインバータ回路の電源で使用し、ボディ（ウェル）バイアス電圧で昇圧電圧を使用する時、従来ラッチ−アップ防止用トランジスタを除去してもラッチ−アップ現象が発生しないことを説明するための回路図である。そして、図８は、セットアップ領域Ａ及び飽和領域Ｂ電圧ＶＲＥＦＡ、内部電源電圧ＶＩＮＴＡ、外部電源電圧ＥＶＣ、そして昇圧電圧Ｖｐｐのレベル変化を示す断面図である。
【００３９】
再び、図６を参照すると、本発明による内部電源電圧発生回路１００は、負荷（ｌｏａｄ）１１０、比較部（ｃｏｍｐａｒｉｓｏｎ ｓｅｃｔｉｏｎ）１２０、そして駆動部（ｄｒｉｖｉｎｇｓｅｃｔｉｏｎ）１３０とを含む。
【００４０】
本発明の実施形態による負荷１１０は、１つのＮＭＯＳトランジスタＭ１で構成され、トランジスタＭ１は基準電圧ＶＲＥＦＡが印加されるドレーンと比較部１２０に接続されたソース及び昇圧電圧Ｖｐｐに制御されるゲートを有する。結果として、トランジスタＭ１を通して比較部に伝達される基準電圧ＶＲＥＦＡのレベルはセットアップされる間、可変される昇圧電圧Ｖｐｐのレベルによって制御される。例えば、セットアップ領域Ａで基準電圧ＶＲＥＦＡが昇圧電圧Ｖｐｐのレベルより高い時、比較部１２０に伝達される基準電圧ＶＲＥＦＡ’のレベルは、昇圧電圧ＶｐｐのレベルでトランジスタＭ１のスレショルド電圧Ｖｔｈが減圧されたレベルＶｐｐ−Ｖｔｈである。従って、減圧されたレベルＶｐｐ−Ｖｔｈを受信した比較部１２０及び駆動部１３０は、それに対応するレベルの内部電源電圧ＶＩＮＴＡを発生する。
【００４１】
比較部１２０は、内部電源電圧ＶＩＮＴＡと負荷１１０からの電圧ＶＲＥＦＡ’を受けて２つの電圧ＶＩＮＴＡ及びＶＲＥＦＡ’のレベルを比較した比較信号ＳＣＯＭＰを発生し、各々がゲート、ソース／ドレーンを有する２つのＰＭＯＳトランジスタＭ２及びＭ３と３つのＮＭＯＳトランジスタＭ４、Ｍ４及びＭ５からなっている。ＰＭＯＳトランジスタＭ２のソースは、外部電源電圧ＥＶＣが印加される第１電源端子１０に連結され、そのもののドレーンは、比較部１２０の出力端子１４に接続される。ＰＭＯＳトランジスタＭ３のソースは、第１電源端子１０に連結され、そのもののドレーン及びゲートは、相互接続されてトランジスタＭ２のゲートに共通接続されている。
【００４２】
ＮＭＯＳトランジスタＭ４のゲートは、アクティブ抵抗（ａｃｔｉｖｅ ｌｏａｄ）として作用するＮＭＯＳトランジスタＭ１のソースに接続され、ドレーンは比較部１２０の出力端子１４に接続され、ソースは外部電源電圧ＥＶＣに制御されるトランジスタＭ６のチャンネルを通して設置電位Ｖｓｓを受け入れるための第２電源端子１２に接続される。ＮＭＯＳトランジスタＭ５のゲートは、内部電源電圧ＶＩＮＴＡの出力のための出力端子１６に接続され、そのドレーンはトランジスタＭ３のドレーンに接続され、そのソースは外部電源電圧ＥＶＣに制御されるトランジスタＭ６を通して第２電源端子１４に接続される。
【００４３】
駆動部１３０は、比較部１２０からの比較信号ＳＣＯＭＰに応じて外部電源電圧ＥＶＣで内部電源電圧ＶＩＮＴＡを駆動し、ＰＭＯＳトランジスタＭ７からなっている。ＰＭＯＳトランジスタＭ７は比較部１２０の出力端子１４に制御されるゲートと第１電源端子１０に接続されたソース及び内部電源電圧ＶＩＮＴＡの出力のための出力端子１６に接続されたドレーンを有する。例えばトランジスタＭ７は内部電源電圧ＶＩＮＴＡのレベルを一定に維持される比較信号ＳＣＯＭＰのレベルによって第２電源端子１０から出力端子１６に供給される電流の量を制御するようになる。
【００４４】
本発明による動作が以下説明される。再び図８を参照すると、基準電圧ＶＲＥＦＡは外部電源電圧ＥＶＣが一定レベルまで上昇するセットアップ領域Ａで外部電源電圧ＥＶＣによって上昇され、飽和領域で一定レベルで維持される。外部電源電圧ＥＶＣがセットアップされる区間Ａの間、基準電圧ＶＲＥＦＡが昇圧電圧Ｖｐｐより高いレベルで維持される時、図６の負荷１１０を通して比較部１２０に伝達される制御された基準電圧ＶＲＥＦＡ’のレベルは、図８に図示されるように負荷１１０を構成するトランジスタのスレショルド電圧だけ減圧されたレベルである。これによって、内部電源電圧ＶＩＮＴＡもなお制御された基準電圧ＶＲＥＦＡ’によって昇圧電圧Ｖｐｐより低いレベルに維持されながら上昇する。
【００４５】
この時、図４及び図７で分かるように、ＰＭＯＳトランジスタソースとＮ−ウェルの間のＰＮ接合には順バイアス条件が形成されない。言い換えると、Ｐ＋でドーピングされたソース領域に印加される内部電源電圧ＶＩＮＴＡのレベルがＮ＋でドーピングされた不純物領域を通してＮ−ウェルに印加される昇圧電圧Ｖｐｐのレベルより低いため、ＰＮ接合の間に逆バイアスがかかるようになる。結果として、本発明による内部電源電圧発生回路１００を通して得られた内部電源電圧ＶＩＮＴＡを使用する場合、上昇電圧ＶｐｐでバイアスされたＮ−ウェルで必然的に発生するラッチ−アップ現象を根本的に解決できる。付け加えると、内部電源電圧ＶＩＮＴＡとＰＭＯＳトランジスタの間に図３のラッチ−アップ防止用ＮＭＯＳトランジスタを使用する必要がないため、レイアウト面で負担が減るようになる。
【００４６】
以後、外部電源電圧ＥＶＣがセットアップ区間Ａ及び飽和区間Ｂの間、基準電圧ＶＲＥＦＡが昇圧電圧Ｖｐｐより低いレベルで維持される時、正常的な動作が行われる。
【００４７】
前述のように、セットアップ領域Ａの間で昇圧電圧Ｖｐｐが基準電圧ＶＲＥＦＡより低い時、昇圧電圧Ｖｐｐより低く、例えばＶｐｐ−Ｖｔｈのレベルで制御され、昇圧電圧Ｖｐｐが基準電圧ＶＲＥＦＡより高い時、基準電圧ＶＲＥＦＡによって上昇するように内部電源電圧ＶＩＮＴＡを制御することによって、全てのＮ−ウェルを昇圧電圧Ｖｐｐでバイアスしても内部電源電圧ＶＩＮＴＡを使用するＰＭＯＳトランジスタのソース領域とＮ−ウェル領域のＰＮ接合に順バイアス条件が形成されない。結果として、従来技術の場合、セットアップ時、Ｎ−ウェルで必然的に発生されたラッチ−アップ現象は、図６に図示された本発明による内部電源電圧発生回路１００によって制御された内部電源電圧ＶＩＮＴＡを利用して根本的に解決できる。
【００４８】
付け加えて、従来の場合、相互に違うレベルの電圧でバイアスされる各Ｎ−ウェルの間のスペースを保障するためレイアウトが増加したが、本発明による内部電源電圧ＶＩＮＴＡを利用する場合、１つのＮ−ウェルにＰＭＯＳトランジスタを形成し、そのもののウェルバイアス（又は、バックバイアス−ｂａｃｋ ｂｉａｓ）で昇圧電圧Ｖｐｐを提供すると、ウェルの間のスペースによるレイアウトの増加を減らすことができる。
【００４９】
これと反対に、相互に違うレベルの電圧にバイアスされるＮ−ウェルを使用しても本発明による内部電源電圧ＶＩＮＴＡを利用する場合、Ｎ−ウェルに形成されたＰＭＯＳトランジスタのソース領域と昇圧電圧Ｖｐｐが印加されるウェルのＰＮ接合に順バイアス条件が満足されないため、Ｎ−ウェルに形成される全てのＰＭＯＳトランジスタのソースと内部電源電圧ＶＩＮＴＡの間に図３に図示されたラッチ−アップ防止用ＮＭＯＳトランジスタを形成する必要がない。従ってそれに伴うレイアウトの負担が減る。
【００５０】
前者の場合、本来内部電源電圧ＶＩＮＴＡをウェルバイアス電圧として利用したトランジスタのスレショルド電圧はバイアス電圧が昇圧電圧で高めるため多少増加するが、イオン注入量及びサイズ調節を通して補償することができる。このように、２つの場合において、本発明による内部電源電圧ＶＩＮＴＡを利用する場合、レイアウトの負担を減らすだけではなく、根本的にラッチ−アップ現象が防止できる。
【００５１】
【発明の効果】
外部電源電圧が一定レベルまでセットアップされる間に内部電源電圧ＶＩＮＴＡより高いレベルの昇圧電圧ＶｐｐでバイアスされるＮ−ウェルで必然的に発生されるラッチ−アップ現象は、セットアップ領域Ａ及び飽和領域Ｂで、いつも内部電源電圧ＶＩＮＴＡを昇圧電圧Ｖｐｐより低く維持することによって根本的に防止することができる。
【図面の簡単な説明】
【図１】 内部電源電圧発生回路及び昇圧電圧発生回路によってメモリアレー領域に提供される一般的な電源供給関係を示すブロック図である。
【図２】 図１の点線部分を拡大した図面である。
【図３】 従来の技術による内部電源発生回路と従来内部電源電圧をＣＭＯＳインバータ回路の電源で使用し、Ｎ−ウェルバイアス電圧で昇圧電圧を使用する時、インバータ回路で発生されるラッチ−アップ現象を防止するための回路図である。
【図４】 Ｐ−ＳＵＢのＮ−ウェルに形成されたＰＭＯＳトランジスタの構造及びラッチ−アップ現象を説明するための断面図である。
【図５】 外部電源電圧が所定レベルまで上昇するセットアップ領域Ａとセットアップされた後飽和領域Ｂで基準電圧、内部電源電圧、外部電源電圧、そして昇圧電圧のレベル変化を示す図面である。
【図６】 本発明の望ましい実施形態による内部電源電圧発生回路を示す回路図である。
【図７】 本発明による内部電源電圧をＣＭＯＳインバータ回路の電源で使用し、ボディ（ウェル）バイアス電圧で昇圧を使用する時、従来ラッチ−アップ防止用トランジスタを除去してもラッチ−アップ現象が発生されないことを説明するための回路図である。
【図８】 セットアップ領域Ａ及び飽和領域Ｂで基準電圧、内部電源電圧、外部電源電圧、そして昇圧電圧のレベル変化を示す図面である。
【符号の説明】
１００：内部電源電圧発生回路
１１０：負荷
１２０：比較部
１３０：駆動部
【発明の属する技術分野】
本発明は、半導体装置に関するものであり、より詳しくは外部電源電圧がセットアップされる間にＮ−ウェルから発生されるラッチ−アップ（ｌａｔｃｈ−ｕｐ）現象を根本的に防止できる半導体装置及び半導体メモリ装置の内部電源電圧発生回路及びその制御方法に関するものである。
【０００２】
【従来の技術】
図１は、内部電源電圧発生回路及び昇圧電圧発生回路によってメモリアレー領域に提供される一般的な電源供給関係を示すブロック図である。図２は、図１の点線部分を拡大した図面である。半導体メモリ装置の内部電圧（ｉｎｔｅｒｎａｌ ｖｏｌｔａｇｅ）は、アレー用内部電源電圧、周辺回路用内部電源電圧、出力バッファ用内部電源電圧等に区分することができ、各電圧のレベルは、相互違って制御されることは、この技術分野で通常的な知識を持っている者によく知られている。
【０００３】
図１を参照すると、半導体装置が高速化及び高集積化され、半導体装置、特に半導体メモリ装置は、動作電流を減らすためアレー用基準電圧ＶＲＥＦＡを受信して外部電源電圧（ｅｘｔｅｒｎａｌ Ｖｃｃ：以下、ＥＶＣで称する）からアレー用内部電源電圧（ｉｎｔｅｒｎａｌ Ｖｃｃ：ＶＩＮＴＡ）を発生する内部電源電圧発生回路（ｉｎｔｅｒｎａｌ ｐｏｗｅｒ ｓｕｐｐｌｙ ｖｏｌｔａｇｅ ｇｅｎｅｒａｔｉｎｇ ｃｉｒｃｕｉｔ）１００を使用する。昇圧回路（ｂｏｏｓｔｉｎｇ ｃｉｒｃｕｉｔ）２００は、内部電源電圧発生回路１００から提供された電圧ＶＩＮＴＡより高く昇圧した昇圧電圧Ｖｐｐを発生する。
【０００４】
メモリアレー領域（ｍｅｍｏｒｙ ａｒｒａｙ ｒｅｇｉｏｎ）は、行と列で配列されたセルアレーで構成され、図２に示されるように、行方向に配列されたアレーの間に感知増幅回路が配列され、列方向に配列されたアレーの間にサブ−ワード駆動器（ｓｕｂ−ｗｏｒｄ ｄｒｉｖｅｒ）が配列されている。そして、結合領域（ｃｏｎｊｕｎｃｔｉｏｎ ｒｅｇｉｏｎ）が駆動器及び感知増幅回路の間に配列されている。メモリアレー領域は、この分野の通常的な知識を持っている者によく知られているため、これに対する説明は省略する。
【０００５】
昇圧電圧Ｖｐｐは、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）装置で、安定的なワードライン電圧の保障のため、そしてビットライン感知増幅回路でＰＭＯＳラッチと、ＮＭＯＳラッチの共有構造を具現するためセルアレーと感知増幅器回路を分離するための分離ゲート回路、ＤＲＡＭ、又はＳＲＡＭチップのロードライバ（ｒｏｗ ｄｒｉｖｅｒ）回路及びクロックドライバ（ｃｌｏｃｋ ｄｒｉｖｅｒ）回路等で使用される。
【０００６】
図３は、従来技術による内部電源発生回路と従来内部電源電圧をＣＭＯＳインバータ回路の電源として使用し、Ｎ−ウェルバイアス電圧で昇圧電圧を使用する時、インバータ回路で発生されるラッチ−アップ現象を防止するための回路図である。図４は、Ｐ−ＳＵＢのＮ−ウェルに形成されたＰＭＯＳトランジスタの構造及びラッチ−アップ現象を説明するための断面図である。そして、図５は、外部電源電圧が所定レベルまで上昇するセットアップ領域Ａとセットアップされた後飽和領域Ｂで基準電圧ＶＲＥＦＡ、内部電源電圧ＶＩＮＴＡ、外部電源電圧ＥＶＣ、そして昇圧電圧Ｖｐｐのレベル変化を示す図面である。
【０００７】
再び、図４を参照すると、Ｐ−ＳＵＢに形成されたＰＭＯＳトランジスタの一般的な構造として、Ｐ＋不純物でドーピングされたソース領域に内部電源電圧ＶＩＮＴＡが印加され、Ｎ−ウェル領域にはウェルバイアス電圧（ｗｅｌｌ ｂｉａｓ ｖｏｌｔａｇｅ）としてＮ＋不純物領域を通して昇圧電圧Ｖｐｐが印加される。図５で分かるように、外部電源電圧が決めたレベルまで上昇するセットアップ領域Ａで昇圧電圧Ｖｐｐのレベルが内部電源電圧ＶＩＮＴＡのレベルより低い区間Ｃが必然的に存在するようになる。このように必然的に発生する順バイアス区間Ｃの間に、図４に図示されたように、Ｐ＋不純物のソース領域とＮ−ウェルの間に形成されるＰＮダイオドに順バイアス条件（ｆｏｒｗａｒｄ ｂｉａｓ
ｃｏｎｄｉｔｉｏｎ）が形成される。
【０００８】
これによって、デバイスに致命的なラッチ−アップ現象が発生する。これを改善するための従来技術は、図３に図示されたように、昇圧電圧Ｖｐｐでウェル、即ちボディがバイアスされる時、内部電源電圧ＶＩＮＴＡとＰＭＯＳトランジスタのソースの間にラッチ−アップ防止用ＮＭＯＳトランジスタを挿入することによっセットアップ領域Ａで順バイアス条件が形成される区間Ｃの間にラッチ−アップが発生することが防止できる。
【０００９】
一般的に、ＰＭＯＳトランジスタを形成するためのＮ−ウェルのバイアス電圧が相互違う場合、例えば内部電源電圧ＶＩＮＴＡと昇圧電圧Ｖｐｐで各々バイアスさせるため、相互違うＮ−ウェルに各々ＰＭＯＳトランジスタを形成するようになる。このような場合、スペースルール（ｓｐａｃｅ ｒｕｌｅ）によって各Ｎ−ウェルの間にスペースが保障されなければならないため、レイアウト面積が増加するようになる。
【００１０】
これと反対に、相互違うバイアス電圧でバイアスされるＮ−ウェルをウェルバイアス電圧のうち、一番高いバイアス電圧、例えば内部電源電圧より高いレベルの昇圧電圧でバイアスする場合、前述のスペースルールによるレイアウト面積は増加しない。
【００１１】
しかし、ウェルバイアス電圧として昇圧電圧Ｖｐｐが印加される場合、セットアップ領域Ａでラッチ−アップ現象（例えば、図４でＰＭＯＳトランジスタのソース領域とＮ−ウェルの間のダイオードに順バイアス条件が形成されること）を防止するため、図３に図示されたように、Ｎ−ウェルに形成される全てのＰＭＯＳトランジスタのソースと内部電源電圧ＶＩＮＴＡの間にラッチ−アップ防止用ＮＭＯＳトレンシスターを挿入すべきで、その結果、ラッチ−アップ防止用トランジスタのレイアウトによる面積もなお増加するようになる。
【００１２】
【発明が解決しようとする課題】
従って、本発明の目的は、外部電源電圧のセットアップ区間の間に内部電源電圧より高いレベルの昇圧電圧でバイアスされるＮ−ウェルで必然的に発生されるラッチ−アップ現象を根本的に防止できる半導体メモリ装置の内部電源電圧発生回路及びその制御方法を提供することである。
【００１３】
本発明の他の目的は、半導体メモリ装置のレイアウトを減少させることができる内部電源電圧発生回路及びその制御方法を提供することである。
【００１４】
【課題を解決するための手段】
上述のような目的を達成するための本発明の一つの特徴によると、情報を貯蔵するためのアレー領域を備えた半導体メモリ装置において、外部電源電圧と、外部電源電圧がセットアップされる間、外部電源電圧によって上昇され、セットアップされた後、一定のレベルで維持される基準電圧を受信して内部電源電圧を発生する第１電圧発生手段と、内部電源電圧を受信して内部電源電圧のレベルより高いレベルの昇圧電圧を発生する第２電圧発生手段を含み、
第１電圧発生手段は、基準電圧を受信して外部電源電圧のセットアップ区間の間に基準電圧のレベルが昇圧電圧のレベルより高い時、昇圧電圧のレベルより所定レベルより低く設定され、基準電圧のレベルが昇圧電圧のレベルより低い時、基準電圧によって動くように昇圧電圧に制御された基準電圧を出力する負荷手段とを含む。
【００１５】
この望ましい態様において、第１電圧発生手段は、内部電源電圧と負荷手段からの制御基準電圧を受信して２つの電圧のレベルを比較した比較信号を発生する比較手段と、比較信号に応じて外部電源電圧で内部電源電圧を駆動するための駆動手段を付加的に含む。
【００１６】
この望ましい態様において、負荷手段は、昇圧電圧に制御されるゲートと、基準電圧が印加されるドレーン及び比較手段に接続されたソースを有するＭＯＳトランジスタを含む。
【００１７】
この望ましい態様において、ＭＯＳトランジスタは、ＮチャンネルＭＯＳトランジスタで構成される。
【００１８】
この望ましい態様において、所定レベルは、トランジスタのスレショルド電圧のレベルに該当する。
【００１９】
この望ましい態様において、昇圧電圧は、アレー領域のウェルバイアス電圧として提供される。
【００２０】
この望ましい態様において、ウェル（ｗｅｌｌ）は、Ｎ型不純物でドーピングされた領域である。
【００２１】
本発明の他の特徴によると、メモリセルアレーと、外部電源電圧を受信して内部電源電圧を発生する内部電源電圧発生回路と、内部電源電圧を受信して内部電源電圧より高いレベルの昇圧電圧を発生する昇圧電圧発生回路を含む半導体メモリ装置において、内部電源電圧発生回路は、外部電源電圧がセットアップされる間、外部電源電圧によって上昇され、セットアップされた後、一定に維持される基準電圧を受信するための入力端子と、入力端子に連結され、基準電圧を受信して昇圧電圧に制御された基準電圧を出力する手段と、制御基準電圧と内部電源電圧を受信して２つの電圧のレベルを比較した比較信号を発生する手段と、比較信号に応じて外部電源電圧で内部電源電圧を駆動するための手段とを含む。
【００２２】
この望ましい態様において、制御された基準電圧は、セットアップ区間の間に基準電圧のレベルが昇圧電圧のレベルより高い時、昇圧電圧のレベルより所定レベル低く設定され、基準電圧のレベルが昇圧電圧のレベルより低い時、基準電圧によって動く。
【００２３】
この望ましい態様において、制御された基準電圧を出力する手段は、昇圧電圧に制御されるゲートと、基準電圧が印加されるドレーン及び比較手段に接続されたソースを有するＮＭＯＳトランジスタを含む。
【００２４】
この望ましい態様において、所定レベルは、トランジスタのスレショルド電圧のレベルに該当する。
【００２５】
この望ましい態様において、昇圧電圧は、アレーのウェルバイアス電圧として提供される。
【００２６】
この望ましい態様において、ウェルは、Ｎ型不純物でドーピングされた領域である。
【００２７】
この望ましい態様において、内部電源電圧は、アレーの電源として提供される。
【００２８】
本発明の他の特徴によると、外部電源電圧より低くクランプされた第１電圧と、第１電圧を昇圧した第２電圧を利用する半導体装置において、主表面を有する半導体基板と、半導体基板に所定導電型を有する不純物でドーピングされた少なくとも１つ以上のウェル領域と、外部電源電圧がセットアップされる間、外部電源電圧によって上昇され、セットアップされた後、一定に維持される基準電圧を受信してセットアップ区間の間に基準電圧のレベルが第２電圧のレベルより高い時、第２電圧レベルより所定レベル低く設定され、基準電圧のレベルが第２電圧のレベルより低い時、基準電圧によって上昇されるように第２電圧に制御された基準電圧を出力する負荷手段と、外部電源電圧を受信して制御された基準電圧のレベルに比例して上昇する第１電圧を発生する手段と、第１電圧を受信してウェル領域のバイアス電圧として第２電圧を発生する手段とを含む。
【００２９】
この望ましい態様において、第１電圧発生手段は、第１電圧と負荷手段からの制御された基準電圧を受信して２つの電圧のレベルを比較した比較信号を発生する比較手段と、比較信号に応じて外部電源電圧で第１電圧を駆動するための駆動手段を付加的に含む。
【００３０】
この望ましい態様において、負荷手段は、第２電圧に制御されるゲートと、基準電圧が印加されるドレーン及び比較手段に接続されたソースを有するＭＯＳトランジスタを含む。
【００３１】
この望ましい態様において、ＭＯＳトランジスタは、ＮチャンネルＭＯＳトランジスタで構成される。
【００３２】
この望ましい態様において、所定導電型の不純物は、Ｎ型不純物である。
【００３３】
本発明の他の特徴によると、外部電源電圧を内部電源電圧に変換するための内部電源電圧発生回路と、内部電源電圧昇圧するための昇圧回路を含む半導体メモリ装置の内部電源電圧制御方法において、基準電圧を受信して外部電源電圧がセットアップされる間に、基準電圧のレベルが昇圧電圧のレベルより高い時、昇圧電圧のレベルより所定レベル低く設定されるように昇圧電圧に制御された電圧を発生する段階と、基準電圧を受信して基準電圧のレベルが昇圧電圧のレベルより低い時、基準電圧によって動くように昇圧電圧に制御された電圧を発生する段階とを含む。
【００３４】
この望ましい態様において、制御電圧に応じて内部電源電圧発生する段階を付加的に含む。
【００３５】
このような回路及び方法によって、外部電源電圧が一定レベルまで設定されるセットアップ領域及び一定レベルで維持される飽和領域で内部電源電圧ＶＩＮＴＡがいつも昇圧電圧Ｖｐｐより低いレベルで維持されるようにできる。
【００３６】
【発明の実施の形態】
図６を参照すると、本発明の新規な内部電源電圧発生回路は負荷１１０を含み、負荷１１０は基準電圧ＶＲＥＦＡを受信して昇圧電圧Ｖｐｐに制御された基準電圧ＶＲＥＦＡ’を発生する。制御された基準電圧ＶＲＥＦＡ’は、外部電源電圧ＥＶＣがセットアップされる区間Ａの間に基準電圧ＶＲＥＦＡのレベルが昇圧電圧Ｖｐｐのレベルより高い時、昇圧電圧Ｖｐｐのレベルより所定レベル（例えば、ＮＭＯＳトランジスタスレショルド（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ：以下Ｖｔｈ）レベル）だけ低く設定される。
【００３７】
そして、基準電圧ＶＲＥＦＡのレベルが昇圧電圧Ｖｐｐのレベルより低い時、基準電圧ＶＲＥＦＡによって動く特性を有する。それゆえ、図３で、Ｎ−ウェルのバイアス電圧として昇圧電圧Ｖｐｐを印加しても、セットアップ領域Ａの間に内部電源電圧ＶＩＮＴＡが印加されるＰＭＯＳトランジスタのソース領域とＮ−ウェルの間に順バイアス条件が形成されないため、ラッチ−アップ現象を根本的に防止することができる。
【００３８】
図６は、本発明の望ましい実施形態による内部電源電圧発生回路を示す回路図である。図７は、本発明による内部電源電圧をＣＭＯＳインバータ回路の電源で使用し、ボディ（ウェル）バイアス電圧で昇圧電圧を使用する時、従来ラッチ−アップ防止用トランジスタを除去してもラッチ−アップ現象が発生しないことを説明するための回路図である。そして、図８は、セットアップ領域Ａ及び飽和領域Ｂ電圧ＶＲＥＦＡ、内部電源電圧ＶＩＮＴＡ、外部電源電圧ＥＶＣ、そして昇圧電圧Ｖｐｐのレベル変化を示す断面図である。
【００３９】
再び、図６を参照すると、本発明による内部電源電圧発生回路１００は、負荷（ｌｏａｄ）１１０、比較部（ｃｏｍｐａｒｉｓｏｎ ｓｅｃｔｉｏｎ）１２０、そして駆動部（ｄｒｉｖｉｎｇｓｅｃｔｉｏｎ）１３０とを含む。
【００４０】
本発明の実施形態による負荷１１０は、１つのＮＭＯＳトランジスタＭ１で構成され、トランジスタＭ１は基準電圧ＶＲＥＦＡが印加されるドレーンと比較部１２０に接続されたソース及び昇圧電圧Ｖｐｐに制御されるゲートを有する。結果として、トランジスタＭ１を通して比較部に伝達される基準電圧ＶＲＥＦＡのレベルはセットアップされる間、可変される昇圧電圧Ｖｐｐのレベルによって制御される。例えば、セットアップ領域Ａで基準電圧ＶＲＥＦＡが昇圧電圧Ｖｐｐのレベルより高い時、比較部１２０に伝達される基準電圧ＶＲＥＦＡ’のレベルは、昇圧電圧ＶｐｐのレベルでトランジスタＭ１のスレショルド電圧Ｖｔｈが減圧されたレベルＶｐｐ−Ｖｔｈである。従って、減圧されたレベルＶｐｐ−Ｖｔｈを受信した比較部１２０及び駆動部１３０は、それに対応するレベルの内部電源電圧ＶＩＮＴＡを発生する。
【００４１】
比較部１２０は、内部電源電圧ＶＩＮＴＡと負荷１１０からの電圧ＶＲＥＦＡ’を受けて２つの電圧ＶＩＮＴＡ及びＶＲＥＦＡ’のレベルを比較した比較信号ＳＣＯＭＰを発生し、各々がゲート、ソース／ドレーンを有する２つのＰＭＯＳトランジスタＭ２及びＭ３と３つのＮＭＯＳトランジスタＭ４、Ｍ４及びＭ５からなっている。ＰＭＯＳトランジスタＭ２のソースは、外部電源電圧ＥＶＣが印加される第１電源端子１０に連結され、そのもののドレーンは、比較部１２０の出力端子１４に接続される。ＰＭＯＳトランジスタＭ３のソースは、第１電源端子１０に連結され、そのもののドレーン及びゲートは、相互接続されてトランジスタＭ２のゲートに共通接続されている。
【００４２】
ＮＭＯＳトランジスタＭ４のゲートは、アクティブ抵抗（ａｃｔｉｖｅ ｌｏａｄ）として作用するＮＭＯＳトランジスタＭ１のソースに接続され、ドレーンは比較部１２０の出力端子１４に接続され、ソースは外部電源電圧ＥＶＣに制御されるトランジスタＭ６のチャンネルを通して設置電位Ｖｓｓを受け入れるための第２電源端子１２に接続される。ＮＭＯＳトランジスタＭ５のゲートは、内部電源電圧ＶＩＮＴＡの出力のための出力端子１６に接続され、そのドレーンはトランジスタＭ３のドレーンに接続され、そのソースは外部電源電圧ＥＶＣに制御されるトランジスタＭ６を通して第２電源端子１４に接続される。
【００４３】
駆動部１３０は、比較部１２０からの比較信号ＳＣＯＭＰに応じて外部電源電圧ＥＶＣで内部電源電圧ＶＩＮＴＡを駆動し、ＰＭＯＳトランジスタＭ７からなっている。ＰＭＯＳトランジスタＭ７は比較部１２０の出力端子１４に制御されるゲートと第１電源端子１０に接続されたソース及び内部電源電圧ＶＩＮＴＡの出力のための出力端子１６に接続されたドレーンを有する。例えばトランジスタＭ７は内部電源電圧ＶＩＮＴＡのレベルを一定に維持される比較信号ＳＣＯＭＰのレベルによって第２電源端子１０から出力端子１６に供給される電流の量を制御するようになる。
【００４４】
本発明による動作が以下説明される。再び図８を参照すると、基準電圧ＶＲＥＦＡは外部電源電圧ＥＶＣが一定レベルまで上昇するセットアップ領域Ａで外部電源電圧ＥＶＣによって上昇され、飽和領域で一定レベルで維持される。外部電源電圧ＥＶＣがセットアップされる区間Ａの間、基準電圧ＶＲＥＦＡが昇圧電圧Ｖｐｐより高いレベルで維持される時、図６の負荷１１０を通して比較部１２０に伝達される制御された基準電圧ＶＲＥＦＡ’のレベルは、図８に図示されるように負荷１１０を構成するトランジスタのスレショルド電圧だけ減圧されたレベルである。これによって、内部電源電圧ＶＩＮＴＡもなお制御された基準電圧ＶＲＥＦＡ’によって昇圧電圧Ｖｐｐより低いレベルに維持されながら上昇する。
【００４５】
この時、図４及び図７で分かるように、ＰＭＯＳトランジスタソースとＮ−ウェルの間のＰＮ接合には順バイアス条件が形成されない。言い換えると、Ｐ＋でドーピングされたソース領域に印加される内部電源電圧ＶＩＮＴＡのレベルがＮ＋でドーピングされた不純物領域を通してＮ−ウェルに印加される昇圧電圧Ｖｐｐのレベルより低いため、ＰＮ接合の間に逆バイアスがかかるようになる。結果として、本発明による内部電源電圧発生回路１００を通して得られた内部電源電圧ＶＩＮＴＡを使用する場合、上昇電圧ＶｐｐでバイアスされたＮ−ウェルで必然的に発生するラッチ−アップ現象を根本的に解決できる。付け加えると、内部電源電圧ＶＩＮＴＡとＰＭＯＳトランジスタの間に図３のラッチ−アップ防止用ＮＭＯＳトランジスタを使用する必要がないため、レイアウト面で負担が減るようになる。
【００４６】
以後、外部電源電圧ＥＶＣがセットアップ区間Ａ及び飽和区間Ｂの間、基準電圧ＶＲＥＦＡが昇圧電圧Ｖｐｐより低いレベルで維持される時、正常的な動作が行われる。
【００４７】
前述のように、セットアップ領域Ａの間で昇圧電圧Ｖｐｐが基準電圧ＶＲＥＦＡより低い時、昇圧電圧Ｖｐｐより低く、例えばＶｐｐ−Ｖｔｈのレベルで制御され、昇圧電圧Ｖｐｐが基準電圧ＶＲＥＦＡより高い時、基準電圧ＶＲＥＦＡによって上昇するように内部電源電圧ＶＩＮＴＡを制御することによって、全てのＮ−ウェルを昇圧電圧Ｖｐｐでバイアスしても内部電源電圧ＶＩＮＴＡを使用するＰＭＯＳトランジスタのソース領域とＮ−ウェル領域のＰＮ接合に順バイアス条件が形成されない。結果として、従来技術の場合、セットアップ時、Ｎ−ウェルで必然的に発生されたラッチ−アップ現象は、図６に図示された本発明による内部電源電圧発生回路１００によって制御された内部電源電圧ＶＩＮＴＡを利用して根本的に解決できる。
【００４８】
付け加えて、従来の場合、相互に違うレベルの電圧でバイアスされる各Ｎ−ウェルの間のスペースを保障するためレイアウトが増加したが、本発明による内部電源電圧ＶＩＮＴＡを利用する場合、１つのＮ−ウェルにＰＭＯＳトランジスタを形成し、そのもののウェルバイアス（又は、バックバイアス−ｂａｃｋ ｂｉａｓ）で昇圧電圧Ｖｐｐを提供すると、ウェルの間のスペースによるレイアウトの増加を減らすことができる。
【００４９】
これと反対に、相互に違うレベルの電圧にバイアスされるＮ−ウェルを使用しても本発明による内部電源電圧ＶＩＮＴＡを利用する場合、Ｎ−ウェルに形成されたＰＭＯＳトランジスタのソース領域と昇圧電圧Ｖｐｐが印加されるウェルのＰＮ接合に順バイアス条件が満足されないため、Ｎ−ウェルに形成される全てのＰＭＯＳトランジスタのソースと内部電源電圧ＶＩＮＴＡの間に図３に図示されたラッチ−アップ防止用ＮＭＯＳトランジスタを形成する必要がない。従ってそれに伴うレイアウトの負担が減る。
【００５０】
前者の場合、本来内部電源電圧ＶＩＮＴＡをウェルバイアス電圧として利用したトランジスタのスレショルド電圧はバイアス電圧が昇圧電圧で高めるため多少増加するが、イオン注入量及びサイズ調節を通して補償することができる。このように、２つの場合において、本発明による内部電源電圧ＶＩＮＴＡを利用する場合、レイアウトの負担を減らすだけではなく、根本的にラッチ−アップ現象が防止できる。
【００５１】
【発明の効果】
外部電源電圧が一定レベルまでセットアップされる間に内部電源電圧ＶＩＮＴＡより高いレベルの昇圧電圧ＶｐｐでバイアスされるＮ−ウェルで必然的に発生されるラッチ−アップ現象は、セットアップ領域Ａ及び飽和領域Ｂで、いつも内部電源電圧ＶＩＮＴＡを昇圧電圧Ｖｐｐより低く維持することによって根本的に防止することができる。
【図面の簡単な説明】
【図１】 内部電源電圧発生回路及び昇圧電圧発生回路によってメモリアレー領域に提供される一般的な電源供給関係を示すブロック図である。
【図２】 図１の点線部分を拡大した図面である。
【図３】 従来の技術による内部電源発生回路と従来内部電源電圧をＣＭＯＳインバータ回路の電源で使用し、Ｎ−ウェルバイアス電圧で昇圧電圧を使用する時、インバータ回路で発生されるラッチ−アップ現象を防止するための回路図である。
【図４】 Ｐ−ＳＵＢのＮ−ウェルに形成されたＰＭＯＳトランジスタの構造及びラッチ−アップ現象を説明するための断面図である。
【図５】 外部電源電圧が所定レベルまで上昇するセットアップ領域Ａとセットアップされた後飽和領域Ｂで基準電圧、内部電源電圧、外部電源電圧、そして昇圧電圧のレベル変化を示す図面である。
【図６】 本発明の望ましい実施形態による内部電源電圧発生回路を示す回路図である。
【図７】 本発明による内部電源電圧をＣＭＯＳインバータ回路の電源で使用し、ボディ（ウェル）バイアス電圧で昇圧を使用する時、従来ラッチ−アップ防止用トランジスタを除去してもラッチ−アップ現象が発生されないことを説明するための回路図である。
【図８】 セットアップ領域Ａ及び飽和領域Ｂで基準電圧、内部電源電圧、外部電源電圧、そして昇圧電圧のレベル変化を示す図面である。
【符号の説明】
１００：内部電源電圧発生回路
１１０：負荷
１２０：比較部
１３０：駆動部
Claims (20)
- 情報を貯蔵するためのアレー領域を備えた半導体メモリ装置において、
外部電源電圧と、外部電源電圧がセットアップされる間、外部電源電圧によって上昇され、セットアップされた後、一定のレベルで維持される基準電圧を受信して内部電源電圧を発生する第１電圧発生手段と、
前記内部電源電圧を受信して前記内部電源電圧のレベルより高いレベルの昇圧電圧を発生する第２電圧発生手段とを含み、
前記第１電圧発生手段は、前記基準電圧を受信して、外部電源電圧のセットアップ区間の間に前記基準電圧のレベルが前記昇圧電圧のレベルより高い時、前記昇圧電圧のレベルより所定レベルより低く設定され、前記基準電圧のレベルが前記昇圧電圧のレベルより低い時、前記基準電圧によって動くように前記昇圧電圧に制御された基準電圧を出力する負荷手段とを含むことを特徴とする半導体メモリ装置。 - 前記第１電圧発生手段は、前記内部電源電圧と前記負荷手段からの前記制御基準電圧を受信して前記２つの電圧のレベルを比較した比較信号を発生する比較手段及び、前記比較信号に応じて前記外部電源電圧で前記内部電源電圧を駆動するための駆動手段を付加的に含むことを特徴とする請求項１に記載の半導体メモリ装置。
- 前記負荷手段は、前記昇圧電圧に制御されるゲートと、前記基準電圧が印加されるドレーン及び前記比較手段に接続されたソースを有するＭＯＳトランジスタを含むことを特徴とする請求項１に記載の半導体メモリ装置。
- 前記ＭＯＳトランジスタは、ＮチャンネルＭＯＳトランジスタで構成されることを特徴とする請求項３に記載の半導体メモリ装置。
- 前記所定レベルは、前記トランジスタのスレショルド電圧のレベルに該当することを特徴とする請求項３に記載の半導体メモリ装置。
- 前記昇圧電圧は、前記アレー領域のウェルバイアス電圧として提供されることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記ウェルは、Ｎ型不純物でドーピングされた領域であることを特徴とする請求項６に記載の半導体メモリ装置。
- メモリセルアレーと、外部電源電圧を受信して内部電源電圧を発生する内部電源電圧発生回路と、前記内部電源電圧を受信して前記内部電源電圧より高いレベルの昇圧電圧を発生する昇圧電圧発生回路とを含む半導体メモリ装置において、
前記内部電源電圧発生回路は、
前記外部電源電圧がセットアップされる間、外部電源電圧によって上昇され、セットアップされた後、一定に維持される基準電圧を受信するための入力端子と、
前記入力端子に連結され、前記基準電圧を受信して前記昇圧電圧のレベル以下に制御された基準電圧を出力する手段と、
前記制御基準電圧と前記内部電源電圧を受信して前記２つの電圧のレベルを比較した比較信号を発生する手段と、
前記比較信号に応じて前記外部電源電圧で前記内部電源電圧を駆動するための手段とを含み、
前記制御された基準電圧は、セットアップ区間の間に前記基準電圧のレベルが前記昇圧電圧のレベルより高い時、前記昇圧電圧のレベルより所定レベル低く設定され、前記基準電圧のレベルが前記昇圧電圧のレベルより低い時、前記基準電圧によって動くことを特徴と する半導体メモリ装置。 - 前記制御された基準電圧を出力する手段は、前記昇圧電圧に制御されるゲートと、前記基準電圧が印加されるドレーンと、前記比較手段に接続されたソースとを有するＮＭＯＳトランジスタを含むことを特徴とする請求項８に記載の半導体メモリ装置。
- 前記所定レベルは、前記トランジスタのスレショルド電圧のレベルに該当することを特徴とする請求項９に記載の半導体メモリ装置。
- 前記昇圧電圧は、前記アレーのウェルバイアス電圧として提供されることを特徴とする請求項８に記載の半導体メモリ装置。
- 前記ウェルは、Ｎ型不純物でドーピングされた領域であることを特徴とする請求項１１に記載の半導体メモリ装置。
- 前記内部電源電圧は、前記アレーの電源として提供されることを特徴とする請求項９に記載の半導体メモリ装置。
- 外部電源電圧より低くクランプされた第１電圧と、前記第１電圧を昇圧した第２電圧を利用する半導体装置において、
主表面を有する半導体基板と、
前記半導体基板に所定導電型を有する不純物でドーピングされた少なくとも１つ以上のウェル領域と、
前記外部電源電圧がセットアップされる間、前記外部電源電圧によって上昇され、セットアップされた後、一定に維持される基準電圧を受信してセットアップ区間の間に前記基準電圧のレベルが前記第２電圧のレベルより高い時、前記第２電圧レベルより所定レベル低く設定され、前記基準電圧のレベルが前記第２電圧のレベルより低い時、前記基準電圧によって上昇されるように前記第２電圧に制御された基準電圧を出力する負荷手段と、
前記外部電源電圧を受信して前記制御された基準電圧のレベルに比例して上昇する前記第１電圧を発生する手段と、
前記第１電圧を受信して前記ウェル領域のバイアス電圧として前記第２電圧を発生する手段とを含むことを特徴とする半導体メモリ装置。 - 前記第１電圧発生手段は、前記第１電圧と前記負荷手段からの前記制御された基準電圧を受信して前記２つの電圧のレベルを比較した比較信号を発生する比較手段と、前記比較信号に応じて前記外部電源電圧で前記第１電圧を駆動するための駆動手段を付加的に含むことを特徴とする請求項１４に記載の半導体メモリ装置。
- 前記負荷手段は、前記第２電圧に制御されるゲートと、前記基準電圧が印加されるドレーンと、前記比較手段に接続されたソースとを有するＭＯＳトランジスタを含むことを特徴とする請求項１５に記載の半導体メモリ装置。
- 前記ＭＯＳトランジスタは、ＮチャンネルＭＯＳトランジスタで構成されることを特徴とする請求項１６に記載の半導体メモリ装置。
- 前記所定導電型の不純物は、Ｎ型不純物であることを特徴とする請求項１４に記載の半導体メモリ装置。
- 外部電源電圧を内部電源電圧に変換するための内部電源電圧発生回路と、前記内部電源電圧を昇圧するための昇圧回路を含むことを半導体メモリ装置の内部電源電圧制御方法において、
基準電圧を受信して外部電源電圧がセットアップされる間に、前記基準電圧のレベルが前記昇圧電圧のレベルより高い時、前記昇圧電圧のレベルより所定レベル低く設定されるように前記昇圧電圧に制御された電圧を発生する段階と、
前記基準電圧を受信して前記基準電圧のレベルが前記昇圧電圧のレベルより低い時、前記基準電圧によって動くように前記昇圧電圧に制御された電圧を発生する段階とを含むことを特徴とする内部電源電圧制御方法。 - 前記制御電圧に応じて前記内部電源電圧発生する段階を付加的に含むことを特徴とする請求項１９に記載の内部電源電圧制御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970048827A KR100257581B1 (ko) | 1997-09-25 | 1997-09-25 | 반도체 메모리 장치의 내부 전원 전압 발생 회로 및 그 제어방법 |
| KR199748827 | 1997-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11154390A JPH11154390A (ja) | 1999-06-08 |
| JP3853088B2 true JP3853088B2 (ja) | 2006-12-06 |
Family
ID=19521684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27219298A Expired - Fee Related JP3853088B2 (ja) | 1997-09-25 | 1998-09-25 | 半導体メモリ装置の内部電源電圧発生回路及びその制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6087891A (ja) |
| JP (1) | JP3853088B2 (ja) |
| KR (1) | KR100257581B1 (ja) |
| TW (1) | TW396604B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036397A (ja) * | 1999-07-22 | 2001-02-09 | Sanyo Electric Co Ltd | 入力バッファ |
| JP2001057075A (ja) * | 1999-08-17 | 2001-02-27 | Nec Corp | 半導体記憶装置 |
| JP3776857B2 (ja) | 2001-10-16 | 2006-05-17 | 株式会社東芝 | 半導体集積回路装置 |
| KR100452322B1 (ko) * | 2002-06-26 | 2004-10-12 | 삼성전자주식회사 | 반도체 메모리 장치의 전원전압 공급 방법 및 셀 어레이전원전압 공급회로 |
| KR100474196B1 (ko) * | 2002-07-18 | 2005-03-10 | 주식회사 하이닉스반도체 | 클램프 회로 및 이를 이용한 부스팅 회로 |
| JP2004199778A (ja) * | 2002-12-18 | 2004-07-15 | Renesas Technology Corp | 半導体記憶装置 |
| JP4143054B2 (ja) * | 2004-08-19 | 2008-09-03 | 株式会社東芝 | 電圧生成回路 |
| KR100754328B1 (ko) * | 2005-02-15 | 2007-08-31 | 삼성전자주식회사 | 내부전원전압 발생회로 및 이를 포함하는 반도체 메모리 장치 |
| KR100660876B1 (ko) * | 2005-08-29 | 2006-12-26 | 삼성전자주식회사 | 센스앰프용 디벨로프 기준전압 발생회로를 구비하는 반도체메모리 장치 |
| KR100763250B1 (ko) * | 2006-02-22 | 2007-10-04 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전원전압 발생회로 |
| KR100817080B1 (ko) * | 2006-12-27 | 2008-03-26 | 삼성전자주식회사 | 내부 전원 전압들을 독립적으로 제어할 수 있는 반도체메모리 장치 및 그 장치를 이용하는 방법 |
| KR102016727B1 (ko) * | 2013-04-24 | 2019-09-02 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 외부전압 제어 방법 |
| CN111710355B (zh) * | 2020-05-21 | 2022-05-13 | 中国人民武装警察部队海警学院 | 提升sram芯片写能力的差分电源电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0447591A (ja) * | 1990-06-14 | 1992-02-17 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JP3286869B2 (ja) * | 1993-02-15 | 2002-05-27 | 三菱電機株式会社 | 内部電源電位発生回路 |
| JPH07194095A (ja) * | 1993-12-28 | 1995-07-28 | Fujitsu Ltd | 電位生成回路 |
| US5483486A (en) * | 1994-10-19 | 1996-01-09 | Intel Corporation | Charge pump circuit for providing multiple output voltages for flash memory |
| KR0172337B1 (ko) * | 1995-11-13 | 1999-03-30 | 김광호 | 반도체 메모리장치의 내부승압전원 발생회로 |
-
1997
- 1997-09-25 KR KR1019970048827A patent/KR100257581B1/ko not_active IP Right Cessation
-
1998
- 1998-09-16 TW TW087115431A patent/TW396604B/zh not_active IP Right Cessation
- 1998-09-24 US US09/160,073 patent/US6087891A/en not_active Expired - Lifetime
- 1998-09-25 JP JP27219298A patent/JP3853088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6087891A (en) | 2000-07-11 |
| JPH11154390A (ja) | 1999-06-08 |
| KR19990026621A (ko) | 1999-04-15 |
| TW396604B (en) | 2000-07-01 |
| KR100257581B1 (ko) | 2000-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002826B1 (ko) | 챠지펌핑효율이 개선된 챠지펌프회로 | |
| US7397693B2 (en) | Semiconductor memory device with memory cells operated by boosted voltage | |
| EP1105875B1 (en) | On-chip word line voltage generation for dram embedded in logic process | |
| US7355455B2 (en) | Low power consumption MIS semiconductor device | |
| US6906971B2 (en) | Semiconductor integrated circuit device | |
| JP3085455B2 (ja) | スタティックｒａｍ | |
| US20110102019A1 (en) | Semiconductor device formed on a soi substrate | |
| US5255224A (en) | Boosted drive system for master/local word line memory architecture | |
| JP3853088B2 (ja) | 半導体メモリ装置の内部電源電圧発生回路及びその制御方法 | |
| US6075720A (en) | Memory cell for DRAM embedded in logic | |
| US5946243A (en) | Signal line driving circuits with active body pull-up capability for reducing boost delay | |
| US5757714A (en) | Semiconductor memory device with on-chip boosted power supply voltage generator | |
| US5886942A (en) | Word line driver and semiconductor device | |
| JPH08203270A (ja) | 半導体集積回路 | |
| JPH1126697A (ja) | 半導体装置のバックバイアス発生器及びその発生方法 | |
| US6603685B2 (en) | Semiconductor integrated circuit device capable of ensuring reliability of transistor driving high voltage | |
| JP2756437B2 (ja) | 半導体メモリ装置のリストア回路及びその構造 | |
| US6914797B2 (en) | Semiconductor memory | |
| KR100211759B1 (ko) | 듀얼 백 바이어스 공급 장치 | |
| JPH0773669A (ja) | 半導体装置 | |
| US6570811B1 (en) | Writing operation control circuit and semiconductor memory using the same | |
| JP2724218B2 (ja) | 半導体集積回路 | |
| JP2675638B2 (ja) | 半導体集積回路 | |
| JP2000149561A (ja) | 半導体集積回路装置 | |
| JP2004140842A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |