TW394946B - Semiconductor memory device - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 常對輪出鑀衝器電路施加確定狀態之資料，用來將內部資 料傳達到輪出緩衝器電路，藉K控制對閛電路施加之時鐘 信號之產生，用K確實的防止無效資料之產生。 雖然上面已經詳细的描述和說明本發明，但宜瞭解者， 上述者只作說明和舉例之用，而無意用來限制本發明*本 發明之精神和範圍只受所附之申請專利範圍之限制。 [元件編號之說明] CLKO 内部時鐘信號 DD 内部資料

Dout 外部資料 DQH 資料輸出掩蔽指示 DQH0 內部掩蔽指示信虢 DQH0F 單發脈波信號 extCLK 時鐘信號 i ntCLK 内部時鐘信號 OEM 輸出許可信號 0EMF 讀出許可信號 RD 讀出資料 READ 讀出指示信號 RST 重設信號 RSTF 重設信號 la 内部掩蔽指示信號產生電路 lac 半時鐘移位器 lb 時鐘移位器 ---------!^--------訂--------- (請先閱讀背面之， 注意事承再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -64 修正頁 Λ7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（1) [發明所鼸之技術領域] 本發明有關於 半 導 體 記 憶 裝 置 9 尤其有闞於 與 時 鐘 信 號 同步進行動作之 同 步 型 半 導 體 記 憶 裝置。特別 有 闞 於 對 同 步型半導體記憶 裝 置 之 資 料 輸 出 進 行控制之控 制 電 路 實 質上有關於用Κ 防 止 無 效 資 料 之 輸 出之構造。 [習知之技術] 圖21是時序圖 用 來 表 示 習 知 之 同步型半導 體 記 憶 装 置 之資料讀出時之 動 作 0 下 面 將 參 照圖21用來說明 同 步 型 半導體記憶裝置 之 動 作 0 該同步型半導 體 記 憶 裝 置 與 從 外部施加之 時 鐘 信 號 extCLK同步的* 用 來 進 行 從 外 部 施 加之控制信 號 之 取 入 和 資料之輸出。外 部 時 鐘 信 號 e X tCLK為系統時鐘 Ο 在時鐘循環fll之外部時鐘信號 e X tCLK之上升邊緣 將 列 位址閃控信號/R AS設定為L位準 ，和將行位址閃控信號/CAS 和寫入致能信號/WE設定為Η位準 0 該等控制信 號 之 狀 態 之 組合稱為活性命 令 9 在 同 步 型 半 導 體記憶裝置 中 依 照 與 其同時施加之位 址 信 號 用 來 進 行 列 選擇動作。 當 經 過 標 準 DRAM之RAS-CAS延遅時間後 可Μ在内部進行該行選擇動 作。 在時鐘循環# 3 在 外 部 時 鐘 信 m extCLK之上升邊緣 將 列位址閃控信號/RAS和寫人致能信號/WE設定為Η位準 f 和 將行位址閃控信號/ C A S設定為L位準，該等控制信號之狀 態之組合稱為讀 取 命 令 » 依 照 與 其 同時施加之 位 址 信 號 用 來進行行選動作 f 藉 進 行 選 擇 記 憶單元之資 料 之 讀 出 0 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X2S»7公釐） 4 - 請 先 閱 讀 背 面-之.· 注* 意 事， 項/ 再 *·*νΙ 填、丨 5裝 頁 訂 線 Λ7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ 2) 1 1 1 在 該 資 料 讀 出 時 * 在 内 部 進 行 該 行 選 擇 為 著 要 將 該 選 1 1 1 擇 行 上 之 選 擇 記 憶 單 元 之 資 料 謓 出 到 外 部 9 所 內 部 之 資 1 | 料 轉 送 需 要 時 間 〇 因 此 在 時 鐘 信 號 »4 最 初 之 資 料 被 輸 出 請 先 閱 1 1 | 5 在 時 鐘 循 環 K5之 時 鐘 信 號 ex tcu之 上 升 邊 緣 輸 出 資 科 讀 背 1 1 Do u t 變 成 確 定 狀 態 〇 然 後 在 內 部 以 最 初 之 位 址 信 號 作 為 之 注 .：1 m 1 意 1 1 開 頭 位 址 9 利 用 指 定 之 程 序 產 生 行 位 址 信 號 用 來 進行行選 擇 ♦ 藉 Μ 連 續 的 進 行 資 料 之 讀 出 0 因 此 在 時 鐘 循 環 #6 #7 再 填 1 寫 本 裝 和 »8之 各 個 之 外 部 時 鐘 信 號 ex tCLK 之 上 升 邊 緣 資 料 分 別 頁 >—^ I I 成 為 確 定 狀 態 利 用 外 部 之 裝 置 進 行 取 樣 0 1 1 從 施 加 謓 取 命 令 起 到 有 效 資 料 出 現 止 之 時 鐘 循 環 數 稱 為 1 1 CAS潛伏期 施加1 個 讀 取 命 令 時 連 壤 讓 出 之 資 料 之 數 百 ( 1 訂 每 個 資 料 輸 出 端 子 )S §為叢訊長度 ，在圖21中表示CAS 潛 1 | 伏 期 為 2 叢訊長度為4之 情 況 時 之 讀 出 動 作 之 一 實 例 ϋ 1 I 在 時 鐘 循 環 »9之 外 部 時 鐘 信 號 ex tCLK 之 上 升 邊 緣 將 列 1 1 位 址 閃 控 信 號 /R AS和 寫 人 敘 能 信 號 / W E設定為L位 準 和 將 旅 行 位 址 閃 控 制 信 號 /CAS 設 定 為 Η位準 ，該等控制信號之狀 1 m I 態 之 組 合 稱 為 預 充 電 命 令 > 用 來 指 示 陣 列 之 預 充 電 動 作 0 • I 亦 即 將 內 部 之 選 擇 列 驅 動 成 為 非 選 擇 狀 態 9 使 記 憶 單 元 I 陣 列 回 復 到 指 定 之 預 充 電 狀 態 該 同 步 型 半 導 體 記 憶 装 置 1 形 成 備 用 狀 態 0 1 1 如 圖 21所 示 負 經 由 與 外 部 時 鐘 信 號 e X tCLK 同 步 的 取 人 外 1 1 部 信 號 y 用 來 決 定 各 個 控 制 信 號 對 外 部 時 鐘 信 號 e X tCLK 之 1 I 確 定 時 序 9 不 需 要 考 慮 對 於 控 制 信 號 之 歪 斜 等 之 時 序 邊 際 1 1 | » 可 Μ 快 速 之 時 序 進 行 內 部 動 作 9 可 進 行 高 速 存 取 0 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5 - 經濟部中央標準局員工消費合作社印製 Λ7 __B7五、發明説明（3) 另外，因為與外部時鐘信號extCLK同步的輸出資料Dout， 所以可Μ進行高速之資料轉送。 圖22概略的表示習知之同步型半導體記憶裝置之與資料 謓出有關之部份之構造。在圖22中，習知之同步型半導體 記憶裝置包含有：記憶單元陣列900，具有被排列成行列 狀之多個記億單元；位址输入緩衝器902，與時鐘信號同 步的用來取入從外部施加之位址信號藉Μ產生內部列和行 位址；列選擇電路904，依照從位址輸入緩衝器902施加之 内部列位址信號，用來將記憶單元陣列900之位址被指定 之列（字線）驅動成為選擇狀態；行選擇電路906，依照來 自位址輸入媛衝器902之内部行位址信號用^來選擇記憶單 元陣列900之位址被指定之行（位元線對偶）；讀出電路90S ，在資料讀出時用來讀出行選擇電路906所選擇之行上之 記憶單元之資料；輸出電路9 10，與活性化時之內部時鐘 信號CLK0同步的用來接受從讀出電路908施加之謓出資料 RD，對其進行緩衝處理，藉Μ產生外部資料Dout;時鐘媛 衝器912，用來對從外部_加之時鐘信號ext CLK進行媛衝 處理藉Μ產生內部時鐘信號intCLK和CLK0;命令解碼器 914，用來判定與内部時鐘信號intCLK同步從外部施加之 控制信號/ RAS，/CAS和/ WE之埵輯狀態，藉W產生用以表 示該判定结果之信號；和控制電路916，依照該命令解碼 器914之輸出信號用來進行指定之動作。 該控制電路916包含有：列系控制電路916a，當被施加 有來自命令解碼器9 1 4之與列選擇動作有關之動作模態指 --------「裝-- (請先聞讀背面之注意事項再填寫本頁) Τ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 6 Λ7 B7 經濟部中央標準局員工消費合作社印製 五'發明説明（4) 示（活性命令和預充電命令）時進行活性化，藉以控制與列 選擇有關之電路之動作；行系控制電路916b，當被施加有 來自命令解碼器914之行選擇有關之指示（謓取命令和用以 表示資料寫入之寫入命令）時進行活性化*藉Μ控制與行 選擇有關之電路之動作；和輸出控制電路916c，依照來自 行条控制電路916b之讀出許可信號OEMF用來使輸出罨路 910活性化。在來自該輸出控制電路916c之輸出許可信號（ 輸出緩衝器致能信號）OEM之活性化時，使輸出電路910活 性化，用來與内部時鐘信號CLK0同步的輸出資料Dout。 列系控制電路916a用來控制位址輸入媛衝器902*列選 擇電路904，圖中未顯示之位元線預充電電路和感測放大 器電路之動作，在圖22中所示者是控制列選擇電路904之 動作。行系控制電路916b在被施加存取命令（謓取命令和 寫入命令）時，用來使諝出許可信號0EMF活性化。在該讀 出許可信號0EMF之活性狀態之期間，進行行選擇和內部資 料之讀出。行選擇電路906包含有行解碼器和用Μ將選擇 行連接到内部資料線之I/O閘。讀出電路908包含有預放大 器電路用來對内部資料線上之資料進行放大。該讀出電路 依照内部構造亦可Μ包含有轉送閘，與內部時鐘信號Ut CLK同步的轉送預放大器電路之輸出信號。 輸出電路910包含有：閘電路，與内部時鐘信號CLK0同 步的*用來取入從讀出電路908施加之謓出資料RD;和輸 出媛衝器，在輸出許可信號OEM之活性化時用來對該閘竃 路之輸出信號進行緩衝處理和输出。行糸控制電路916b亦 I 『 裝 訂 ^ ·'· V· * (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 7 - 經濟部中央標準局貝工消費合作社印製 Λ7 B7五、發明説明（5) 用來決定位址輸入緩衝器902之行位址取入時序，在圖22 中，為著使圖面簡化所Μ未顯示。 圖23用來表示圖2 2所示之時鐘緩衝器912之構造之一實 例。在圖23中之時鐘緩衝器912包含有：媛衝器電路912a ，用來對外部時鐘信號ext CLK進行緩衝處理藉以產生內部 時鐘信號intCLIC;和緩衝器電路912b，用來#外部時鐘信號 extCLK進行緩衝處理藉Μ產生讀出用内部時鐘信號CLKO。 内部時鐘信號inkCLK和讀出用之内部時鐘信號CLKO是互相 同步之信號。該等之內部時鐘信號intCLK和CLKO在平常時 產生（未使用時鐘致能信號之情況時）。 圖24表示圖22所示之行系控制電路916b所包含之OEMF信 號產生電路之構造之一實例。在圖24中，該0EMF信號產生 電路包含有：叢訊長度計數器920a，與内部時鐘信號 intCLK同步的進行動作，用來使資料讀出指示信號/ READ 延遲叢訊長度期間；HAHD電路920b，W其一方之輸人用來 接受資科讀出指示信號/ READ;和H AND電路920c，用來接 受叢訊長度計數器920a之輪出之重設信號/RST和NAHD電路 920b之輸出信號。NAND電路920b以其另外一方之輸人接受 HAHD電路920c之輸出信號，藉K輸出謓出許可信號〇EMF。 讀出指示信號/ READ在被腌加讀取命令時，形成指定期間 之活性狀態之L位準。叢訊長度計數器920a與內部時鐘信 號intCLK同步的進行動作，用來使該讀出指示信號/ WAD 移位策訊長度期間，在經過叢訊長度期間之後，使重設信 號/RST活性化。下面將參照圖25所示之時序圖用來說明該 ---------S裝------訂------^.4. (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 五、發明説明（6 Α7 Β7 經濟部中央標準局員工消費合作社印製 圖24所示之OEMF信號產生電路之動作。 當在外部時鐘信號ex tCU之上升邊緣施加讀取命令時， 圖22所示之命令解碼器914就與内部時鐘信號intCLK同步 的檢測被施加謓取命令，用來驅動讓出指示信號/ READ使 其成為指定期間之L位準之活性狀態。在回應該讀出指示 信號/READ之活性化時，使來自NAND電路920b之讀出許可 信號0EMF變成Η位準之活性狀態。重設信號/RST為Η位準， NAND電路920cM其兩個輸人接受Η位準之信號，用來將其 輪出信號驅動成為L位準。利用這種方式，讓出指示信號 /READ即使上升為Η位準時，諝出許可信號0EMF亦雄持在Η 位準之活性狀態。在該讀出許可信號0ΕΜΡ之活性狀態之期 間，根據行糸控制電路916b之控制用來進行記憶單元行之 選擇和被選擇之記憶單元資料之讀出。用Μ計數叢訊長度 期間（圖25中表示f訊長度為4之情況時之動作）之叢訊長 度計數器920a，從被施加讀取命令起到經過4個時鐘循環（ 叢訊長度期間）後，與内部時鐘信號intCU同步的驅動重 設信號/ RST，使其成為1個時鐘循環期間之L位準之活性狀 態。當該重設信號/ RSTP降為L位準時，NAND電路920b之兩 個輸入之信號均變成Η位準，用來將謓出許可信號0EMF驅 動成為L位準。利用瑄種方式使HAND電路920c之輸出信號 固定為Η位準，即使重設信號/RST回復到Η位準時，讀出許 可信號0EMF亦維持為非活性狀態。 經由使該謓出許可信號0EMF只有在叢訊長度期間活性化 ’可以進行叢訊長度之資料之讀出。 (請先閱讀背面之注意事項再填寫本頁) -β Η 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 9 五、發明説明（7) Λ7 B7 經濟部中央標準局貝工消費合作社印製 圖26表示圖22所示之輸出控制罨路916c和輸出電路910 之構造之一實例。在圖26中，該輸出控制電路916c包含有 (CAS潛伏期-1)時鐘移位器916ca，用來使從圖22所示之行 系控制電路916b輸出之讀出許可信號0EMF，延遲内部時鐘 信號intCLK之（CAS潛伏期-1)時鐘循環。該（CAS潛伏期-1) 時鐘移位器916ca，與内部時鐘信號intCLK同步的進行移 位動作，用來使讀出許可信號0EMF延遲（CAS潛伏期-1)時 鐘循環期間，藉以產生輸出許可信號（輸出鍰衝器致能信 號）OEM。 該輸出電路910包含有：閘電路910a，與內部時鐘信號 CLK0同步的進行動作，用來取入來自圖22所示之讓出電路 908之内部讀出資料；和時鐘鍰衝器電路91〇b，在輸出許 可信號OEM之活性化時被活性化，用來將閘電路910a之閂 鎖資料DD輪出到裝置外部。 該閘電路910a包含有：3態反相器緩衝器910aa，在内部 時鐘信號CLK0為Η位準時被活性化，用來使内部謓出資料 RD反相；反相器電路910ab，用來使該3態反相器緩衡器 9 10aa之輸出信號反相*藉以將内部資料DD施加到輸出媛 衝電路910b;和反相器電路910a c，用來使反相器電路 910ab之輸出資料DD反相，藉W傳達到反相器910ab之輸入 部。反相器電路910ab和910ac用來構成反相器閂鎖。 該_出媛衝器電路910b包含有：反相器電路910ba，用 來使資料DD反相；AKD電路910bb，用來接受輸出許可信號 OEM和資料DD; AND電路910bc，用來接受反相器910ba之輸 (請先閱讀背面之注意事項再填寫本貢) Γ 裝· 、νβ .-S·線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 10 經濟部中央標準局員工消費合作社印製 Λ7 B7五、發明説明（S) 出信號和輸出許可信號OEM; η通道MOS電晶體910bd，在 AHD電路910bb之輸出信號為Η位準時進行導通，用來產生 電源電壓Vcc位準之輸出資料Dout;和η通道H0S電晶體910 be，在AND電路910bc之輸出信號為Η位準時進行導通，用 來產生接地電壓Vss位準之輸出資料Dout。AND電路910bb 和910bc之各個通常由NAND電路和反相器電路構成。下面 將參照圖27所示之時序匾用來說明該圖26所示之輸出控制 電路916c和輸出電路910之動作。 内部時鐘信號intCLK和CLK0，與外部時鐘信號extCLK同 步的產生。因此，閘電路910a之3態反相器緩衝器910aa經 常重複活性/非活性，用來重複内部讀出資料RD之取入和 閂鎖。 在時鐘循環#0，當被施加讀取命令時，就在該時鐘循環 #0使讀出許可信號0EMF成為Η位準之活性狀態。在此處所 說明者是CAS潛伏期為2，叢訊長度為4之動作。依照該讀 出許可信號0EMF之活性化，根據行条控制電路916b(參照 圖22)之控制，用來進行記憶單元之選擇，藉以讓出選擇 記憶單元之資料。 該内部讀出資料RD在時鐘循環《1當回應内部時鐘信號 CLK0之上升時被取人到閘電路910a，在回應該内部時鐘信 號CLK0之下降時被閂鎖。因為CAS潛伏期為2，所以來自 (CAS潛伏期-1)時鐘移位器916ca之輸出許可信號OEM在時 鐘循環#1，與内部時鐘信號intCLK同步的變成活性狀態。 當該輸出許可信號OEM變成Η位準之活性狀態時，輸出緩衝 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐) ~ 1 裝 訂 (請先閲讀背面之注意^項再填寫本頁) Λ 7 Β7 經濟部中央標準局負工消費合作社印策 五、發明説明（9) 器電路910b就被活性化，變成低輸出阻抗狀態，用來對從 閘電路910a狍加之資料進行媛衡處理和輸出。 因為叢訊長度為4，所以讀出許可信號0EMF在時鐘循環 #4變成非活性狀態，用來停止讀出電路908 (參照圖22)之 讀出動作。另外一方面，内部時鐘信號CLK0經常產生，用 來重複進行該内部讀出資料RD之取入閂鎖動作。因此，該 閘電路910a在時鐘循環tf4，與内部時鐘信號CLK0之上升同 步的取入最後之叢訊長度資料，和與其下降同步的進行閂 鎖。當該叢訊長度之資料之最後資科被輸出時，就在時鐘 循環#5使输出許可信號OEM變成L位準之非活性狀態，和使 輸出鍰衝器電路910b變成高輸出阻抗狀態。利用這種方式 ，與外部時鐘信號ext CLK同步的，顒序輸出叢訊長度4之 資料。 另外•圖27之時序圖中之斜線所示之區域是無效資料之 區域。 圖28表示習知之同步型半導體記憶裝置之另一構造。該 圖28所示之同步型半導體記憶裝置，其與圖22所示之同步 型半導體記憶裝置之不同部份是具備對來自輸出電路910 之資料輸出進行掩蔽之功能，亦即，該圖28所示之同步型 半導體記憶装置包含有内部掩蔽指示信號產生電路930， 在回應從外部施加之資料输出掩蔽指示DQM時，與內部時 鐘信號UtCLK同步的產生内部掩蔽指示信號DQM0 *藉K將 其施加到輸出控制電路916c。在來自内都掩蔽指示信號產 生電路930之内部掩蔽指示信號DQM0為活性狀態，表示對 (請先閱讀背面之注意事項再填寫本頁) -·§ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 12 經濟部中央標準局員工消費合作社印製 Λ7 _ B7五、發明説明（.10) 資料輸出進行掩蔽時，該輸出控制電路9 16c就將輸出許可 信號OEM驅動成為非活性狀態，用來將輸出電路910設定成 為高阻抗狀態。其他之構造與圖22所示之構造相同*在其 對應之部份附加相同之參考號碼。 圖29概略的表示圖28所示之内部掩蔽指示信號930之構 造。在圈29中，該内部掩蔽指示信號產生電路930包含有 :輸入緩衝器930a，用來接受從外部施加之資料掩蔽指示 DQM，藉Μ對其進行媛衝處理；單發脈波產生電路930b， 在來自輸入媛衝器930a之信號為活性狀態，於回應內部時 鐘信號intCLK之上升時用來產生單發之脈波信號；和閂鎖 電路930c，與内部時鐘信號incCLK同步的，用來閂鎖來自 單發脈波產生電路930b之單發賑波信號DQHflP。 在該圖29所示之内部掩蔽指示信號產生電路930之構造 中，當來自外部之掩蔽指示DQM變成活性狀態時，就對下 一個時鐘循環之資料輸出進行掩蔽。 圖30表示圖29所示之單發脈波產生電路930b之構造之一 實例。在圖30中，該單發脈波產生電路930b包含有：AND 電路930ba，用來接受内部時鐘信號intCLK和輸人緩衝器 之輸出信號DQMi;反相延遲電路930 bb，用來使AND電路 930b之輸出信號進行反相，和使其延遲指定之時間•，和 AND電路930bc，用來接受AND電路930ba之输出信號和反相 延遲電路930bb之輸出信號*藉>乂輸出信號DQM0F。圖29所 示之輸入緩衝器930a所輸出之信號DQMi是活性化時為Η位 準。因此，當内部時鐘信號intCLK上升為Η位準時•在被 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公兹) 71 --------「，裝------訂------ (請先閱讀背面之注意事項再填寫本頁) 五、發明説明（Π) Λ 7 Β7 經濟部中央梂準局貝工消費合作社印裂 胞加掩蔽指示時，AND電路930ba之輸出信號就上升為Η位 準，信號DQMOF在指定之期間變成Η位準之活性狀態。 另外，用Κ代替圖30所示之單發脈波產生電路之構造者 亦可Μ使用設定/重設正反器，在AND電路93 Oba之輸出信 號為Η位準時被設定，在經過指定之時間之後被重設。從 該設定/重設正反器輸出信號DQM0F。 圖31表示圖29所示之閂鎖電路930c之構造之一實例，在 圖31中，該閂鎖電路930c包含有：反相器930ca，用來使 信號DQM0F反相；NAND電路930cb，用來接受内部時鐘信號 intCLK和信號DQMQF; NAND電路9 30cc，用來接受反相器 930ca之輸出信號和內部時鐘信號intCLK ; {^"電路930〇(] ，以其一方之輸人用來接受NAHD電路930cb之輸出信號； 和NAND電路930ce，用來接受NAND電路930cc之輸出信號和 HAND電路930cd之輸出信號。NAND電路930ce之輸出信號施 加到NAND電路930cd之另外一方之輸人。從NAHD電路930cd 輸出內部掩蔽指示信號DQM0。 在該圖31所示之電路930c中，當內部時鐘信號intCLK為 Η位準時，NAHD電路930cb和930cc進行反相器之動作，用 來使信號DQM0F通過。HAND電路930cd和930ce構成閂鎖電 路，用來閂鎖從該等HAHD電路930cb和930cc施加之信號。 因此，當信號DQM OF變成活性狀態時，與内部時鐘信號int CLK同步的•被取人到該閂鎖電路內和被閂鎖，在該時鐘 循環期間維持閂鎖狀態。下面將參照圖32所示之波形圖用 來說明該圖29至圖31所示之内部掩蔽指示信號產生電路 --------「裝------訂------^旅 (請先閱讀背¾.之注意Ϋ-項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） Λ7 ____B7 _ 五、發明説明（12 ) 930之動作。 在時鐘循環#0，來自外部之掩蔽指示DQ Μ被驅動成為Η位 準，在時鐘循環#1之外部時鐘信號extCLK之上升邊緣，保 持為H位準。内部時鐘信號intCU，與外部時鐘信號extCLK 同步的產生*利用圖30所示之單發脈波產生電路930b，在 回應該内部時鐘信號intCLK之上升時，使信號DQM0T=在指 定之時間變成Η位準。當内部時鐘信號intCLK為Η位準時， 因為閂鎖電路9 3 0 c取人被施加之信號*所Κ該Η位準之信 號DQM0F被取入到閂鎖電路930c，内部掩蔽指示信號DQM0 上升為Η位準。在該内部時鐘信號intCLK為Η位準之期間’ 信號DQMDF保持為Η位準。當內部時鐘信號intCLK下降為L 位準時，閂鎖電路930c使HAND電路930cb和930cc之輸出信 號成、為Η位準，變成閂鎖狀態。 經濟部中央標準局員工消費合作社印製 在時鐘循環#2*當再度的使内部時鐘信號intCLK上升成 為Η位準時，假如來自外部之掩蔽指示DQM為L位準，來自 單發脈波產生電路930b之信號DQM0F為L位準，因此與該内 部時鐘信號intCLK之上升同步的，將來自閂鎖電路930c之 内部掩蔽指示信號DQM0驅動成為L位準。依照該内部掩蔽 指示信號DQM0使輸出許可信號OEM非活性化。因此*在時 鐘循環#1之上升邊緣，當被施加有來自外部之掩蔽指示時 ，就在時鐘循環#2，對成為確定狀態之資料進行掩蔽。 圖33概略的表示圖28所示之輸出控制電路916c之構造。 在圖33中，該輸出控制電路916c包含有：（CAS潛伏期_2) 時鐘移位器940a，用來使來自行糸控制電路916b(參照Μ 本紙悵尺度適用中國國家標準（CNS)A4規格（ 210x297公楚） _ ις - Λ 7 Β7 經濟部中夾標準局員工消費合作社印製 五、發明説明（13) 28)之内部讀出許可信號OEMF延遲（CAS潛伏期-2)時鐘循環 ;反相器940b，用來使内部掩蔽指示信號DQMO反相；AND 電路940c，用來接受（CAS潛伏期-2)時鐘移位器940a之輸 出信號和反相器940b之輸出信號；和1時鐘移位器940d， 用來使AND電路940c之輸出信號延遲内部時鐘信號intCLK 之1個時鐘循環期間。從該1時鐘移位器940d輸出該輸出許 可信號0 E Μ。 (CAS潛伏期-2)時鐘移位器94〇3和1時鐘移位器940d均為 與内部時鐘信號intCLK同步的進行移位動作之電路，其基 本構造與圖31所示之閂鎖電路相同。 輸出電路之構造與先前之圖26所示之構造相同，當來自 1時鐘移位器940d之輸出許可信號OEM之活性化時*輸出電 路，與內部時鐘信號intCLK同步的輸出資料。 圖34是時序流程圖，用來表示圖28所示之同步型半導體 記憶装置之資料讀出順序。在該圖34中所示者是CAS潛伏 期為2，和叢訊長度為4之情況時之資料讀出動作。在CAS 潛伏期為2之情況時，因為圖33所示之（C AS潛伏期-2)時鐘 移位器940a不進行延遲動作，所Μ讀出許可信號0EMF和 (CAS潛伏期-2)時鐘移位器940a之輸出信號0EMFS在相同之 時序產生。下面將參照圖28至圖34用來說明該圖2δ所示之 同步型半導體記憶裝置之資料之讓出動作。 在時鐘循環# 0施加謓取命令。依照該讀取命令將時鐘循 環#0之讀出許可信號0EMF驅動成在叢訊長度期間為Η位準 之活性狀態。瑄時，來自（CAS潛伏期-2)時鐘移位器940a -------- 裝------訂-----叫—線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 一 16 - 137 經濟部中央標準局員工消費合作社印製 五、發明説明（14) 1 1 | 之 信 η占 OEMFS亦同樣的被驅動成為Η位準 之活 性 狀 態 0 依照 1 1 1 該 讀 出 許可信號ΟΕΜΡ， 在内部進 行記憶 單元 之 行 選 擇 和內 f-S 1 1 部 資 料 之讀出。 請 先 閣 1 1 | 在 時 鐘循環之時鐘 信號extCLK之上 升邊 緣 9 將 來 自外 讀 背 1 1 部 之 掩 蔽指示信號D Q Μ設定為Η位 !H*t CE3 準，用 來施 加 資 料 輸 出掩 之 注 丨 意 1 蔽 之 指 示。在回應該資 料輸出掩 蔽指示 時， 使 時 鐘 循 環《1 事 項 ;1 / 1 再 之 内 部 掩蔽指示信號DQMO在1個時鐘循環期間上升成為Η位 填 / 馬 本 裝 準 圖 3 3所示之反相器 940b之輸 出信號 變成 L位準 >輸出 頁 '—， 1 I 許 可 信 號OEM從時鐘循環1Π起變成活性狀態 、內部掩蔽指 1 1 1 示 信 號 DQM0亦變成活性 狀態，因 為施加 到圖 33所 示 之 1時 1 1 鐘 移 位 器940d，所Κ在 該時鐘循 環《1， 輸出 許 可 信 號 OEM 1 訂 保 持 為 活性狀態。利用 這種方式 ，在內 部依 昭 從 讀 出 電路 1 I 讀 出 之 RD，用來產生輸 出電路之 內部諝 出資 料 DD 藉 Μ將 1 I 其 輸 出 到外部。 1 1 Η 在 時 鐘循環#2，來自 圖3 3所示 之1時鐘移位器940d之輸 A 出 許 可 信號OEM，依照該內部掩蔽指示信號DQM0 在1 個時 1 ·_| 鐘 循 環 期間變成L位準之非活性狀態，因此輸出電路變成 v I 高 輸 出 阻抗狀態。內部 讀出資料 RD轉送 到輸 出 電 路 f 但不 i 輸 出 到 外部，對資料輸 出進行掩 蔽。資 料輸 出 掩 蔽 指 示 1 ' 1 DQM只有在時鐘循環H1之外部時鐘信號e xtCLK之上升邊緣 1 1 變 成 活 性狀態。因此， 在時鐘循 環#2， #3和 it 4 r 内 部 掩蔽 1 1 指 示 信 號DQM0再度的變 成非活性 狀態， 因此 在 時 鐘 循 環《 3 1 1 和 Μ 9 輸出許可信號OEM再度的變成Η位 準之 活 性 狀 態 ，依 1 I 昭 内 部 讀出資料R D，在 輸出電路 將所產 生之 内 部 讀 出 資料 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17 - Λ 7 Β7 經濟部中央標準局員工消費合作社印裝 五、發明説明（15) DD輸出到外部。 如該圖34所示，經由在時鐘循環1»1使資料輸出掩蔽指示 DQ Μ成為活性狀態，對於第2時鐘循環之資料輸出可以進行 掩蔽。利用這種方式，外部之處理機可Μ只取入所需要之 資料。 在圖26所示之輸出控制電路和輸出電路之構造中，當輸 出許可信號OEM從L位準變成為Η位準時，來自閘電路之資 料DD假如不是變成確定狀態，亦即對於該輸出許可信號 OEM，内部資料DD之設立時間ts不足時*就如圖27之Dout2 所示，變成輸出無效資料。對於輸出許可信號OEM之上升 ，假如内部資料DD之設立時間ts具有足夠之長度，在該輸 出許可信號OEM之活性化該内部資料DD成為確定狀態時， 則如圖27之輸出資料Doutl所示*不會輸出在開頭資料之 無效資料。 另外，在輸出許可信號OEM從Η位準轉移到L位準之非活 性狀態時，内部資料DD必需要保持為確定狀態。亦即，對 於該輸出許可信號OEM之非活性化，在內部DD之保持時間 tH較短之情況時，如圖27所示，在該輸出資料Doutl輸出 無效資料。假如其保持時間tH足夠長時，就如圖27之輸出 資料D 〇 u t 2所示，不會輸出無效資料。 但是，内部資料DD與内部時鐘信號CLK0同步的被取入到 輸出電路，和輸出許可信號OEM亦與内部時鐘信號intCLK 同步的變化。所>乂該等之内部時鐘信號CLK〇和UkCLK由外 部時鐘信號extCLI(產生，成為互相同步之時鐘信號。因此 「j裝 訂 备 (請先閲讀背面之注意t項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 18 Λ7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（1G) 1 1 5 該 等 之 輸 出 許 可 信 號 OEM和内部資料DDM大致相同之時 1 1 I 序 變 化 9 所 K 要 同 時 實 現 具 有 足 夠 長 之 設 立 時 間 ts和 保 時 1 1 時 間 tH會 有 困 難 〇 因 此 ， 為 著 要 使 内 部 資 科 DD和 輸 出 許 可 請 先 1 1 信 號 OEM之產生時序全體偏移 只能使輸出許可信號0 E Μ 朝 閲 讀 背 1 I τδ 1 -* I 向 内 部 資 料 DD之 ->.a. 刖 方 偏 移 或 朝 向 後 方 偏 移 用 來 使 設 立 時 之 注 ·* 1 間 ts 變 短 f 或 使 保 持 時 間 tH 變 短 9 輸 出 資 料 成 為 如 圖 27所 意 事 ；| 項 'J 示 之 輸 出 資 料 Do u t 1或D 0 U t2 要 消 除 無 效 資 料 會 有 困 難 〇 再 填 ^Ν. 該 無 效 資 料 對 於 輸 出 資 科 Do u t 之 外 部 時 鐘 信 號 ex tCLK f 馬 本 頁 %- 1 假 如 能 夠 滿 足 設 立 時 間 和 保 持 時 間 及 存 取 時 間 (從施加讀 1 1 取 命 令 起 到 讀 出 有 效 資 料 止 之 時 間 )等之規格值時 對於 1 1 資 料 處 理 因 為 該 無 效 資 料 不 會 被 取 樣 9 和 有 效 資 料 可 Μ 維 1 訂 實 的 被 取 樣 所 不 會 有 問 題 0 但 是 在 此 種 無 效 資 料 被 1 I 輸 出 之 情 況 時 因 為 輸 出 資 料 D 〇 Ut在 短 期 間 進 行 變 化 所 1 1 K 在 該 輸 出 電 路 會 產 生 電 源 雜 訊 會 有 電 路 產 生 錯 誤 動 作 1 | 叫 之 問 題 〇 尤 其 是 當 該 電 源 雜 訊 附 加 在 统 電 源 之 情 況 在 線 對 該 資 料 進 行 取 樣 之 處 理 中 其 動 作 電 源 電 壓 會 變 動 會 1 ·. 1 產 生 錯 誤 動 作 (高位準/低 位 準 判 定 錯 誤 由 於 資 料 輸 入 / 1 輸 出 時 序 之 偏 移 而 造 成 電 路 之 錯 誤 動 作 )等 不能進行正 確 之 資 料 處 理 不 能 構 建 正 確 動 作 之 糸 統 為 其 問 題 ύ 另 外 1 在 產 生 有 此 種 無 效 資 料 之 情 況 時 對 該 無 效 資 料 估 計 邊 1 I 際 時 t 需 要 考 慮 到 存 取 時 間 * 存 取 時 間 不 能 縮 短 為 其 問 題。 1 I 另 外 在 使 用 圖 33所 示 之 輸 出 控 制 電 路 用 來 進 行 資 料 輸 1 1 1 出 之 情 況 時 * 與 先 前 之 圖 27所 示 之 情 況 同 樣 的 « 不 只 是 開 [ 1 頭 資 料 和 最 终 叢 訊 資 料 之 設 立 時 間 和 保 持 時 間 1 該 輸 出 許 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公t ) B7 經濟部中央標準局員工消費合作社印製 五、發明説明（17) 1 1 1 可 信 號 OEM亦會產生資料掩蔽之問題。 亦即 ]部資料掩 1 1 | 蔽 指 示 信 DQM0 如 圖 31所 示 9 與 同 部 時 鐘 信 號 i η tCLK 同 步 1 | 的 進 行 變 化 〇 因 此 f 輸 出 許 可 信 號 OEM亦與該內部時鐘信 請 先 1 1 I in tCLK 同 步 的 進 行 變 化 t 所 對 於 被 施 加 有 掩 蔽 指 示 時 讀 背 1 1 之 輸 出 許 可 信 號 之 非 活 性 化 和 活 性 化 ， 設 時 間 和 保 持 時 1EJ 之 注 ..1 意 1 間 會 成 為 問 題 〇 亦 即 > 如 圖 34所 示 9 對 於 時 鐘 循 環 «2之 輸 孝 項 I ·· 再 出 許 可 信 號 OEM之非活性化 假如使該内部資料DD(0) 之 保 填 馬 本 裝 持 時 間 tH 縮 短 時 3 當 該 資 料 輸 出 掩 蔽 之 情 況 會 產 生 無 效 資 頁 1 I 料 (輸出資料D 0 U tl) ^ >另外， 在該時鐘循環#3之輸出許可 1 1 信 號 0 E Μ之活性化時 當第3 號 之 資 料 (2)之設立時間tS變 1 1 短 之 情 況 9 同 樣 的 會 輸 出 如 圖 34之 輸 出 資 料 Do ut2所示 1 訂 之 無 效 資 料 〇 因 此 在 施 加 資 料 輸 出 掩 蔽 之 情 況 時 亦 會 輸 1 I 出 無 效 料 由 於 電 源 雜 訊 等 因 而 使 電 路 產 生 錯 誤 動 作 0 1 1 I [發明之概要] 1 1 本 發 明 之 g 的 是 提 供 同 步 型 半 導 體 記 憶 裝 置 具 備 有 輸 線 出 電 路 可 Μ 確 實 的 防 止 無 效 資 料 之 輸 出 0 1 ·- I 本 發 明 之 另 一 i 的 是 提 供 輸 出 控 制 電 路 對 於 輸 出 許 可 % I 信 號 可 確 保 內 部 資 料 具 有 充 分 之 設 時 間 和 保 持 時 間 0 I 本 發 明 之 半 導 體 記 憶 裝 置 主 要 的 是 構 建 成 只 將 有 效 資 科 •丨 傳 達 到 輸 出 媛 衝 器 電 路 〇 亦 即 * 用 Μ 將 内 部 讀 出 資 料 傳 達 1 1 到 輸 出 緩 衝 器 電 路 之 閘 電 路 只 有 在 需 要 之 期 間 才 變 成 導 通 1 I 狀 態 0 1 I 亦 即 9 本 發 明 之 半 導 體 記 憶 裝 置 具 備 有 » • 多 個 記 憶 單 元 1 1 閘 電 路 9 在 資 料 讓 出 模 態 時 9 用 來 使 該 多 個 記 憶 單 元 中 1 1 準 標 家 國 國 中 用 適 度 尺 張 紙 格 釐 公 97 2 ο 2 經濟部中央標準局員工消費合作社印製 五、發明説明（18) 之選擇記憶單元之資料通過；輸出電路，在資科輸出許可 時用來將從該閘電路施加之資料輸出到外部；和輸出控制 電路，與時鐘信號同步的，用來使該閘電路變成導通。該 輸出控制電路包含有一裝置，在回應資料輸出不可轉移時 ，用來使閘電路與時鐘信號獨立的進行非導通。 當使來自輸出電路之資料輸出成為不可進行資料輸出時 ，用以將讀出資料傳達到該輸出媛衝器電路之閛電路就與 時鐘信號獨立的成為非導通狀態，用來禁止資料之傳達到 輸出電路。利用這種方式，只有所欲輸出之資料被傳達到 輸出電路，可Μ用來防止無效資科被輸出到外部。 經由下面聯合附圖之對本發明之詳细說明當可對本發明 之上述和其他目的、特徵、態樣和優點具有更清楚之瞭解。 [附圔之簡單說明] 圖1概略的表示本發明之實施形態1之半導體記憶装置之 全體之構造ς 圖2Α表示圖1所示之時鐘輸入媛衝器之構造之一實例， 圖2Β是信號波形圖，用來表示圖2Α所示之電路之動作。 圖3Α表示圖1所示之時鐘輸入媛衝器之另一構造例，圖 3Β表示其動作波形。 圖4 Α表示圖1所示之時鐘輸人緩衡器之更另一構造，圖 4 B表示其動作波形。 圖5概略的表示本明實施形態！之半専體記憶裝置之主 要部份之構造。 圖6概略的表示圖5所示之（CAS潛伏期-2)時鐘移位器之 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0'乂297公釐) -9 1 ~- (請先閱讀背面之注意事項再填寫本頁) Λ7 137 經濟部中央標準局員工消费合作社印製 五、發明説明（19 ) 1 1 構 造 0 1 1 圖 7是信號波形圖， 用 ξ表示圖6所 示之電 路 之 動 作C 1 1 圖 8 A表 示 想 圖 5和圖6所 示 之 1時鐘移位器之構造之- 一實 例 請 1 先 1 ♦ 圖 8B為 其 時 序 圖。 閱 1 脅 1 圖 9是時序圈， 用來表示圖5所示 之 電路之 動 作 0 Ά - 之： 1 注 1 圖 10概 略 的 表 不本 發 明 之 實施形 態 2之半導體記憶装 置 | 項 I 之 主 要部 份 之 構 造0 再 填 4 圖 11是 時 序 讓 -用 來 表 示 圖1 0所 示 之電路 之 動 作 0 寫 本 % 頁 1 圖 12概 略 的 表 示本 發 明 之 實施形 態 3之半導體記憶裝 置 1 I 之 主 要部 份 之 構 造。 1 1 1 圖 13是 時 序 圖 ，用 來 表 示 圖12所 示 之電路 之 動 作 0 1 1 訂 1 圖 14概 略 的 表 示本 發 明 之 實施形 態 4之半導體記憶裝 置 之 主 要部 份 之 構 造。 1 1 圖 15是 時 序 圖 ，用 來 表 示 圖14所 示 之電路 之 動 作 〇 1 1 圖 16是 概 略 的 表不 本 發 明 之實施 形 態5之半導體記憶 裝 1 線 置 之 主要 部 份 之 構造 〇 1 圖 17是 時 序 圖 ，用 來 表 示 圖16所 示 之電路 之 動 作 0 圖 18概 略 的 表 示本 發 明 之 實施形 態 6之半導體記憶裝 置 -| 之 主 要部 份 之 構 造。 I 圖 19是 時 序 圖 ，用 來 表 示 圖18所 示 之電路 之 動 作 0 1 1 I 圖 20概 略 的 表 示用 Μ 實 現 .圖19之 動 作波形 圖 所 示 之閂鎖 1 1 之 電 路構 造 0 一 1 1 圖 21是 時 序 圖 ，用 來 表 示 習知之 同 步型半 導 體 記 憶裝置 1 | 之 資 料讀 出 動 作 之時 序 〇 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 22 - 經濟部中央標準局員工消費合作社印裝 Λ7 B7五、發明説明（20) 圖22概略的表示習知之同步型半導體記憶裝置之全體之 構造。 圖23概略的表示圖22所示..之時鐘緩衝器之構造。_ 圖24概略的表示用Μ產生圖22所示之信號0EMF之部份之 構造。 圖2 5是時序圖，用來表示圖24所示之電路之動作。 圖26概略的表示圖22所示之輸出控制電路和輸出電路之 構造。 圖27是時序圖，用來表示' » 26所示之電路之動作。 圖28概略的表示習知之同步型半導體記憶裝置之另一構 造。 圖2 9概略的表示圖2匕所示之内部撖蔽指示信號產生電路_ 之構造。 圖30表示圖29所示之單潑脈波產生電路之構造之一實例。 圖31概略的表示圖29所示之閂鎖電路之構造。 圖32是時序圖，用來表示圖29至圖31所示之電路之動作。 圖33概略的表示圖28所示之輸出控制電路之構造。 圖34是時序圖，用來表示圖28所示之半導體記憶装置之 資料讀出動作。 [發明之實施形態] [實施形態1 ] 圖1概略的表示本發明之實施形態1之同步型半導體記憶 裝置之資料讀出部之構造。在該圖1中，同步型半導體記 憶装置，與習知者同樣的，包含有：記憶單元陣列900 ; 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐) ~ 2 3 - ·(，<裝 訂 1 線 ,'·'V* * (請先閱讀背面之注意事項再填寫本頁) 五、發明説明（U) Λ 7 137 指擇 被選 址所 位0622 90電 列擇 S0S 選 元行 簞該 憶出 記讀 該來 擇用 選 ， 來08 用 9 路 6·I电 ο 90出 路讀 電 擇行 選之 行定

料路 資電 元出 單謓 憶該 記從 之RD 路 電 出 和 料出 資輸 出 〇 讓ut ΚΗ ο 剖 D 內料 將資 來 出 用輸 , 為 )10作 部 外 到 出 輸 經濟部中央標準局員工消費合作社印製 電路910之構造，與圖26所示之構造相同，包含有：閘電 路910a，在回應時鐘信號時進行導通，藉Μ利用内部讀出 資料RD用來產生内部資料DD;和輸出緩衝器910b，用來對 該内部資料DD進行緩衝處理藉K產生輸出資料Dout。 該同步型半導體記憶裝置更包含有：時鐘輸入緩衝器2 ，用來接受外部時鐘信號ext CLK，藉Μ產生與該外部時鐘 信號extCLK同步之内部時鐘信號intCLK;命令解碼器914 ，用來接受從外部施加之控制信號/R AS，/C AS和/WE，在 内部時鐘信號intCLK之上升邊緣，判定該等控制信號之邏 輯狀態，藉Μ識別被施加之命令；和行系控制電路9 1 6 b， 依照來自命令解碼器9 14之内部讀出指示信號/READ，用來 控制行糸選擇動作。該行系控制電路9 1 6 b包含有：0 E M F信 號產生電路920，依照來自命令解碼器914之内部讀出指示 信號/READ，用來產生叢訊長度期間之活性狀態之信號0EMF ;和選擇/讀出控制電路921，在該信號0EMF之活性化時被 活性化，用來控制行選擇電路90 6和讀出電路908之動作。 0EMF信號產生電路920之構造與圖24所示之構造相同。 該同步型半導體記憶裝置更包含有資料輸出控制電路1 ，用來接受來自0EMF信號產生電路920之信號0EMF和從外 部施加之資料輸出掩蔽指示DQM，藉K產生資料輸出用之 (J .¾. 訂 ^線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -2 4 _ 五、發明説明（22) Λ7 H7 經濟部中央標準局貝工消费合作社印製 內部時鐘信號intCLKO和輸出許可信號OEM。該資料輸出控 制電路1將輸出許可信號（輸出緩衡致能信號）OEM施加到輸 出電路910所包含之輸出緩衝器910b，和將輸出用之內部 時鐘信號intCLKO施加到閘電路910a。該資料輸出控制電 路1在資料輸出被掩蔽時，和輸出許可信號OEM之非活化轉 移時，使閘電路910a成為非導通狀態，來自讀出電路90 8 之内部讀出資料RD被禁止傳達到輸出緩衝器910b。另外， 在輸出許可信號OEM之活性化時，K比輸出鍰衝器電路 910b之活性化快之時序，將閘電路910a驅動成為導通狀態 。利用這種方式，如後面之說明，可Μ防止由於不需要之 資料之傳達而將無效資料輸出到外部。下面將說明各個部 份之構造。 [時鐘輸人緩衝器] 圖2Α表示圖1所示之時鐘輸入緩衝器2之構造之一實例。 在圖2Α中，時鐘輸入緩衝器2包含有：HAND電路2a，用來 接受來自外部之時鐘信號extCLK和時鐘致能信號ENABLE; 反相器電路2b*用來使NAND電路2a之輸出信號反相•藉Μ 產生内部時鐘信號intCLK。該時鐘致能信號ENABLE亦可以 是從外部施加之時鐘致能信號，或是在内都當指定特定之 動作模態（例如停電模態）時在内部所產生之信號。 在該圖2所示之時鐘輸入媛衝器2之構造中，其動作波形 圖如圖2B所示|在時鐘致能信號ENABLE為L位準之非活性 狀態時，HAND電路2a之輸出信號被固定在Η位準，内部時 鐘信號intCLK被固定在L位準。因此，在時鐘致能信號 ---------Ί裝------訂-----叫線 (請先閲讀背面之注意Ϋ-項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 25 3 2 /V 明説 明發 >五 狀。 性態 活狀 非之 為前 LE先 ΑΒ持 ΕΝ保 因等 , 態 電模 放眠 充睡 行或 進態 不模 7 7 Λ Β ， 媒電型 作號停步 動 信同同 的Μ如該 新所，置 行，如閒 進作例態 不動。狀 路行小用 電進減備 部不Κ之 内路可間 ， 電流期 間 部電長 期内耗 Μ 之於消在 態由此 ， 經濟部中央橾準扃員工消費合作社印製 半導體記憶裝置時，該時鐘致能信號ΕΝ ABLE就變成非活性 狀態，藉以減小消耗電流。當時鐘致能信號ENABLE上升成 為Η位準時，NAND電路2a進行反相器之動作，依照外部時 鐘信號extCLi(用來產生内部時鐘信號intCLK。 [時鐘輸入媛衝器2] 圖3A表示圖1所示之時鐘輸入緩衝器之另一構造例。在 圖3A中，時鐘輸入緩衝器2包含有：反相延遲電路2c*用 來使外部時鐘信號ext CLK延遲指定之時間和進行反相； N AND電路2d，用來接受外部時鐘信號extCLK和反相延遲電 路2c之輸出信號；和反相器2e，用來使NAND電路2d之輸出 信號進行反相，藉Μ產生內部時鐘信號intCLK。反相延遲 電路2c所具有之延遅時間比外部時鐘信號extCLK之Η位準 期間短。 在該圖3Α所示之時鐘輸人緩衝器2中，如圖3Β之波形圖 所示，當外部時鐘信號extCLK上升為Η位準時，反相延遲 電路2c之輸出信號仍為Η位準，NAHD電路2d之輸出信號變 成L位準，因此內部時鐘信號in tCLK被反相器電路2e驅動 成為Η位準。當經過反相延遲電路2c所具有之延遲時間時 ，反相延遲電路2c之輸出信號下降為L位準，因此NAND電 路2d之輸出信號變成Η位準，内部時鐘信號intCLK變成L位 冢紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） --------裝------訂-----叫，線 (請先閲讀背面之注意事項再填寫本頁.) 經濟部中央橾準局員工消費合作社印製 Λ7 B7____五、發明説明（24) 準。因此，在該圖3A所示之時鐘輸入緩衝器2之構造之情 況，内都時鐘信號in tCU變成為具有與外部時鐘信號ext CLK同步之一定之脈波幅度之信號。利用這種方式，即使 外部時鐘信號ex tCU之脈波幅度由於雜訊等之影響而變動 時，因為内部時鐘信號intCLK之脈波輻度為一定’與內部 時鐘信號intCLK同步的進行動作之電路部份，可以進行正 確之動作而不會受到外部時鐘信號extCLK之雜訊之影響。 [時鐘輸入媛衝器3] 圃4A表示時鐘輸入媛衝器之更另一構造。在圖4ΑΨ，時 鐘輸入緩衝器2包含有：反相延遲電路2f’由奇數段之反 相器所構成*用來使外部時鐘信號extCU延遲指定之時間 和進行反相；HAND電路2g，用來接受時鐘致能信號ENABLE ，外部時鐘信號extCLl(，和反相延遲電路2f之輸出信號； 和反相器電路2h，用來使HAND電路2g之輸出信號進行反相 ，藉以產生内部時鐘信號intCLK。反相延遲電路2f所具有 之延遲時間比外部時鐘信號extCLK之Η位準期間短。 在圖U所示之時鐘輸人緩衝器之構造中，如圖4Β之其動 作波形圖所示，當時鐘致能信號ENABLE為L位準時’ NAHD 電路2s之輸出信號被固定在Η位準，内部時鐘信號intCLK 被固定在L位準。因此，在此種狀態停止内部電路之動作。 當時鐘致能信號ENABLE上升為Η位準時，與圖3A所示之 時鐘輸人緩衝器之構造同樣的，以與外部時鐘信號extCU 之上升同步之方式，使内部時鐘信號intCLK上升成為Η位 準。當經過反相延遲電路2f所具有之延遲時間時，該内部 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公楚） _ 27 - --------叫裝------訂------旅 -·.·· -··· (請先閲讀背面之注意事項再填寫本頁) 五、發明説明（25) Λ 7 Β7 經濟部中央榡準局貝工消費合作社印製 時鐘信號intCLK就下降成為L位準。因此’在該圖4A所示 之時鐘輸入緩衝器之構造中’依照時鐘致能信號EN ABLE使 内部電路停止動作用來實現低消耗電流，另外在產生内部 時鐘信號intCLK時，使其脈波幅度成為一定，用來使内部 電路動作時序成為一定。 另外，亦可Μ使用該圖2A、圖3A’和圔4A所示之時鐘輸 入緩衝器之任何一個之構造，另外，與習知者同樣的’亦 可Κ使用對外部時鐘信號extCLi(進行緩衝處理之緩衝器電 路° [資料輸出控制電路之構造1] 圖5概略的表示圖1所示之資料輸出控制電路1和輸出電 路之構造。輸出電路910之閘電路91〇a和輸出媛衝器電路 910b具有與圖26所示之習知之輸出電路相同之構造，在其 對應之部份附加相同之參考號碼’而其詳细之說明則加Μ 省略。 在圖5中，該資科輸出控制電路1包含有：内部掩蔽指示 信號產生電路la，依照後外部施加之資料輸出掩蔽指示 DQM，用來產生內部掩蔽指示信號DQM(?; (CAS潛伏期-2)時 鐘移位器lb，用來使從圖1所示之OEMF信號產生電路施加 之讀出許可信號OEM進行（CAS潛伏期-2)時鐘循環延遲；反 相器電路lc，用來使内部掩蔽指示信號DQM0進行反相； AND電路Id，用來接受（CAS潛伏期-2)時鐘移位器lb之輸出 信號和反相器電路lc之輸出信號；1時鐘移位器le，用來 使AND®路Id之輸出信號進行内部時鐘信號intCLK之1個時 --------「'裝-- (請先閱讀背面之注意事項再填寫本頁) 、-'° 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 28 五、發明説明（％) Λ7 B7 經濟部中央標準局員工消費合作社印製 鐘循環期間之延遲；控制理輯閘1 f，依照來自1時鐘移位 器le之輸出許可信號OEM和内部時鐘信號intCLK，用來控 制閘電路910a之導通/非導通；和延遲電路Is，用來使來 自1時鐘移位器le之輸出許可信號OEM延遅指定之時間，藉 以施加到輸出緩衝器電路910b。 内部掩蔽指示信號產生電路la具備有從圖29至圖31所示 之內部掩蔽指示信號產生電路相同之構造，當從外部施加 之資料輸出掩蔽指示DQM之活性化時，與内部時鐘信號int CLK同步的，使1時鐘循環期間之內部掩蔽指示信號DQM0活 性化。 AHD電路Id包含有：HAND閛，用來接受反相器電路lc之 輸出信號和（CAS潛伏期-2)時鐘移位器lb之輸出信號0EMFS ;和反相器，用來接受該NAHD閘之輸出信號。控制邏輯閘 If包含有：AHD閘，用來接受內部時鐘信號intCLK和輸出 許可信號OEM，和反相器，用來接受該NAND閘之輸出信號 ，藉以產生互補之輸出用內部時鐘信號CLK0和/ CLK0。控 制邏輯閘If在內部時鐘信號丨ntCLK和輸出許可信號OEM為Η 位準，容許輸出資料時，使閘電路91〇£|所包含之3態反相 器媛衝器910aa活動化’用來將從讀出電路輸入之資料RD 施加到取入輸出緩衝器電路91〇b° 圖6概略的表示圖5所示之（CAS潛伏期-2)時鐘移位器lb 之構造。在圜6中，（CAS潛伏期-2)時鐘移位器（b包含有•‘ 1時鐘移位器lba，興内部時鐘信號intCLK同步的’用來使 讀出許可信號0EMF進行1個時鐘循環期間延遲；1時鐘移位 I i ( J ! :1 訂 I 1 線 · *·- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公t ) - 29 - Λ7 137 經濟部中央標準局員工消費合作社印製 五、發明説明（27) 器lbb，用來使該1時鐘移位器lba之輸出信號，再度與時 鐘信號inkCLK同步的進行1時鐘循環期間之延遲；3態鍰衝 器lbc，在表示CAS潛伏期為4之信號CL4和/CL4之活性化時 ，用來使1時鐘移位器lbb之輸出信號通過；3態媛衝器lbd ，在表示CAS潛伏期為3之信號CL 3和/CL3之活性化時，用 來使1時鐘移位器lba之輸出信號通遴；3態媛衝器lbe*在 表示CAS潛伏期為2之信號CL2和/CL2之活性化時，用來使 謓出許可信號OEMF通過；和反相器lbf*用來接受該等3態 緩衝器lbc * lbd和1 be之輸出信號，使其反相藉Μ產生信 號 0 E M F S ° 圈7是時序圖，用來表示圖6所示之（CAS潛伏期-2)時鐘 移位器lb之動作。下面將參照圖&和圖7用來說明該圖6所 示之（CAS潛伏期-2)時鐘移位器之動作。 當被施加讓取命令時，從該外部時鐘信號之時鐘循環（ 內部時鐘信號intCLK之時鐘循環#0)起，使讀出許可信號 0EMF變成叢訊長度期間之Η位準。在圖7中所示之動作之一 實例是，叢訊長度為4，使4個時鐘循環期間讀出之許可信 號OEMF變成Η位準之活性吠態，在內部時鐘信號intCLK之 循環Μ使謓出許可信號0EMF變成L位準之非活性狀態。 在CAS潛伏期（CL)為2之情況時，3態鍰衝器lbe(參照圖 6)進行動作·其餘之3態緩衝器lbc和lba變成高蝓出阻抗 狀態。因此，在CAS潛伏期為2之情況時，該讀出許可信號 0EMF經由3態鍰衝器lbe和反相器lbf被選擇，從内部時鐘 信號intCLK之時鐘循環《0起，變成叢訊畏度期間之Η位準 (請先閱讀背面之注意事項再填寫本頁) ‘裝. ,11 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 30 五、發明説明（28) Λ7 B7 經濟部中央標準扃負工消費合作社印装 之活性狀態。 在CAS潛伏期為3之情況（CL = 3)，3態緩衝器lbd進行動 作，其餘之3態緩衝器1 be和lbe變成高輸出阻抗狀態。因 此，1時鐘移位器lba之輸出信號被選擇，輸出信號OEMFS ，所W從内部時鐘信虢intCLK之循環#1起，信號OEMFS變 成Η位準之活性狀態，在時鐘循環#5變成L位準之非活性狀 態° 在CAS潛伏期為4之情況（CL=4)，3態緩衝器lbc進行動 作，3態鍰衡器lbd和lbe變成高輸出阻抗狀態。因此，通 過1時鐘移位器lba和lbb之信號被選擇，用來輸出信號 OEMFS。亦即，在CAS潛伏期為4之情況，產生比讚出許可 信號OEMF延遲2個時鐘循環之信號OEMFS。亦即，在内部時 鐘信號之循環#2至循環#6之期間，信號OEMFS變成Η位準之 活性狀態。經由使用該3態媛衝器lbc〜lbe調整讀出許多 信號之移位期間（延遲期間），可Μ依照CAS潛伏期用來調 整信號OEMFS之活性化時序，可Μ使1個半導體記憶裝置具 有多涸CAS潛伏期。 圖8Α表示圖δ所示之1時鐘移位器lba和lbb和圖5所示之1 時鐘移位器le之構造。在函8A中，因為共同表示該等1時 鐘移位器，所以使用輪入信號IN和輸出信號ΟϋΤ。在圖8A 中，1時鐘移位器包含有：反相器lxa，用來使輸入信號反 相；NAND電路lxb，用來接受經由反相器lxa施加之內部時 鐘信號intCLK和輸信號IN; NAND電路lxc，用來接受來自 反相器lxa之内部時鐘信號/ intCLK和反相器lxa之輸出信 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -3 1 - Λ7 137 經濟部中央標準局員工消費合作社印製 五、發明説明（29 ) 號；和HAND電路lxd，Μ其一方之輸入接受反相器lxb之輸 出信號；和HAN電路lxf，用來接受NAND電路lxc之輸出信 號和HAND電路lxd之輸出信號<A。NAND電路Ixf之輸出信 號施加到HAND電路lxd之另外一方之輸人。NAND電路lxd和 lxf構成正反器。 1時鐘移位器更包含有：HAND電路lxg，用來接受內部時 鐘信號intCLfi和HAND電路lxd之輸出信號4 A; NAND電路lxh ，用來接受内部時鐘信號intCLK和NAND電路lxf之輸出信 號；NAND電路Ιχί，Μ其一方之輸人用來接受NAUD電路lxg 之輸出信號；和NAND電路lxj，用來接受HAND電路lxh和 Ixi之各個之輸出信號。HAHD電路之輸出信號施加到 NAND電路lxi之另外一方之輸入。從NAHD電路lxi輸出其輸 出信號OUT。下面將參照圖8B所示之時序圖用來說明該圖 8A所示之1時鐘移位器之動作。 在時鐘循環ita，輸入信號IN上升為Η位準。這時，内部 時鐘信號/intCLK為L位準，NAHD電路lxb和Ixc之輸出信號 被固定為Η位準，信號參A之狀態不麥。因此，輸出信號 OUT吠態不變的維持在L位準。 當在該時鐘循環#a，內部時鐘信號intCLK下降為L位準 時，互補之内部時鐘信號/ intCLK就因而上升為Η位準， NAND電路lxb和lxc進行反相器之動作，輸人信號ΙΗ經由 N A N D電路1.x b施加到N A N D電路1 X d |信號4 A之狀態進行變 化。這時，内部時鐘信號intCLK為L位準，NAND電路lxs和 lxh之各個之輸出信號固定為Η位準，輸出信號OUT之狀態 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -32 - c讀先閱讀背面之注意事項再填寫本頁) -「裝·

T 經濟部中央標準局員工消費合作社印製 Λ7 B7___ 五、發明説明（30 ) 不變。因此*利用該HAND電路lxb〜Ud和lxf，可Μ實現 用以延遲半個時鐘循環之延遲電路。 在時鐘循環#b，當内部時鐘信號intCLK上升為Η位準時 ’ NAHD電路15^和lxh進行反相器之動作，使信號多Α通過 ，輸出信號OUT因而進行變化。重複該動作，在輸入信號 IN為Η位準之期間，輸出信號OUT維持在Η位準。 在時鐘循環#C，當輸入信號IN下降為L位準，在回應時 鐘循環#C之内部時鐘信號intCLK之下降時*傳達該輸入信 號IN之內部信號必ft之狀態進行變化。内部時鐘信號intCLK 為L位準，輸出信號OUT之狀態不變。在時鐘循環當内 部時鐘信號intCU上升為Η位準時，經由HAHD電路lxg傳達 信號炎A，輸出信號OUT進行變化。因此，利用移位動作可 以獲得使輸入信號IN延遲內部時鐘信號intCLK之1涸時鐘 循環期間之信號OUT。 下面將參照圖9所示之時序圖用來說明圔5所示之資料輸 出控制電路和輸出電路之動作。其中，圈9表示C AS潛伏期 為2，叢訊長度為4之情況時之資料謓出動作。另外，内部 時鐘信號intCLl(依照外部時鐘信號extCLKW單發之脈波狀 態產生（使用圖3A或圖4A之時鐘輪人猨衝器）。 在外部時鐘信號ext CLK之循環#0，施加讓取命令。依照 該讀取命令，在時鐘循環#0之謓出許可信號0EMF，與内部 時鐘信號intCLK之上升同步的，被驅動成為活性狀態。因 為CAS潛伏期為2 ·所以來自（C AS潛伏期-2)時鏞移位器lb 之信號0EMFS亦與該讀出許可信號OEM同時的被驅動成為活 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ , , _ --------「，裝------訂-----叫線 -:·*·*'- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 五、發明説明（31) 性狀態q依照該讀出許可信號OEMF，在圖1所示之選擇/讀 出控制電路92 1之控制之下，進行記憶單元陣列之行選擇 動作，藉Μ將被選擇之記憶單元資料施加到讀出電路90 8 。該讓出資料RD在時鐘循環H0之後半部變成確定狀態。 在該時鐘循環#1之外部時鐘信號extCLl(之上升邊緣，來 自外部之資料輸出掩蔽指示DQM變成Η位準之活性狀態，因 為在從時鐘循環《1起之1個時鐘循環期間*內部掩蔽指示 信號DQMG變成活性狀態。該内部資科掩蔽指示信號DQM0， 與内部時鐘信號intCLK同步的進行變化（參照圖29至圖31)。 在該時鐘循環#1，讀出資料RD變成確定狀態。控制邏輯 閘lf(參照圖5)，因為輸出許可信號OEM為L位準之非活性 狀態*所K使讀出用之時鐘信號CLK0保持在L位準之非活 性狀態。在時鐘循環#1*當輸出許可信號OEM上升為Η位準 時，依照內部時鐘信號i n t C L Κ和該輸出許可信號0 Ε Μ，將 謓出用之時鐘信號CLK0驅動成為Η位準 > 使閘電路910a進 行導通，藉K將謓出資料RD傳達到輸出緩衝器電路910b。 該輸出許可信號OEM，與內部時鐘信號intCLK同步的被驅 動成為Η位準之活性狀態。因此，成為確定狀態之謓出資 料RD可以確實的傳達到輸出緩衝器電路910b。輸出許可信 號OEM經由延遲電路U施加到輸出媛衝器電路910b。因此 ，依照該延遲輸出許可信號0EMD使輸出媛衝器電路910b活 動化，用來對内部資料DD進行緩衝處理，藉Μ產生外部讀 出資料Dout。因此，如圖9之輸出資料Doutl所示，假如延 遲輸出許可信號0EMD和輸出許可信號OEM之間之延遲時間 本紙張尺度適用中國國家標隼（CNS > A4規格（210X297公釐) ~ -3 4 - (請先聞讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作社印製 Λ7 ______Β7 五、發明説明（32 ) 足夠畏時，可Μ使該延遲輸出許可信號OEMD之内部資料DD 具有足夠長之設立時間，可以防止輸出無效資料。 依照時鐘循環ill之外部掩蔽指示DQM之活性化，在時鐘 循環（》2，將輸出許可信號OEM驅動成為L位準之非活性狀態 。利用這種方式，時鐘循環#2之資料輸出用之内部時鐘信 號CLK0維持在非活性狀態（L位準），閘電路910a維持在非 導通狀態。因此，該閘電路910a將在時鐘循環#1取入之謓 出資科RD(0)保持至該時鐘循環#2進行輸出，内部資科D0 之延遲輸出許可信號0EMD之保持時間tH，在迄下一個時鐘 循環#3之內部資料DD之變化時刻之期間，可Μ獲得具有足 夠長度之保持時間，在輸出許可信號OEM之變化時可防 止無效資料之輸出。 再度的在時鐘循環#3，輸出許可信號OEM變成活性狀態 。在回應該輸出許可信號OEM之活性化時’使輸出用之時 鐘信號CLK0上升成為Η位準，閘電路910a進行導通’藉Μ 將從讀出電路施加之資料R D作為内部資料D D的的傳達到輸 出媛衡器電路910b°在這種情況，與時鐘循環Η同樣的’ 輸出許可信號與輸出用之時鐘信號CLK0同步’對於延遲輸 出許可信號0EMD之上升，內部資料DD之設立時間大幅的比 延遲電路lg長，因此可以防止輸出無效資料。 然後在時鐘循環“輸出叢訊長度之最後之資料’在時鐘 循環5使輸出許可信號OEM下降為L位準。當該輸出許可信 號OEM下降為L位準時，内部時鐘信號CLK0亦維持在[位準 ，閘電路910a持續的_出在時鐘循環取入和問鎖之資料 本紙張尺度適用中國國家標準{ CNS ) A4規格（210X297公釐） _ 〇5 - --------「.裝------訂------S線 -*·-· (請先閱讀背面之注意事項再填寫本頁) Λ7 B7 經濟部中央標準局員工消費合作社印製 五、 發明:税明 3) 1 1 0 因 此 9 可Μ 將 該 延 遲 輸 出 許 可 信 號 0EMD設雙灰ii叢 訊 長度 1 1 1 之 最 後 之 資料 DD (3)具有充分長度之保持時間 在這種情 1 1 | 況 可 Μ 防 止輸 出 無 效 資 料 0 請 先 OR 1 1 在 該 ΓΒΤ 圖 5所示之資料輸出控制電路之構造中 只有當輸 阅 ik 背 1 | --I 出 許 可 信 號0 Ε Μ為Η位 準 時 9 才 產 生 輸 出 用 之時 鐘信 號 CLK0 之 -· 1 意 1 | 9 在 資 料 輸出 掩 蔽 時 和 叢 訊 資 料 終 了 時 停 止產 生該 輸 出用 事 :\ 項 :I 時 鐘 信 號CLK 所Μ不毽定之內部讀出資料RD不會作為內 丹 填 部 資 料 DD的傳 達 到 輸 出 緩 衝 器 電 路 9 對 於 該輸 出許 可 信號 寫 本 頁 N_> 裝 1 0 E Μ之保持時間t Η可Μ設定成為很長1 1 1 在 閘 電 路 910a 之 延 遲 時 間 較 短 之 情 況 時 ，内 部資 料 DD之 1 1 輸 出 許 可 信號 OEM之設立時間變短 有可能產生無效資料（ 1 訂 參 昭 八V» 画 9之輸出資料D 0 U t2)= 但是 經由使用延遲電路lg 1 1 產 生 延 遲 輸出 許 可 信 號 0EMD * 將 其 施 加 到 輸出 鍰衝 器 電路 1 1 I 9 可 Μ 用 來設 定 很 長 之 該 設 立 時 間 ts 可 以確 實的 抑 制無 1 I 效 資 料 之 產生 〇 Η 線 依 照 上 述方 式 之 本 發 明 之 實 施 形 態 1時 只有在輸出許 1 ·_ | 可 信 號 為 活性 狀 態 時 才 與 內 部 時 鐘 信 號 同多的嫂閘 電 路變 1 成 導 通 吠 態， 取 入 内 部 讀 出 資 料 將 其 傳 達 到輸 出媛 衝 器電 1 路 所 Μ 對於 輸 出 許 可 信 OfH 可 以 將 內 部 資 料之 保持 時 間設 1 •丨 定 成 為 很 長， 當 輸 出 緩 衝 器 電 路 變 成 高 輸 出阻 抗狀 態 時， 1 1 可 以 確 實 的防 止 無 效 資 料 之 輸 出 〇 另 外 f 經由 使用 該 輸出 1 I 許 可 信 號 之延 遲 信 號 用 來 輸 出 緩 衝 器 電 路 之致 能/致停， 1 1 I 對 於 内 部 資料 之 輸 出 媛 衝 器 電 路 致 能 之 設 立時 間可 Μ 設定 1 1 I 成 為 很 長 ，可 Μ 產 生 具 有 設 時 間 和 保 持 時間 均很 長 之内 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） Λ7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 (；M) 部 資 料 9 因 此 可Μ 確實 的防止無效資料之輸出。 利 用 這 種 方 式可 Μ控 制由於無效資料而發生之電源雜訊 1 可 Μ 防 止 由 於該 系統 電源變動在處理機或邏輯等之電路 部 份 產 生 錯 誤 動作 ，可 K改善糸統全體之動作邊際（因為 需 要 考 慮 對 雜 訊之 邊際 用來決定動作邊際）。 [實施形態2] 圖 10 表 示 依 照本 發明 之實施形態2之半導體記憶裝置之 主 要 部 份 之 構 造0 在圖 10中表示有資料輸出控制電路1和 輸 出 電 路 910之構造。資料輸出控制電路1，與先前之實施 形 態 1 ( 參 照 圖 5)同 樣的 ，包含有：内部掩蔽指示信號產生 電 路 1 a (C A S潛伏 期-2)時鐘移位器lb;反相器lc，用來 使 内 部 掩 蔽 指 7p ίβ 號產 生電路la和内部掩蔽指示信號DQM0 反 相 ； AND電路Id 用來接受反相器lc之輸出信號和（CAS 潛 伏 期 -2)時鐘移位器lb之輸出信號；半時鐘移位器lea， 依 照 互 補 之 内 部時 鐘信 號/ intCLK用來使該AND電路Id之輸 出 信 進 行 移 位； 半時 鐘移位器1 e b，依照內部時鐘信號 in tCLK 用 來 使 半時 鐘移 位器lea之輸出信號0EMFS2進行移 位 和 控 制 邏 輯閘 lh， 依照該半時鐘移位器lea之輸出信 號 0EMPS2和 内 部時 鐘信 號intCU，用來產生對閘電路910a 輸 出 用 之 內 部 時鐘 信號 CLKOIO /CLK0 〇 半 時 鐘 移 位 器1 e a和1 e b分別對應到圖8 A所示之1段之移 位 鈒 0 因 此 9 該等 半時 鐘移位器lea和leb相當於將實施形 態 1中之1時 鐘 移位 器le 分割成為2個半時鐘移位器，使用 比 輸 出 許 可 信 號OEM前進半個時鐘循環之信號0EMFS2用來 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公魈） -37 - 經濟部中央標隼局員工消費合作社印装 Λ7 B?__五、發明説明（35) 產生輸出用之内部時鐘信號CLKO。只有此部份不同，其他 之構造與實施形態1(參照圖5)相同。輸出電路910和與實 施形態1相同，在其對應之部份附加相同之參考號碼，而 其詳细之說明則加K省略。 下面將參照圖11所示之時序圖用來說明該圖10所示之輸 出控制電路和輸出電路之動作。在該圖11中表示CAS潛伏 期為2，叢訊長度為4之情況時之資料讀出動作。 在外部時鐘信號extCU之時鐘循環施加讀取命令。依 照該讀取命令，使讀出許可信號0EMF變成Η位準之活性狀 態。因為CAS潛伏期為2，所Μ來自（CAS潛伏期-2)時鐘移 位器lb之信號0EMFS亦在該時鐘循環#0上升為Η位準。在該 時鐘循環#0，因為外部掩蔽指示信號DQM為L位準，所Μ來 自閛電路Id之信號0EMFS2在回應信號0EMFS之上升時，亦 上升成為Η位準。其次，該半時鐘移位器lea，與内部時鐘 信號intCLK之下降同步的，取人該閘電路Id之輸出信號 0EMFS2，用來將信號0EMFS2D驅動成為Η位準。在該時鐘循 環<♦0進行內部之記憶輩元行之選擇和選擇記億簞元之資料 之讀出，在時鐘循環《0之後半，使謓出資料RD變成確定狀 態。當信號0EMFS2D變成Η位準時，内部時鐘信號intCLK為 L位準，因此，在該時鐘循環#0，輸出用時鐘信號CLK0保 持在L位準。 在時鐘循環1»1，當内部時鐘信號UtCU上升為Η位準時 ，因為信號0EMFS2D為Η位準，所以來自控制趣輯閘lh之輸 出用之時鐘信號CLK0亦變成Η位準，謓出資料RD經由閘電 本&張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） " ~ --------「裝-- (請先閲讀背面之注意事項再填寫本页) 訂 叫線 經濟部中央標準局員工消費合作社印製 Λ7 B7 五、發明説明“Μ) 路910a傳達到輸出媛衝器另外，與内部時鐘信號 intCU之上升同步的’半時鐘移位器leb取人半時鐘移位 器lea之輸出信號0EMFS2D，用來使輸出許可信號OEM上升 成為Η位準。當該輸出許可信號OEM上升成為Η位準時，使 輸出緩衝器電路活動化’用來對該內部資料DD進行緩 衝處理藉Μ產生外部資料Dout。 另外，在該時鐘循環#1，來自外部之資料輸出掩蔽指示 DQM變成Η位準，與内部時鐘信號intCLK之上升同步的，使 內部掩蔽指示信號DQM0上升為Η位準。當該内部掩蔽指示 信號DQM0上升成為Η位準時，利用該半時鐘移位器lea使該 閘電路Id之輸出信號0EMFS 2下降為L位準。內部時鐘信號 intCLK為Η位準，半時鐘移位器lea為閂鎖狀態，其輸出信 號0EMFS2D為Η位準。當內部時鐘信號intCLK下降為L位準 時，半時鐘移位器lea就取入閛電路Id之輸出信號0EMFS2 ，使其輸出信號0EMFS2D下降為L位準，用來將輸出用之内 部時鐘信號CLK0保持在L位準。在回應該內部時鐘信號int CLK之下降時，因為半時鐘移位器leb變成閂鎖狀態，所Μ 來自該半時鐘移位器leb之輸出許可信號OEM在該時鐘循環 #1之期間維持在Η位準。 在時鐘循環#2，半時鐘移位器lea因為在内部時鐘信號 intCL [(為Η位準之期間成為閂鎖狀態，所Μ其輸出信號 0EMFS2D維持在L位準，輸出用之内部時鐘信號CU0經由控 制邏輯閘1 h被保持在L位準。因此，從時鐘循環1Π到# 2 » 出之資料RD(1)被禁止取入到閘電路910a，在先前之時鐘 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意Ϋ-項再填寫本頁) Γ 裝. 訂

T 線 經濟部中央標準局員工消费合作社印製 Λ7 B7 五：發明説明（37) _環# 1讀出之資料D D ( 0 )則油i加到輸出緩衝器電路9 1 0 b。 當内部時鐘信號intCLK上升成為Η位準時，半時鐘移位 器leb取入該半時鐘移位器lea之輸出信號0EMFS2D’用來 使輸出許可信號OEM下降為L位準。因此，輸出媛衝器電路 91〇b變成高輸出姐抗狀態。利用該輸出許可信號OEM之非 活性化，在該時鐘循環#2之期間，持續的從閘電路910a施 加内部資料DD，所K可Μ確保具有充分之保持時間tH，不 會產生無效資料之輸出。 來自外部之資料輸出掩蔽指示DQM因為只在時鐘循環#1 被活性化，在時鐘循環#2被驅動成為L位準’因此內部掩 蔽指示信號DQM0亦在該時鐘循環#2’與内部時鐘信號int CLK之上升同步的下降成為L位準。在回懕該內部掩蔽指示 信號DQM0之下降時，使來自閘電路Id之信號0EMFS2上升成 為Η位準（信號0EMFS在叢訊長度之期間持壤的保持為Η位準 )。在時鐘循環#2，當信號0EMFS2上升為Η位準時’與該內 部時鐘信虢intCLK之下降同步的，由半時鐘移位器lea取 入信號0EMF2，將其輸出信號0EMFS2D驅動成為Η位準。在 該時鐘循環#2，使信號0EMFS2D上升為Η位準*半時鐘移位 器leb在回應内部時鐘信號intCLK之下降時變成閂鎖狀態 ，輸出許可信號OEM維持在L位準之非活性狀態。 在時鐘循環#3，當内部時鐘信號intCLK上升為Η位準時 ，信號0EMFS2D變成Η位準，因此輸出用之内部時鐘信號 UK0上升成為Η位準，閘電路910a變成導通狀態，用來將 -内部讀出資料R D ( 2)傳達到輸出緩衝器電路9 1 0 b ° •本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） " _ 4〇 _ --------「装II ··-·:* (請先閲讀背面之注意事項再填寫本頁)

，1T -Η" 經濟部中央標準局員工消費合作社印製 Λ7 B7五、發明説明（38) 另外一方面，半時鐘移位器leb，與該内部時鐘信號 intCLK之上升同步的取人半時鐘移位器lea之輸出信號 0EMFS2D，用來將輸出許可信號OEM驅動成為Η位準。 控制邏輯閘lh在信號0EMFS2D為Η位準狀態時進行緩衝器 之動作，依照内部時鐘信號intCLK產生輸出用之内部時鐘 信號CLK0。另外一方面，半時鐘移位器leb，與內部時鐘 信號intCLK之上升同步的取入信號0EMFS2D*用來產生輸 出許可信號OEM。因此，可以在比資料輸出用之内部時鐘 信號CLK0之上升慢之時序，使輸出許可信號OEM變成Η位準 之活性狀態。因此，閘電路910a在比輸出許可信號OEM變 成活性狀態快之時序進行導通，藉Μ取入內部讀出資料RD ，將其傳達到輸出媛衝器電路910b。然後*因為輸出許可 信號OEM變成活性狀態*所Μ對於該輸出許可信號OEM之内 部資料DD之設立時間tS可Μ獲得足夠長之時間。即使從資 料輸出掩蔽狀態轉移到資料輸出狀態時，亦不會輸出無效 資料，可Μ依照內部讀出資料RD穩定的產生輸出資料Do ut 。尤其是假如半時鐘移位器1 eb所具有之延遲時間比閘電 路9 10a所具有之延遲時間長很多時，可Μ使該設立時間tS 具有足夠長之時間。 在時鐘循環#4，因為叢訊長度資料全部被讓出，所K與 內部時鐘信號i n t C L K之上升同步的，使讀出許可信號0 E M F 和來自（CAS潛伏期-2)時鐘将之信號0EMFS下降為L位 準。利用這種方式，閘電路Id之輸出信號0EMFS2亦下降為 L位準，與内部時鐘信號UtCLK之下降同步的，由半時鐘 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) ~ 一 41 _ --------裝— ,·*-- · (請先閱讀背面之注意事項再填寫本頁) -6

T Λ7 B7 五、發明説明（33) 移位器lea取人該信號0EMFS2，用來使其輸出信號0EMFS2D 下降成為L位準。半時鐘移位器leb，與内部時鐘信號int CLK之下降同步的變成閂鎖狀態，輸出許可信號0 EM維持為 Η位準。因此，在該時鐘循環#4 *内部讀出資料RD (3>依照 輸出用之內部時鐘信號CLKO經由閘電路910a傳達到輸出鍰 衝器電路910b，由輸出媛衝器電路910b產生輸出資料Dout。 在時鐘循環#5，半時鐘移位器leb取入L位準之信號 0EMFS2D，與内部時鐘信號intCLK之上升同步的將輸出許 可信號OEM驅動成為L位準。利用這種方式使輸出電路910b 變成為高輸出阻抗狀態。在此種吠態該閛電路910a為閂鎖 狀態（在信號0EMFS2D為L位準時内部時鐘信號CLK0維持在L 位準），對於資料DD之輸出許可信號OEM之下降，保持時間 具有足夠長之時間*在轉移到高輸出阻抗狀態時不會產生 無效資料之輸出。 如該圖10所示，使用比輸出許可信號OEM快半個時鐘循 化 變 之 號 S2信 MF可 ΟΕ許 號出 信輸 之於 環對 ο K L C 號 信 鐘 時 部 内 之 用 出 輸 生 產 來 用 和 間 時 立 設 之 長 夠 足 定 設 Μ 可 ^,裝 訂 ^"成 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 信 鐘 時 部 内 〇 之 出用 輸出 之輸 料生 資產 效使 無當 止成 防建 Μ構 可Μ ， 可 間是 時其 持尤 保 C 號 内具 入所 取等 乂 a 以 ο 藉91 到路 達電 傳閘 DD之 料Ob 資 9 部路 內電 將器 Μ 衝 用媛 和出 ’ 輸 lh之 B D 网 R 輯料 邏資 制出 控謓 之部 m 間 時 遲 延 之 有 具 所 b e 器 位 移 鐘 時 半 與 間 時 遲 延 之 有 輸 該 於 對 式 方 種 這 用 利 值 之 視 忽Μ 可 為 成 時 較 比 行 的 實 確 S t 間 時 立 設 之 D D 料 資 部 内 將Μ 可 Μ Ε ο 號 信 可 許 出 本紙張尺度適用中園國家標準（CNS ) Α4規格（210Χ297公釐） 42 經濟部中央標隼局員工消費合作社印製 五、發明説明（40) 設定在所希望之時間，和不需要使輸出許可信號OEM延遲 就可以進行高速之資料讀出。 [實施形態3] 圖12表示本發明之實施形態3之半導體記憶裝置之主要 部份之構造。在圖12中亦顯示有資料輸出控制電路1和輸 出電路9 1 0之構造。在該圖1 2中，資料輸出控制電路1包含 有：（CAS潛伏期-2)時鐘移位器lb，用來使來自圖中未顯 示之0EMF信號產生電路之讀出許可信號0EMF依照内部時鐘 信號intCLK進行移位；半時鐘移位器lea，用來使（CAS潛 伏期-2)時鐘移位器lb之輸出信號0EHFS進行內郜時鐘信號 intCU之半個時鐘之移位；半時鐘移位器leb，用來使半 時鐘移位器lea之輸出信號0EMFSD進行内部時鐘信號 intCLK之半個時鐘之移位；半時鐘移位器lec，用來使半 時鐘移位器let)之輸出信號OEM再進行内部時鐘信號intCLK 之半個時鐘循環之移位；和控制邏輯閘li，依照半時鐘移 位器lea和lec之輸出信號0EMFSD和0EMD及内部時鐘信號 intCLK，用來產生資料輸出用之內部時鐘信號CLK0。 來自半時鐘移位器leb之輸出許可信號OEM施加到輸出緩 衝器電路910b。半時鐘移位器lea和lec取入與互補之内部 時鐘信號/ intCLI(同步施加之信號，半時鐘移位器leb取入 與内部時鐘信號i n t C L K同步施加之信號。 控制邏輯閘1 i包含有：N A N D電路1 U，用來接受内部時 鐘信號intCLK和來自半時鐘移位器lea之信號0EMFSD;和 NAND電路lib，用來接受NAND電路lia之輸出信號和來自半 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公t ) (請先閲讀背面之注意事項再填寫本頁) -43 - 經濟部中央標準局員工消費合作社印製 Λ7 B7五、發明説明（‘:U) 時鐘移位器lec之信號OEMD，藉Μ產生資料輸出用之內部 時鐘信號CLKO。閘電路910a和輸出緩衝器電路910b之構造 與先前之實施形態之構造相同，在其對應之部份附加相同 之參考號碼，而其說明則加以省略。 在該圖12所示之構造中，在來自半時鐘移位器lec之信 號0EMD變成L位準之非活性狀態時，資料輸出用之內部時 鐘信號CLK0變成Η位準，閛電路910a將内部讀出資料RD傳 達到輸出緩衝器電路910。因此，在輸出許可信號0ΕΗ變成 活性狀態之前*將內部讀出資料RD傳達到輸出緩衝器電路 910b，所Μ對於内部資料DD之輸出許可信號OEM可K使設 立時間變長。另外*當信號0EMFSD變成L位準之非活性狀 態，和信號0EMD變成Η位準之活性狀態時，資料輸出用之 内部時鐘信號CLK0就變成L位準，閘電路91 0a變成非導通 狀態，形成施加資科之閂鎖狀態。因此，在輸出許可信號 OEM變成非活性狀態之前，閘電路9 10a變成閂鎖狀態，對 於該内部資料DD之輸出許可信號OEM可以使保持時間變長 。利用這種方式*可Μ防止無效資料之輸出。下面將參照 圖13所示之時序画用來說明該圖12所示之資料輸出控制電 路和輸出電路之動作。 在時鐘循環#0，當施加讀取命令時，與内部時鐘信號 intCLK之上升同步的，使讀出許可信號0EMF上升成為Η位 準。因為C A S潛伏期為2，所來自（C A S潛伏期-2 )時鐘移位 器lb之信號0EMFS亦上升成為Η位準。半時鐘移位器lea* 與互補之內部時鐘信號/ i n t C L K同步的取入被施加之信號 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐) -4 4 - 裝 訂 ^線 .···-_ ' (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印裝 Λ7 B7___五、發明説明l·丨2) ，所K在該時鐘循環#0，依照内部時鐘信號intCLK使信號 0EMFSD上升成為Η位準。在該時鐘循環#0，輸出許可信號 OEM和信號0EMD均為L位準之非活性狀態，輸出緩衝器電路 910b變成為高阻抗狀態。另外一方面，控制遵輯閘li之輸 出之內部時鐘信號CLK0變成Η位準，閘電路91〇a之3態反相 器媛衝器910aa為動作狀態。因此，在時鐘循環》〇被讀出 之資料RD經由閛電路910a傳達到輸出媛衝器電路910b ° 在時鐘循環tfl，與內部時鐘信號intCLK同步的，由半時 鐘移位器leb取人被施加之信號0EMFSD，用來將輸出許可 信號OEM驅動成為Η位準。利用這種方式，輸出緩衝器電路 910b變成低輸出阻抗狀態，對內部資料DD進行緩衝處理， 藉K產生輸出資料Dout。當輸出鍰衝器電路910b變成動作 狀態時，亦即，在輸出許可信號OEM變成Η位準之活性狀態 時，因為已被傳達有内部資料DD，所Μ對於該輸出許可信 號OEM，具有足夠長之内部資料DD之設立時間tS，不會產 生無效資料，可K依照内部資料DD產生輸出資料Dout。 在該時鐘循環#1，與内部時鐘信號intCU之下降同步的 ，半時鐘移位器lec取人輸出許可信號OEM，將其輸出信號 0 E H D驅動成為Η位準，被包含在控制邏輯1 i之H AN D電路1 i b 進行反相器之動作。在這時信號0EMFSD亦為Η位準* NAND 鼋路lia亦進行反相器之動作，依照内部時鐘信號intCLK 產生輸出用之内部時鐘信號CLK0。因此’在叢訊長度期間 ，亦即在時鐘循環》«2，#3和H4之期間，依照內部讓出資料 RD用來產生内部資料DD，藉以產生輸出資枓Dout。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公t ) _ , , _ 經濟部中央標準局貝工消費合作社印掣 Λ7 B7_五、發明説明（43) 在時鐘循環#4，因為經過叢訊長度期間，所Μ讀出許可 信號OEMF變成非活性狀態*另外，來自（CAS潛伏期-2)時 鐘移位器lb之信號OEMFS亦下降為L位準。在內部時鐘信號 intCLR為Η位準之期間，因為半時鐘移位器lea為閂鎖狀態 ，所Μ信號OEMPSD保持為Η位準，與內部時鐘信號intCLK 之下降同步的，信號OEMFSD下降成為L位準。利用這種方 式| NAND電路1U之輸出信號變成Η位準*信號OEMD因為在 這時尚未變成Η位準，所Κ來自NAND電路lib之時鐘信號 CLKO保持為L位準。 在時鐘循環#5，與内部時鐘信號intCLi(之上升同步的， 由半時鐘移位器leb取人信號OEMFSD，用來將輸出許可信 號OEM驅動成為非活性狀態之L位準。利用這種方式使輸出 緩衝器電路910b成為高輸出阻抗狀態。在該時鐘循環#5, 即使內部時鐘信諕intCLK上升成為Η位準時，因為信號 0EMD為Η位準，所Μ來自控制邏輯閘li之時鐘信號CLK0維 持為L位準，閘電路910a維持為閂鎖狀態。 輸出用內部時鐘信號CLK0，與時鐘循環#5之内部時鐘信 號intCLK之下降同步的，在半時鐘移位器lec取人輸出許 可信號OEM，到信號OEM被驅動成為L位準之期間，該輸出 用内部時鐘信號CLK0保持為L位準。因此，輸出許可信號 〇 E Μ之非活性化時之内部資料D D對於輸出許可信號0 E Μ具有 内部時鐘信號U t C LK之半個時鐘循環期間之保持時間t Η， 可以確實的防止該輸出許可信號0 Ε Μ之非活性化時之無效 資料之輸出。然後，内部時鐘信號C L Κ 0保持為Η位準，閘 本紙張尺度適用中國國家標準（CNS〉Α4規格（210X297公婕） (請先閲讀背面之注意事項再填寫本頁) Τ '專 ,ιτ Τ -46 - Λ7 137 經濟部中央標隼局員工消費合作社印製 五、 發明説明 (‘⑷ 1 1 | 電 路 910a 保 持 為 導 通 狀 態 9 輸 出 緩 衝器電 路 91 Ob經 由 輸出 1 1 1 許 可 信 號 0 E Μ之非活性化 保持為高輸出阻抗狀態 ϊ 1 | 依 照 上 述 方 式 之 本 發 明 之 實 施 形 態3時 輸出用之內部 請 閱 1 I 時 鐘 信 號 CLK被設在用Κ將閘電路保持為導通狀態之狀態 讀 背 ιέ 1 1 f f 利 用 用 控 制 輸 出 緩 衝 器 電 路 之 輸出阻 抗 之 輸出 許 可信 之 注 / 1 : 意 I 號 之 延 遲 信 號 依 昭 內 部 時 綺 理 信 號 用來產 生 輸 出用 時 鐘信 事 項 • | :1 號 和 使 用 比 該 輸 出 許 可 信 前 進 半個時 鐘 循 環之 信 號用 再 填 寫 本 裝 來 停 止 內 部 時 鐘 信 號 之 產 生 然 後 利用該 延 遲 輸出 許 可信 頁 '—-- 1 I 號 用 來 使 閘 電 路 保 持 為 導 通 狀 態 ，因此 在 輸 出許 可 信號 1 1 1 之 活 性 化 時 將 資 料 施 加 到 輸 出 緩 衝器電 路 另外 在輸 1 1 出 許 可 信 號 0 Ε Μ之非活性化時 停止内部時鐘信號之產生 1 訂 9 閘 電 路 變 成 閂 鎖 狀 態 9 所 K 内 部 資料之 設 立 時間 和 保持 i | 時 間 可 kk 具 有 足 夠 之 長 度 可 Μ 防 止無效 資 料 之輸 出 0 1 I [實施形態4] 1 1 圖 14 表 示 本 發 明 之 實 施 形 態 4之半導體記憶裝置之主要 旅 部 份 之 構 造 0 在 該 圖 14中 亦 顯 示 有資料 輸 出 控制 電 路1 1 \ | 和 輸 出 電 路 910之構造 >該圖1 4所示之構造’ 其與圖12所 \ I 示 之 構 造 之 不 同 部 份 是 使 用 來 自 內 部掩蔽 指 示 信號 產 生電 I 路 la之 内 部 掩 蔽 指 示 信 號 DQH0 和 (C A S 潛 伏 期 -2)時鐘移 1 ' 1 位 器 1 b 之 輸 出 信 號 0EHFS >用來產生輸出用之內部時鐘信 1 1 號 CLKO 和 輸 出 許 可 信 號 OEM 1 1 亦 即 9 在 圖 14所 示 之 構 4£b 中 設 有 :反相 器 1 c *用 來 使來 1 I g 内 部 掩 蔽 指 示 信 號 產 生 電 路 1 a 之 内部掩 蔽 指 示信 號 DQM0 1 I 進 行 反 相 和 AND電路1 d *用來接受反相器1 C之輸出信號 1 1 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210Χ 297公釐） ' -47 - 經濟部中央標準局員工消費合作社印製 B7五、發明説明（45 ) 和（CAS潛伏期-2)時鐘移位器lb之輸出信號OEMFS，藉K將 其輸出信號0EMFS2施加到半時鐘移位器lea。其他之構造 與圖12所示之構造相同，其惟一之不同是來自半時鐘移位 器lea之信號名稱不同。下面將參照圖15所示之時序圖用 來說明該圖14所示之電路之動作。^ 在時鐘循環#0，施加讀取命令*與内部時鐘信號intCLK 之上升同步的，讀出許可信號0EMF上升為Η位準，因為叢 訊長度為4，所以該Η位準維持至時鐘循環H4。因為CAS潛 伏期為2，所Κ來自（CAS潛伏器-2)時鐘移位器lb之信號 0EMFS，亦與内部時鐘信號intCLK之上升同步的，上升成 為Η位準，因此AND電路Id之輸出信號0EMF2亦上升為Η位準 。因為信號0EMD為L位準，所Μ從控制邏輯閘1 i之NAND電 路1 ib輸出之內部時鐘信號CLKO維持為Η位準，閘電路910a 變成導通狀態。 在該時鐘循環SO，與内部時鐘信號intCLK之上升同步的 *從半時鐘移位器lea輸出之信號0EMFS2D上升成為Η位準。 在時鐘循環itl*來自外部之資料輸出掩蔽指示DQM變成Η 位準，依照內部時鐘信號i n t C L Κ之上升，使內部掩蔽指示 信號DQM0變成Η位準，因此，來自AND電路Id之信號0EMFS2 下降為L位準。半時鐘移位器1 e a，與內部時鐘信號i n t C L K 之下降同步的取人信號0EMFS2，用來將該輸出信號0EMFS2D 驅動成為L位準。 另外一方面*半時鐘移位器leb與該時鐘循環ffl之内部 時鐘信號intCLK之上升同步的，取入Η位準之信號0EMFS2D 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0X297公t ) " -48 - (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 B7五、發明説明（4 G) 藉以將輸出許可信號OEM驅動成為Η位準。這時，内部讀出 資料R D經由導通狀態之閛電路9 1 0 a傳達到輸出媛衝器9 1 0 b ，輸出緩衝器電路91 Ob依照該活性狀態之輸出許可信號OEM 對内部資料DD 進行媛衝處理藉Μ產生輸出資料Dout。因 此在這種情況，與先前之實施形態3同樣的，内部資料DD 之設立時間tS具有充分之長度，不會產生具有無效資料之 資料Dout 。 在該時鐘循環#1*與內部時鐘信號intCLK之下降同步的 ，半時鐘移位器lec取入Η位準之輸出許可信號OEM，將其 輸出信號0EMD驅動成為Η位準。信號0EMPS2D，與内部時鐘 信號i n t C L Κ之下降同步的，被驅動成為L位準，因此控制 邏輯閘li之HAND電.路lib之雙方之輸入變成Η位準，將内部 時鐘信號CLK0固定在L位準。 在時鐘循環#2，與內部時鐘信號intCLK之上升同步的， 内部掩蔽指示信號D Q M0下降為L位準（例如，來自外部之資 料輸出掩蔽指示DQM用來指示只對第2號被輸出之資料進行 掩蔽）。在回應該內部掩蔽指示信號DQM0之下降時，來自 A N D電路1 d之信號0 E M F S 2上升為Η位準*然後，與内部時鐘 信號intCLK之下降同步的，來自半時鐘移位器lea之信號 0EMFS2D上升為Η位準，控制邏輯閘li之NAND電路lia進行 反相器之動作。 在該時鐘循瑁#2，因為半時鐘移位器leb，與内部時鐘 信號i n t C L K之上升同步的取人L位準之信號0 E M F S 2 D，所以 輸出許可信號OEM被驅動成為L位準，輸出緩衝器電路910b 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -4 9 - ^^裝 訂 7¾ (請先閱讀背面〃、5-注意^項再填寫本瓦) 經濟部中央標準局貝工消費合作社印製 Λ7 137五、發明説明（‘丨7 ) 變成高輸出砠抗狀態。在該時鐘循環tt2，在內部時鐘信號 intCLK為h位準之期間’輸出用内部時鐘信號CLKO被固定 為L位準，因此，閘電路910a為閂鎖狀態。然後，與内部 時鐘信號intCLK之下降同步的，來自半時鐘移位器lec之 信號OEMD下降為L位準’內部時鐘信號CLKO變成Η位準。因 此，在該時鐘循環#2’出韵1可信號OEM轉移成為L.位準 _之非活性狀態時，内部資料'DD就在内部時鐘信號intCLi(之 半個時鐘循環期間成為問鎖狀態’爵於輸出許可信號0EM 具有充分之保持時間因Ifc ’當轉移成為該掩蔽狀態時 ，可Μ防止無效資料被輸出。 當内部時鐘信號CLK0J：升成為Η位準時*閛電路910a進 行導通，用來將内部謓出資料！^(1)傳達到輸出緩衝器電 路910b。因此，在該狀態輸出許可信號OEM被驅動成為L·位 準，輸出緩衝器電路為S轉ϊΦβ且抗’不·# _ίΰΙ亥 被傳達之資料DD(1)°然後在時鐘循環#2’成為新的内部 資料RD被傳達之確定狀態°因為內部時鐘信為^+位 準，間電路910a變成導通狀態，所以將讀出資料RD(2)傳 達到輸出緩衝器電 在時鐘循環#3，與内部時鐘信號intCLK之上升同步的’ 半時鐘移位器leb取人Η位準之信號0EMFS2D’所以輸出許 可信號上升為Η位準，然後與内部時鐘信號intCLK之下降 同步的，來自半時鐘移位器lec之信號0EMD上升為Η位準。 因此，在輸出許可信號OEM之轉移成為活性狀態時’因為 内部讓出資料RD(2)成為資料DD(2)的傅達到輸出緩衝器電 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公1 ) --------叫裝------訂------^旅 *·*··. (請先閱讀背面之注意事項再填寫本頁) -50- 經濟部中央標準局貝工消費合作社印製

Λ7 ____B7五、發明説明（4S) 路Qlob，所以設立時間tS具有足夠之長度，不會有無效資 料，可K對内部資料DD (2)進行媛衝處理，藉>乂輸出該輸 出資料D 〇 u t (2 )。 然後在時鐘循環#4，因為已經過叢訊長度期間，所以信 號0EMF和0EMFS下降為L位準，然後當信號0EMFS2下降為L 位準時，與内部時鐘信號UtCLK之下降同步的*信號 0EMFS2D亦下降為L位準，NAND電路1U之輸出信號被固為Η 位準。因此，在該時鐘循環#4，在内部時鐘信號UtCU為 Η位準之期間，因為信號0EMFS2D和0EMD均變成為L位準， 所以依照内部時鐘信號intCLK輸出内部時鐘信號CLK0，藉 Μ將内部讀出資料RD傳達到輸出缓衝器電路9 10b和進行輸 出。當内部時鐘信號intCLK下降為L位準時，信號0EMFS2D 變成L位準，NAND電路lib之兩個輸人因為變成Η位準 > 所 Μ將被輸出之內部時鐘信號CLK0固定為Η位準。利用這種 方式，使閛電路910a變成閂鎖狀態。 在時鐘循環#5，與内部時鐘信虢intCLK之上升同步的， 半時鐘移位器leb取人L位準之信號0EMFS2D，用來使輸出 許可信號OEM下降為L位準。在這時，内部時鐘信號CLK0為 L位準，閘電路9 1 0 a為閂鎖狀態。當內部時鐘信號ί n t C U 請 先 閏 讀 背 面.. 之％ 注·I, 項 再一I裝 頁 訂 徕 取 C β 器 位 移 鐘 時 半 時 準 位 L 為 降 下 虎 信 出 輸 該 將 號 信 鐘 時 部 内 之 用 出 Μ 輸 ΟΕ使 號 ’ 信式 可方 為 成 ^^ non 區 缀 ΓΓ CBU 許種 出這 輸用 之利 準 。 位準 " 此. 人 此 因 ο 準 位 Η 為 定 固 時 化 性 活 β 成 移 轉 態 狀 鎖 閂 為 間 期 環 Ε ί ο 循 號鐘 信 時 可個 許半 出在 輸為 在 因 料 資 出 m β. ώπ 内 長 夠 足 有 具 Κ 所 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨ΟΧ297公釐} 51 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（49) 之保持時間tH，可以防止無效資料之輸出。 亦即，輸出許可信號OEM依照同步之內部時鐘信號 i n tCU未將内部讀出資料轉送到輸出緩衝器電路，所K對 於内部資料之輸出許可信號，可Μ將設立時間和保持時間 設定成為具有足夠之長度，可Μ防止無效資料之輸岀。當 轉移成輸出許可信號之活性化時，首先將内部讀出資料傳 達到輸出緩衝器電路，在輸出許可信號之非活性化時，將 該閘電路保持在閂鎖狀態。 [實施形態5] 圖16表示本發明之實施形態5之半導體記憶裝置之主要 部份之構造。在圖lb中亦表示資料輸出控制電路1和輸出 電路910之部份之構造。在圖16中，資料輸出控制電路1， 與圖12所示之資料輸出控制電路1同樣的，包含有：（CAS 潛伏期-2)時鐘移位器lb，用來使讀出許可信號0EMF延遲 (CAS潛伏期-2)時鐘循環；半時鐘移位器led，用來使該 (C AS潛伏期-2)時鐘移位器lb之輸出信號0EMFS延遲半個時 鐘循環；半時鐘移位器lef，用來使半時鐘移位器led之輸 出信號0 E M F S D再延遲半個時間循環；和半時鐘移位器1 e g *用來使半時鐘移位器lef之輸出信號OEM再延遲半個時鐘 循環。半時鐘移位器1 e d和1 e s取入依照互補之内部時鐘信 號/ i n t C L K施加之信號和進行閂_。半時鐘移位器1 e f取入 依照内部時鐘信號i n t C L I(施加之信號和進行閂鎖。 該資料輸出控制電路1更包含有：内部掩蔽指示信號產 生電路la，依照從外部胞加之資料輸出掩蔽示extDQM，用 --------1裝-- (請先閱讀背面之注意事項再填寫本頁) 訂

T 本紙張尺度適用中國國家標準（〇阳）八4規格（210'/ 297公釐） -52 五、發明説明（!50) Λ7 B7 a 蔽 1J掩’ β. "咅 b 位内lj 移之器 鐘la位 時路移 半電鐘 •，生 時 HO產半 DQ號.， 號信環 信示循 示指鐘 指蔽時 蔽掩個 掩部半 部內遲 内該延 生自MO 產來DQ 來使號 來 用 信 來 半 用ig7r@ 和 ; 號 環 信 循出 鐘 輸 時 之 個Jb 半£ 遲 ί 泣 延移 再if D 鐘 MO時 DQ半 號使 信來 出用 輸 ， 之JC 3 11 1J器 器位 位移 移鐘 鐘時 時半 環,/ 循號 鐘 信 時鐘 個 時 半 部 遲內 延 之 再補 *1 . Μ 互 Q J、 D 照 入 貞 取隹 CS閂 ♦ Έϋ 1 行 和進 a ΐ »J 和 L 虎 信 之 加 施 移 鐘 時 半 器 經濟部中央標準局員工消费合作社印製 半時鐘移位器ljb取人依照内部時鐘信號intCLK施加之信 號和進行閂鎖。 該資料輸出控制電路1更包含有控制邏輯閘lk，依照來 自半時鐘移位器led之信號OEMFSD，和半時鐘移位器lja之 輸出信號DQMOD及半時鐘移位器lac之輸出信號DQMD，用來 產生資料輸出用之內部時鐘信號CLKO。該控制邏輯閘Ik包 含有：H A H D電路1 k a，用來接受內郤時鐘信號i n t C L K和半 時鐘4位器led之輸出信號OEMFSD及經由反相器lx施加之 半時鐘移位器Ua之輸出信號DQM0D;和NAND電路lkb，.用 來接受半時鐘移位器leg之輸出信號0EMD和HAND電路lka之 輸出信號及經由反相器ly施加之半時鐘移位器Ijc之輸出 信號DQMD，藉Μ產生資料輸出用之內部時鐘信號CLK0。該 内部時鐘信號CLK0經由反相器被反相用來形成互補之内部 時鐘信號/ C LK 0，藉以控制被包含在閛電路9 1 0 a之3態反相 器緩衝器910aa之導通/非導通。 閘電路9 1 0 a具備有與習知者同樣之構造。該輸出媛衝器 電路910b包含有：反相器910 ba，用來使閘電路910a之輸 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -53 — (請先閱讀背面之注意事項再填寫本頁) Τ 裝· 、1Τ B7 五、發明説明（5 [) 出信號反相；AND電路910bf，用來接受來自半時鐘移位器 lef之輸出許可信號OEM和來自半時鐘移位器ljb之内部掩 蔽指示DQMi及閘電路910a之輸出信號；AHD電路910bg，用 來接受輸出許可信號0 E Μ和内部資料輸出掩蔽指示D Q M i及 反相器910ba之輸出信號；η通道M0S電晶體910bd，當AND 電路910bf之輸出信號為Η位準時進行導通《用來產生Η位 準（電源電壓位準）之輸出信號Dout ;和η通道M0S電晶體 910be*當AND電路910bg之輸出信號為Η位準時進行導通， 用來產生接地電壓位準之輸出信號Dout。 因此，當輸出許可信號OEM為活狀態和內部資料輸出掩 蔽指示DQMi為非活性狀態時，輸出緩衝器電路910b就依照 從閛電路910a施加之資料產生輸出資料Dout。在該圔16所 示之資料輸出控制電路1之構造中，内部掩蔽指示信號 DQMi和輸出許可信號OEM分別經由不同之路徑形成，在輸 出緩衝器電路910b中*依照該等之輸出許可信號0ΕΗ和内 阻 出 輸 高 。 為 抗成 阻移 出轉 輸Ob 其91 制路 控電 來器 用衝 Mi緩 Q ΰ D S 示輸 指在 蔽Ik 掩閘 出輯 輸邏 料制 資控 部 請 先 閲 背 面· 之- 注- 意 事 項， 再 填 寫 本 頁 經濟部中央標準局員工消費合作社印製 出 態 輸狀 低通 為導 成為 移定 轉設 在oa 1Λ ， 9 態 路 狀 電 鎖閘 閂將 為序 定 時 設之 oa速 91快 路M 電 ， 閘時 將態 , 狀 時抗 抗阻 將控 面出 下輸 0 料 長 資 變之 間示 時所 持16 保圖 和該 間明 時說 立來 設用 使圖 來序 用時 式之 方示 種所 這17 用 圖 利照 ， 參 路 電 出 輸 和 11 路 電 制 為 期 伏 潛 環 循 鐘 時 在 作4;,令 動 為命 之度取 10長讀 }訊加 叢施 示 表 亦 中 7 1X _ 在 外 另 作 -lulu 出 讀 料 資 之 時 況 情 之 號 信 鐘 時 部 内 與 之 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公t ) 54 Λ 7 Β7 經濟部中央標準局員工消費合作社印聚 五、發明説明（52) 上升同步的，使内部讀出許可信號OEMF上升為Η位準’和 來自（CAS潛伏期-2)時鐘移位器lb之信號OEMFS亦上升為Η 位準，其次，來自半時鐘移位器led之輸出信號OEMFSD亦 與內部時鐘信號之下降同步的上升成為Η位準。依照該讀 出許可信號OEMF之活性化用來在内部進行記憶單元之選擇 ，藉Κ進行資料之讀出。 在時鐘循環#1，從外部施加之資料輸出掩蔽extDQM變成 Η位準，與內部時鐘信號intCLK之上升同步的*來自内部 掩蔽指示信號產生電路la之信號DQMO上升為Η位準。另外 ，來自半時鐘移位器lef之輸出許可信號〇Ε«，與内部時鐘 信號intCLK之上升同步的轉移成為Η位準之活性狀態，與 内部時鐘信號intCLK之下降同步的*來自半時鐘移位器 leg之信號OEMD上升為Η位準。當該信號OEMD上升為Η位準 時，在當時來自半時鐘移位器lja之信號DQ MOD上升為Η位 準*反相器lx之輸出.信號變成為L位準，NAND電路lka之輸 出信號變成Η位準。來自半時鐘移位器lac之信號DQMD仍為 L位準》反相器ly之輸出信號為Η位準。因此，來自NAND電 路lkb之輸出信號CLK0在回應該信號0EMD之上升時下降為L 位準。利用這種方式，在時鐘循環《1，將被讀出之内部讀 出資料R D取入到閛電路9 1 0 a，然後變成閂鎖狀態。 因為輸出許可信號OEM為Η位準，和内部讀出資料輸出掩 蔽指示D Q M i為L位準，所Μ輸出緩衝器電路9 1 0 b依照經由 該閘電路910a施加之資料DD用來產生輸出資料Dout。在輸 出許可信號OEM之轉移成活性化時，依照成為Η位準之内部 (請先閱讀背面之注意事項再填寫本頁) Γ 裝- ,?τ Τ 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -55 - 經濟部中央標準局員工消費合作社印製 Λ7 B7五、發明説明（ϋ) 時鐘信號CLKO，由閘電路91〇3將內部讓出資料RD轉送到輸 出緩衝器電路910b，可Μ具有充分之設立時間，不會輸出 無效資料，只輸出有效資料。 在來自半時鐘移位器Ija之信號DQM0D為Η位準之1時鐘循 環之期間，反相器lx之輸出信號為L位準，因此HAND電路 lka之輸出信號為Η位準，在迄半時鐘移位器ljc之輸出信 號DQMD上升為Η位準之前，輸出用之內部時鐘信號CLKO保 持為L位準。因此，在此種狀態，閘電路9 10a保持為閂鎖 狀態，在時鐘循環#2即使內部讀出資料RD被傳達時，該內 部謓出資料RD亦不會在此期間被轉送。 與時鐘循環之内部時鐘信號intCLK之下降同步的，當 半時鐘移位器ljc之輸出信號DQMD上升為Η位準時*反相器 器ly之輸出信號變成L位準，NAND電路lkb之輸出信號CLK0 變成Η位準，閘電路910a進行導通，讀出資料RD被傳達到 輸出緩衝器電路910b。但是在這時，與時鐘循環#2之內部 時鐘信號intCLK之上升回步的，來自半時鐘移位器ljb之 信號DQMi上升為Η位準，因此互補之内部掩蔽信號/DMQi變 成L位準，所以輸出媛衝器電路9 1 0 b為高輸出阻抗狀態， 因此該無效資料DD(1)未被輸出。 在時鐘循環H3，與内部時鐘信號intCLK之上升同步的， 來自半時鐘移位器ljb之信號DQMi下降為L位準，因此互補 之内部掩蔽信號/ D Q M i變成Η位準，再度的使輸出媛衝器電 路9 1 0 b成為低輸出胆抗狀態。這時，内部時鐘信號C L Κ 0與 時鐘循環2之内部時鐘信號i n t C L K之下降同步的，依照信 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -56 - --------「裝-- (請先閱讀背面之注意事項再填寫本頁)

、1T Τ Λ7 137 經濟部中央橾準局員工消費合作社印製 五、發明説明（〇4) 號DQHD上升為Η位準，在迄時鐘循環《3之內部時鐘信號 intCU之下降前之期間一直保持此種狀態。因此*在該信 號DQMi之下降之前，內部讀出資料RD傳達至輸出緩衝器電 路9 1 0 b |因此具有充分之設立時間，無效資科不會被輸出 ，只輸出有效資料。 在時間循環#4，信號DQMOD和DQMD均變成L位準，另外， 信號OEMD變成Η位準，所Μ依照內部時鐘信號intCLK產生 輸出用之內部時鐘信號CLKO，內部讀出資料RD (3)經由閘 電路910a施加到輸出媛衝器電路910b，藉Μ輸出最後之資 料 D 〇 u t ( 3 )。 在時鐘循環#5，與内部時鐘信號intCLl(之上升同步的， 輸出許可信號OEM下降為L位準*輸出緩衝器91 Ob變成高輸 出阻抗狀態。這時，信號0EMFSD與時鐘循環《4之内部時鐘 信號i n t C L K之下降同步的下降為L位準，控制邏輯閛1 k之 NAND電路lka之輸出信號變成Η位準，因此NAMD電路lkb之 輸出信號亦變成L位準，閛電路9 1 0 a變成閂鎖狀態。輸出 用内部時鐘信號C L K0，與該時鐘循環《 5之内部時鐘信號 intCLK之下择同多的，當信號0EMD下降成為L位準時，該信 號CLK0就回復成為Η位準。因此，在該内部時鐘信號 ί n tC LK之半個時鐘循環之期間，閘電路9 1 0a為閂鎖狀態， 在輸出許可信號OEM之非活性化時，内部資料DD之保持時 間t Η具有充分之長度，可以防止無效資料之輸出。 依照上述方式之本發明之實施形態5時，因為輸出許可 信號0 Ε Μ和内部資料輸出掩蔽指示D Q M i分別經由不同之路 _『..裝 訂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 57 Λ7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (35) 1 1 1 徑 產 生 j 在 輸 出 緩 衝 器電路 依 昭 該 兩 者 用 來 控 制 輸 出 阻抗 1 1 I > 在 貝 料 輸 出 許 可 轉 移時* 使 閘 電 路 成 為 導 通 狀 態 將資 1 1 | 料 轉 送 到 輸 出 緩 衝 器 電路， 在 從 許 可 資 料 輸 出 轉 移 成 不許 請 先 1 1 可 資 料 輸 出 時 使 用 用Μ將 閘 電 路 保 持 在 閂 鎖 狀 態 之 輸出 閲 讀 背 1 1 許 可 信 σ占 5Ε 和 內 部 資 料 輸出掩 蔽 指 示 信 之 偏 移 半 個 時 鐘循 面 之 注 ，-1 ·: 意 I 環 相 位 之 信 用 來 控制閛 電 路 之 導 通 /非導通 所K可 事 項 ；-1 將 內 部 料 信 號 設 立成為 具 有 足 夠 長 之 設 -JI-. 時 間 和 保持 再 填 時 間 可 Μ 實 現 不 會 輸出無 效 資 料 之 輸 出 電 路 0 寫 本 頁 裝 1 [實施形態6 ] 1 1 圖 18 表 示 本 發 明 之 實施形 態 6之半導體記憶裝置之主要 1 1 部 份 之 構 造 0 在 該 圖 1 δ中亦 顯 示 有 資 料 輸 出 控 制 電 路 1和 1 訂 輸 出 電 路 9 1 0之部份之構造 >在該圖1 8中 >資料輸出控制 1 | 電 路 1包含有 (C A S潛伏期- 2) 時 鐘 移 位 器 lb 用 來 使 讀出 1 1 許 可 信 號 OEHF 延 遲 (C A S潛伏 期 -2 )時鐘循環 1 時 鐘 移位 1 1 器 1 e 用 來 使 該(CAS潛伏期- 2) 時 鐘 移 位 器 lb之 輸 出 信號 Η 旅 OEMFS延遲1 個 時 m 循 環，藉 Μ 產 生 輸 出 許 可 信 號 OEM :内 1 | 部 掩 蔽 指 示 信 號 產 生 電路la 依 照 來 白 外 部 之 資 料 輸 出掩 蔽 指 示 e X tDQM > 用 來 產生内 部 掩 蔽 指 示 信 號 DQMO 半 時鐘 ••1 1 移 位 器 1 j a >用來使該內部掩蔽指示信號DQMO延遅時鐘信 1 —丨 號 i η tCLK 之 半 個 時 鐘 循環期 間 % 半 時 鐘 移 位 器 U b 用來 1 I 使 半 時 鐘 移 位 器 1 j a之輸出信號DQMOD延 遲 半 個 時 鐘 循 環， 1 I 藉 Μ 產 生 内 部 資 科 輸 出掩蔽 指 示 DQH i 和 控 制 邏 輯 閘 1 m， 1 1 依 照 半 時 鐘 移 位 器 1 j a之輸出信號DQMOD和 内 部 時 鐘 信 α占 1 1 i η tCLi(用 來 產 生 資 料 輸出用 之 内 部 時 捣 鐵 信 C U 0和 /CLK0 〇 1 1 準 標 家 國 國 中 用 適 度 尺 張 紙 本. 釐 公 8 5 經濟部中央標準局員工消費合作社印製 Λ7 B7 五、發明説明（5G) 該控制邏輯閛lm包含有：NAND電路lma*用來接受經由 反相器1 me施加之信號D Q MO D和内部時鐘信號in t C LK，藉以 產生互補之內部時鐘信號/ CLKO;和反相器Imb，用來使 NAND電路lma之輸出信號反相，藉Μ產生輸出用内部時鐘 信號CLKO。 輸出電路910包含有：閘電路910a，依照輸出用内部時 鐘信號CLK0和/CLK0用來形成導通狀態和閂鎖狀態；和輸 岀緩衝器電路910b，依照輸出許可信號OEM和内部資料輸 出掩蔽指示/DQMi用來控制其輸出阻抗，藉Μ從閘電路 910a輸出内部資料DD。該閘電路910a和輸出鍰銜器電路 9 10b之構造與先前之圖16所示之構造相同，在其對應之部 份附加相同之參考號碼。 該輸出緩衝器電路910b用來接受內部資料輸出掩蔽指示 /DQMi和輸出許可信號OEM。但是，亦可Μ構建成與圖5所 示之構造相同，用來接受（CAS潛伏期-2)半時鐘移位器lb 之輸出信號0EMFS和内部掩蔽指示信號DQM0藉Μ將AND電路 之輸出信號施加到1時鐘移位器1 e。 在該圖1 8所示之資料輸出控制電路1中，控制邏輯閛1 m 依照資料掩蔽指示信號D Q Μ 0 D停止輸出用内部時鐘信號 CLK0之產生。因此只有在施加掩蔽之期間*才停止内部時 鐘信號C L Κ 0之產生。亦即閛電路9 1 0 a變成閂鎖狀態。下面 將參照圖19所示之時序圖用來說明該圖18所示之電路之動 作。在圖19中表示CAS潛伏期為2，叢訊長度為4之情況時 之動作。 (請先閱讀背面之注意事項再填寫本頁) 裝. 訂

T 線 本紙张尺度適用中國國家標隼（CNS ) A4規格（210X297公釐〉 -59 - 經濟部中央標準局員工消費合作社印製 Λ7五、發明説明（37) 在時鐘循環《0，施加讀取命令，與内部時鐘信號intCLK 之上升同步的，謓出許可信號0EMF上升為Η位準，和（CAS 潛伏期-2)時鐘移位器lb之輸出信號0EHFS亦上升為Η位準 。内部掩蔽指示信號DQM0為非活性狀態之L位準*和信號 DQM0D亦為L位準，依照內部時鐘信號intCLK用來產生輸出 用内部時鐘信號CLK0和/ CLK0。在該時鐘循環#0進行選擇 記憶單元之資料之讀出。 在時鐘循環#1，來自外部之掩蔽指示extDQM變成Η位準 *與内部時鐘信號intCU之上升同步的，内部掩蔽指示信 號DQM0在1個時鐘循環之期間變成Η位準（資料輸出掩蔽只 在時鐘循環#1進行）。其次，與内部時鐘信號intCU之上 升同步的，半時鐘移位器lja之輸出信號DQM0D上升為Η位 準，被包含在控制邏輯閘In之HAND電路lma之輸出信號變 成Η位準，反相器lmb之輸出信號CLK0變成L位準，閛電路 910a變成閂鎖狀態。在該時鐘循環#1，與內部時鐘信號 intCLK之上升同步的，輸出許可信號OEM上升為Η位準，依 照經由閘電路910a所傳送之内部資料DD，用來產生輸出資 料 D 〇 u t 0 在時鐘循環#2，與內部時鐘信號in tCLK之上升同步的， 内部資料輸出掩蔽指示DQM丨變成Η位準，輸出緩衝器電路 910b變成高輸出阻抗狀態。在此種狀態，因為輸出用内部 時鐘信號C L K 0保持為L位準•所W閘電路9 1 0 a保持為閂鎖 狀態，當該輸出緩衝器電路910b轉移成為高輸出阻抗狀態 時，内部資料DD之保持時間tH變成為1個時鐘循環之期間 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公t ) Γ~ (請先閲讀背面之注意事項再填寫本頁) .「裝. 、1Τ 經濟部中央標準局員工消費合作社印製 Λ7 B7 五、發明説明（5S ) ，具有充分之長度，不會輸出無效資料。在時鐘循環#2, 與内部時鐘信號intCLK之下降同步的，半時鐘移位器lja 之輸出信號DQMOD變成L位準，因此控制埵輯閛In依照內部 時鐘信號intCLK產生輸出用内部時鐘信號CLKO和/CLKO。 在時鐘循環#3，與內部時鐘信號intCLK之上升同步的* 内部資料輸出掩蔽指示DQMi變成為L位準，輸出緩銜器 910b依照被施加之内部資料DD用來產生輸出資料Dout。 其次，在時鐘循環#4，經由叢訊長度之期間後，讓出許 可信號0EMF與内部時鐘信號intCLK之上升同步的下降為L 位準，和（CAS潛伏期-2)時鐘移位器lb之輸出信號0EMFS亦 下降為L位準。這時輸出許可信號OEM尚未成為Η位準*和 已產生内部時鐘信號CLK0 *所Μ該內部謓出資料RD (3)依 照時鐘信號CLK0，經由閘電路910a施加到輸出媛衡器電路 910b«產生叢訊長度之最後之資料DD(3)作為輸出資料。 其次在時鐘循環#5，輸出許可信號OEM與内部時鐘信號 int CLK之上升同步的下降為L位準，輸出緩衝器電路910 b 變成為高輸出阻抗狀態。 對於該輸出許可信號0 E Μ，經由使1時鐘移位器1 e之延遲 時間（閘延遲計数）比控制邏輯閛1B所具有之延遲時間和閘 電路9 1 0 a所具有之延遲時間長，可以用來使内部資料D D之 設立時間tS具有足夠之長度，但是在這種情況，輸出許可 信號OEM之朝向非活性轉移時之内部資料DD之保持時間tH 會變短，在_19之輸出資料Doutl中在轉移成為高輸出阻 抗時有可能輸出無效資料。相反的，在設立時間tS變短之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公麓） -61- / --------「裝------訂-----叫線---------------- (請先閱讀背面之注意事項再填寫本頁) Λ7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (53) 1 1 情 況 時 ， 保 持 時 間 tH變長， 在 輸出 許可信號OEM之朝向非 1 1 I 活 性 轉 移 時 不 會 輸 出無效資 料 之設 立時間t S變短，如圖1 9 1 1 所 示 之 資 料 Do U t 2， 有可能輸出無效資料，為著防止此種 —V 請 先 1 1 問 題 9 在 叢 訊 長 度 之最後之 資 料輸 出時，將內部讀出資料 閲 讀 背 1 1 RD '保持為閂鎖狀態。在這種情況 假如設立時間ts很長 之 注 ' 1 ；I 時 亦 即 假 如 構 建成Μ比 輸 出許 可信號OEM之活性化快 意 事 1 項 ：I 速 之 時 序 使 資 料 輸 出用内部 時 鐘信 號CLK0上升為Η位準， 再 填 寫 裝 1 用 來 使 閛 電 路 910a 進行導通 時 ，因 為保持時間t Η具有足夠 本 頁 之 長 度 所 K 如 内 部資料DD '和輸出資料Dout 1'所示，不 '—^ 1 1 會 輸 出 無 效 資 料 0 對於該内 部 資料 DD %產生内部畤鐘信 1 I 號 因 為 重 複 的 施 加被閂鎖 之 讀出 資料RD’（3)，所Μ可以 1 訂 持 缰 的 施 加 相 同 之 資料作為 内 部資 料D D '，因此可以使保 1 持 時 間 tH 變 長 0 圖2 0表不 用 Μ產 生該內部讀出資料RD' 1 1 和 内 部 資 料 DD '之部份之構造 1 1 在 圖 20中 5 在 讀 出電路908和輸出電路910之間設置轉送 叫 線 1 ·- 1 電 路 10 依 照 信 號 0EMFS變成為適狀態/閂鎖狀態。該轉送 電 路 10包 含 有 3態反相器媛衝器1 0 a，用來使信號0 E M F S 之 活 性 化 時 從 讀 出 電路9 0 8施加之內部讀出資料R D進行反 1 1 相 反 相 器 10b 用來使3態 反 相器 緩衝器1 0 a之輸出信號 1 進 行 反 相 t 藉 以 產 生内部讀 出 資料 R D ';和反相器1 0 c，用 1 I 來 使 反 相 器 1 0 b之輸出信號R D ' 反相 藉Μ將其傳達到反相器 1 1 | 10b之輸人部 >反相器10b和 10 c構成反相器閂鎖。 1 1 依 照 該 圖 2 0所 示 之構造時 在画 1 9所示之信號波形圖中 1 1 9 轉 送 電 路 10依 眧 在時鐘循 環 «0至 #4被施加之内部謓出資 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ β 2 _ 五、發明説明（60) 料RD’，用來產生讀出資料RV藉K將其施加到輸出電路 910之閘電路910a。當信號0EMFS為L位準之非活性狀態時 ，3態反相器緩衝器i〇a變成高輸出阻抗狀態，轉送電路10 變成閂鎖狀態。因此，在時鐘循環#4，當信號0EMPS與内 部時鐘信號intCLK之上升同步的下降為L位準時*就使當 時施加之内部讀出資科RD (3)變成被閂鎖之狀態，對於輸 出許可信號OEM之下降，可K使内部資料DV之保持時間充 分的變長。信號0EMFS是比輸出許可信號OEM前進1個時鐘 循環之信號，對於輸出許可信號OEM，即使使内部資料DD' 之設立時間tS變成很長時亦可K將該輸出許可信號OEM之 非活性化時之内部資料DD’之保持時間t Η設定成具有足夠 之長度，可Μ防止無效資料之輸出。 經濟部中央樣準局負工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 另外，用以代替該圖20所示之構造者•亦可Μ在讀出電 路908之最終段之用Μ驅動内部讀出資料匯流排之預放大 器，構建成具有閂鎖功能。在這種情況所使用之構造可以 在被施加預充電命令時重設該預放大器，用來將内部謓出 資料匯流排線預充電成為指定之電位位準。另外，圖20所 示之用以進行閂鎖之構造只是一實例|該轉送電路1 0亦可 Κ被包含在讀出電路9 0 8。另外*只要是能夠閂鎖叢訊畏 度之最终資料，亦可Μ利用其他之任何構造。 依照上述方式之本發明之實施形態6時，因為依照内部 資料掩蔽指示用來停止输出用之内部時鐘信號之產生，所 以在資料輸出掩蔽時，可Μ確實的防止無效資料被輸出。 依照上述方式之本發明時，在資料輸出不可轉移時，經 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -63 -

經濟部智慧財產局員工消費合作社印製 常對輪出鑀衝器電路施加確定狀態之資料，用來將內部資 料傳達到輪出緩衝器電路，藉K控制對閛電路施加之時鐘 信號之產生，用K確實的防止無效資料之產生。 雖然上面已經詳细的描述和說明本發明，但宜瞭解者， 上述者只作說明和舉例之用，而無意用來限制本發明*本 發明之精神和範圍只受所附之申請專利範圍之限制。 [元件編號之說明] CLKO 内部時鐘信號 DD 内部資料

Dout 外部資料 DQH 資料輸出掩蔽指示 DQH0 內部掩蔽指示信虢 DQH0F 單發脈波信號 extCLK 時鐘信號 i ntCLK 内部時鐘信號 OEM 輸出許可信號 0EMF 讀出許可信號 RD 讀出資料 READ 讀出指示信號 RST 重設信號 RSTF 重設信號 la 内部掩蔽指示信號產生電路 lac 半時鐘移位器 lb 時鐘移位器 ---------!^--------訂--------- (請先閱讀背面之， 注意事承再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -64 修正頁 五、發明說明（62) A7 B7 經濟部智慧財產局員工消費合作社印製 1 b a 1時鐘移位器 lbb 1時鐘移位器 1 be 3態鍰衝器 Ibd 3態鑀衝器 1 be 3態媛衡器 lbf 反 相 器 1 c 反 相 器 電 路 Id AND電路 1 e 1時鐘移位器 lea 半 時 鐘 移 位 器 1 e b 半 時 鐘 移 位 器 1 e c 半 時 鐘 移 位 器 led 半 時 鐘 移 位 器 lef 半 時 鐘 移 位 器 leg 半 時 鐘 移 位 器 If 控 制 邏 輯 閘 1 g 延 遲 電 路 lh 控 制 理 輯 閘 i i 控 制 缠 輯 閘 1 i a NAND 罨 路 lib NOD電 路 1 j a 半 時 鐘 移 位 器 1 jb 半 時 鐘 移 位 器 1 j c 半 時 鐘 移 位 器 I-----------^裝--------訂---------線( (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 65 修正頁 五、發明說明（63) A7 B7 經濟部智慧財產局員工消費合作社印製 lk 控制缠輯閘 1 k a NAND電路 lkb NAHD電路 1 η 控制邏輯閘 Isa H AND.電路 1 d b 反相器 1 x a 反相器 1 x b NAND霄路 1 x c HAND電路 1 x d HAND電路 lxf HAHD電路 1 x g NAHD電路 1 x h NAHD電路 lx i HAND電路 1 x j HAND電路 2 時鐘輪入媛 衝器 2a NAND電路 2b 反相器霣路 2 c 反相延遲霣 路 2d HAND電路 2e 反相器 2f 反相延遲電 路 2 g NAND電路 2h 反相器電路 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------^裝--------訂----------線『 (請先閱讀背面之>注意事項再填寫本頁) 66 修正頁 五、發明說明（64) κι Β7 經濟部智慧財產局員工消費合作社印製 10 轉送電路 10a 3態反相器媛衝器 10b 反相器 10c 反相器 900 記憶單元陣列 902 位址_入鍰衝器 904 列選擇電路 906 行選擇電路 908 讀出電路 910 輸出電路 910a 閘電路 9 1 0 a a 3搌反相器媛衡器 910ab 反相器罨路 9 1 0 a c 反相器電路 910b 輪出鍰銜器電路 910ba 反相器電路 910bb AND電路 910bc AND電路 910bd η通道K0S電晶體 910be η通道M0S電晶體 910bf AND電路 910bg AND電路 912 時鐘鍰衝器 912a 緩衡器電路 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------- I----^裝--------訂 i_ (請先閱讀背面之注意事項再填寫本頁) 線( 67 修正頁 五、發明說明（65) A7 B7 經濟部智慧財產局員工消費合作社印製 912b 鍰 衝 器 電 路 914 命 令 解 碼 器 916 控 制 電 路 916a 糸 列 控 制 電 路 916b 行 系 控 制 電 路 916c 输 出 控 制 霣 路 9 1 6 c a 畤 鐘 移 位 器 920 0ΕΜΡ 信 號 產 生 電 路 920a 叢 訊 長 度 計 數 器 920b NAHD 霣 路 920c NAND 電 路 921 選 擇 / 讀 出 控 制 電 路 930 内 部 掩 蔽 指 示 信 虢 產生電路 930a 輸 入 鍰 銜 器 930b 單 發 臓 波 產 生 電 路 930ba AND罨路 930bb 反 相 延 缠 電 路 930bc AXD電路 930c 閂 鎖 電 路 9 3 0 c a 反 相 器 930cb N·霜 路 9 3 0 c c NAND 轚 路 930cd NAHD 電 路 9 3 0 c e HAND 電 路 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 68 修正頁 五、發明說明（66) 940a 940b 940c 940d 時鐘移位器 反相器 AND電路 1時鐘移位器 A7 B7 I-----------^裝--------訂---------線( (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 69 修正頁

Claims (1)

1. 經濟部中夬梯準局負工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 1. 一種半導體記憶裝置，其特徵是包含有： 多個記憶單元，分別用來記憶資料； 閘電路，在資料讀出模態時用來使上述多個記憶單元中 之選擇記憶單元之資料通過； 輸出電路，在資料輸出許可時用來將從上述閛電路施加 薩 之資料輸出到外部；和 輸出控制電路，與時鐘信號同步的*用來使上述之閘電 路變成導通； 上述之輸出控制電路包含有一裝置，在回應資料輸出不 可轉移時，用來使上述之閘電路與上述之時鐘信號獨立的 進行非導通。 2. 如申請專利範圍第1項之半導體記憶裝置，其中 上述之輸出控制電路包含有： 活性化裝置，在回應用Μ指定上述、之資料謓出模態之資 料讀出指示時，用來使資料輸出許可信號活性化；和 控制邏輯，用來接受上述之資料輸出許可信號和上述之 時鐘信號，在上述之、資料輸出許可信號之活性狀態之期間 ，使上逑之閘電路與上述之時鐘〜信號同步的變成導通狀態。 3. 如申請專利範圍第1項之半導體記憶裝置，其中 上述之輸出控制電路具備有： 活性化装置，在回應用Κ指定上述之資料讀出模態之資 料讀出指示時，用來使讀出許可信號活性化； 第1延遲電路，用來使上述之謓出許可信號延遲指定之 時間；〃 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐〉 I~~I ----I--；--Γ 裝------訂-----f 線 >·· * -- (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 控制邏輯，用來接受上述之第1延遲電路之輸出信號和 -上述之時鐘信號，在上述第1延遲電路之輸出信號之活性 狀態之期間，使上逑之閘電路與上述之時鐘信號同步的進 行導通；和 第2延遲電路*用來使上述之第1延遲電路之輸出信號再 延遲指定之時間藉加到上述之輸出電路，在該輸出信 號之活性狀態之期間，在上述之輸出電路將來自上述閘電 路之資料輸出到外部。 4. 如申請專利範圍第3項之半導體記憶装置，其中 上述之輸出控制電路更具備有 非活性化裝置，利用掩蔽指示用來使來自上述輸出電路 之選擇記憶單元資料之輸出進行掩蔽，在回懕掩蔽指示之 活性化時，用來使施加到上逑第1延遲電路之讀出許可信 號非活性化。 5. 如申請專利範圍第1項之半導體記億裝置，其中 上述之輸出控制電路包含有 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 活性化裝置，在回應用Μ指定上述之資料讀出模態之資 料譆出指示時用來使讀出許可信號活性化； 延遲装置，用來產生：第1延遲信號，具有用Μ使上述 之謓出.許可信號延遲之第1延遲時間；第2延遲信號，具有 比上述之第1延遲時間長之第2延遲時間，和與上述之時鐘 信號同步的施加到上述之輸出電路；和第3延遲信號，具 有比上述之第2延遲時間長之第3延遲時間；和 控制邏輯，用來接受上述之第1和第3延遲信號和上述之 本紙張尺度適用中國國家標準（CNS > Α4規格（210X297公釐） _ 9 _ 經濟部中央標準局負工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 時鐘信號，在上述之第1和第3延遲信號之活性狀態之期間 ，使上述之閘電路與上述之時鐘信號同步的變成導通狀態。 6. 如申請專利範圍第3項之半導體記憶裝置，其中 上述之輸出控制電路更具備有 非活性化装置•利用掩蔽指示用來掩蔽從上逑之輸出電 路朝向外部之選擇記億單元資料之輸出，在回應該掩蔽指 示時用來使施加到上述延遲装置之讀出許可信號非活性化。 7. 如申請專利範圍第1項之半導體記憶装置，其中 上述之輸出控制電路具備有： 產生裝置，在回應用K指定上述之資料讀出模態之資料 讓出指示時，用來產生讀出許可信號； 讀出延遲電路，用來產生：第1延遲讀出信號，具有用 Μ使上述之讀出許可信號延遲之第1延遲時間；第2延遲讀 出信號，具有比上述之第1延遲時間長之第2延遲時間，和 與上述之時鐘信號同步；和第3延遲讀出信號，具有比上 述之第2延遲時間長之第3延遲時間； 產生裝置*利用掩蔽指示用來使來自上述輸出電路之選 擇記憶單元資料之輸出進行掩蔽，在回應掩蔽指示之活性 化時，用來產生內部掩蔽指示信號； 掩蔽延遲装置，用來接受上述之内部掩蔽指示信號，藉 Κ產生分別具有上述之第1，第2和第3延遲時間之第1、第 2和第3延遲掩蔽指示信號；和 控制邏輯，用來接受上述之第1延遲讀出信號，上述之 第1延遲掩蔽指示信號和上述之時鐘信號，在上述之第1延 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 3 六、申請專利範圍 閛 第 之 之述 述上 上使 和來 態用 狀， 性間 活期 之 之 號態 信狀 出性 讀活 遲非 之 號 信 示 指 蔽 掩 遲 延 信 鐘 時 之 述 上 與 路 電 中 其 置 裝 憶 記 體 導 半 之 項 7 第 〇 圍 通範 導利 行 專 進 請 的申 步如 同 8 號 和 態 狀 性 活 之 號 信 出 讀 遲 延 2 : 第 有述 含 上 包應 路回 電 在 出 ’ 輸置 之装 述出 上輸 時 態 狀 性 活 1U- 之 號 信 示 指 蔽 S 捭 遲 延 部 LT 夕 到 出 輸 料 資 元 單 憶 記 擇 選 之 加 施 路 電 第閘 述之 上述 上 從 將 來 用 (請先閲讀背面之注意事項再填寫本頁) 置第 裝之 橿述 記上 體受 導接 半來 之用 項’ 7 輯 第邏 圍 J Μ 衮 希Ξ控 和 2 專第 請 有 申.備 如具 9 更 中 其 信 出 請 遲 延 遲 延 3 第 之 述 上 應 回 在 號 信 示 指 蔽 掩 遲 延 3 第 之 述 上 和 號 蔽 掩， 遲1 延 指 th 之 號 信 示 述 上 至 D 力 施 號 信 出 輸 之 輯 第邏 之制 述控 上述 和上 態 將 狀來 性用 活’ 之時 號態 信狀 出性 讀活 路 電 閘 之 效 無 為 成 號 信 出 輸 之 。 輯態 邏狀 制通 控導 之 為 述成 上路 使 電 態 閘 狀之 之述 外上 Μ 使 其來 在用 中 其 置 装 憶 記 證 導 半 之 項 1 第 圍 範 利 專 證 申 如 ο 有 備 具 經濟部中央揉準局負工消费合作社印裝 料 輸 資 生 之 產 態Μ 模 藉 出 遲 讀 延 复91 資 .>.-信 之號可 述信許 上可出 定許謓 ,s之^ a ^ 用生上 應產使 回來來 在用用 置時置號 裝 示裝信 生 指生可 產 出產許 輸 出 選用 之時 路示 電 指 出蔽 輸 掩 述該 上應 自 回 來在 使 ’ 來蔽 用掩 示行 .， 指進號 蔽出信 掩輸示 用之指 利料蔽 , 資 掩 置元部 裝單内 生憶生 產記產 , 擇來 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 A8 B8 C8 D8 六、申請專利範圍 料之輸人/輸出。 14. 如申請專利範圍第1項之半導體記憶裝置，其中 上述之輸出控制電路包含有一裝置*以比上述輸出電路 之動作化快之時序使上述之閘電路變成Ο N狀態。 15. 如申請專利範圍第1項之半導體記憶裝置，其中 上述之輸出控制電路包含有一装置，Μ比上述輸出電路 之非動作化快之時序使上述之閘電路變成OF卩狀態。 ----J.I--Ι- — Γ 裝------訂-----f 球 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS > Λ4規格（210X 297公釐_)