TW391010B - A method and apparatus for reducing the bias current in a reference voltage circuit - Google Patents

A method and apparatus for reducing the bias current in a reference voltage circuit Download PDF

Info

Publication number
TW391010B
TW391010B TW087115339A TW87115339A TW391010B TW 391010 B TW391010 B TW 391010B TW 087115339 A TW087115339 A TW 087115339A TW 87115339 A TW87115339 A TW 87115339A TW 391010 B TW391010 B TW 391010B
Authority
TW
Taiwan
Prior art keywords
reference voltage
circuit
power
voltage circuit
vref
Prior art date
Application number
TW087115339A
Other languages
English (en)
Inventor
Oliver Weinfurtner
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW391010B publication Critical patent/TW391010B/zh

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

A7 B7 五、發明説明(、) 發明領域 請 先 閲 讀 背 面 之 注 意 事 項 再 填 LI a 本發明僳關於在參考電壓電路中用以降低偏壓電流之一 種電路。更特別的是其關於用以降低供電至一半導體記億 器之參考電壓之電流消耗之方法及電路。 發明背景 多種參考電壓是提供用於供電一半導體記億器。這些電 壓是自少數(或僅是一個)參考電颳電路導出,例如一能帶 隙(BANDGAP)參考電路供應一參考電壓至一同步DRAM(動態 隨機存取記憶器)。 此能帶隙參考電壓電路典型的自一電源消耗7-10WA(徹 安培)之恆流。此電流消耗量在當晶Μ之正常蓮作時是可 接受的,其時此晶片之全部電流消耗量是在幾百亳安培之 限度内。但是在降功率(POWER DOWN)模式中,晶片之最大 電流消耗量是大約100« A大〇在此事例中,參考電路之功 率消耗鼉所佔用全部功率之消耗量就有顯著重要了。 經濟部中央標準局員工消費合作社印製 一種在備用模式中降低功率消耗景之方法是提議在美國 專利5,189,316中,其標題是“具有活動模式及備用模式 之降電壓産生器 ’’ (Stepdow n Voltage Generator Having an Active Mode Aad a standby Mode)。根據其掲露,一 積體電路包含一降壓電路用以降低由一外部電源供電之供 電電壓,一去激活裝置用以在備用模式中使降壓電路失能 (去激活),及一供電電壓施加裝置用以在備用模式中直 接施加該供電電壓自一外部電源至主電路。 -3- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 (: > ) 發 明 簡 述 根 據 本 發 明 之 一 圖 說 實 施 例 t 一 穩 定 之 參 考 電 m (VREF) 是 儲 存 在 積 體 電 路 中 » 類 如 同 步 DRAM 晶 片 之 電 容 器 上 /—V 請 先 t 及 産 生 此 VREF 之 一 參 考 電 壓 電 路 在 晶 Η 之 降 功 率 狀 況 被 閲 讀 背 測 出 時 即 與 VREF ,節 點 切 離 〇 降 功 率 狀 況 之 測 出 開 動 一 計 數 面 之 器 〇 當 降 功 率 狀 況 存 在 於 一 第 一 預 置 時 段 時 > 參 考 電 壓 電 意 事 項 路 又 白 饋 送 之 外 部 電 源 切 離 〇 在 降 功 率 模 式 中 之 第 二 預 置 再 填 時 段 後 > 外 部 電 源 是 再 連 接 至 參 考 電 壓 電 路 〇 VREF 節 點 即 Λ 装 當 在 降 功 率 模 式 中 有 __. 第 三 預 置 時 段 或 是 此 降 功 率 模 式 已 終 止 時 再 連 接 至 參 考 電 壓 電 路 〇 若 降 功 率 模 式 是 在 到 達 第 一 預 置 時 段 前 終 止 , 參 考 電 壓 電 路 是 再 連 接 至 VREF 節 點 〇 tr 本 發 明 之 一 圖 說 實 施 例 包 含 一 振 盪 器 用 以 産 生 __^ 供 給 至 計 數 器 之 一 時 鐘 信 號 〇 計 數 器 輸 出 計 數 器 信 號 ( 即 時 間 標 誌 ) 至 一 控 制 電 路 蓮 作 之 控 制 器 〇 "~·* 第 開 關 設 置 是 安 置 • 在 參 考 電 壓 電 路 輸 .出 與 電 路 中 之 VREF 節 點 之 間 * 並 選 擇 地 •絲 白 參 考 電 壓 電 源 切 離 VREF 節 點 〇 一 第 二 開 關 裝 置 是 安 置 在 參 考 電 壓 電 路 輸 入 與 外 部 電 源 之 間 1 選 擇 性 地 切 離 饋 電 參 考 電 壓 電 路 之 電 源 〇 第 一 及 第 二 開 關 電 路 是 連 接 至 控 制 器 並 由 其 控 制 〇 參 考 電 壓 VREF 最 佳 是 ΠγΤ· 瞬 時 儲 存 在 晶 Η 電 路 内 之 __. 電 容 器 中 〇 此 電 容 器 可 能 是 電 路 中 之 去 耦 合 電 容 器 之 一 〇 瞬 時 儲 存 之 VREF 經 第 開 關 裝 置 促 成 -4 參 考 電 壓 電 路 之 循 環 連 接 及 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 _B7_' 五、發明説明(5 ) 切離而不會間斷電路之運作。 本發明之更加完金瞭解及其眾多隨附之利益將由參考下 面詳細說明及一併考慮伴隨圖示而立即明瞭。在圖示中相 同之參考符號指示同樣或相似之組件。 圖示簡單說明 第1圖是根據本發明之一偏壓電流揭低電路之方塊圖。+ 第、2圖是在DRAM之降功.率模式時用以控制功率保存之一 狀態機器(控制器)之狀態圖。 最佳實施例詳細說明 本發明廣言之係有關於功率保存,並特別的是在電子電 路中之功率保存。為便於討論,本發明是以半導體記億器 電路作文字說明。但是本發明是較為廣大並是可應用於使 用參考電壓電路之很多電子電路。 參考第1圔,控制電路10包含一開關24a,其是選擇地連 接參考電壓電路12至VREF節點。開關24b選擇地連接參考 電壓電路12至一外部電源(未顯示),為此並使得一控制器 14選擇性地激活或去激活參考電壓電路12。控制器14是一 狀態機器,適合於控制在參考電壓電路12與其外部電源間 之開關連接,以及其至VREF節點之連接。精於此技藝之人 士可明瞭此狀態機器(控制器14)能以簡單邏輯電路安裝, 例如邏輯閘,正反器成較為複雜之處理器控制電路。 開關24b是顯示為代表一種方法之符號。用此方法,參 考電懕電路1 2就能因切離其外部電源而失能。其他電子智 -5- 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 請 先 閲 讀 背 之 注 I II i 經濟部中央標準局員工消費合作社印製 經濟部中央標準局貝工消费合作社印聚 A7 __B7_______ 五、發明説明(十) 蒹方法用於使參考電壓電路12失能者亦可採用而不會偏離 本發明掲露之範圍。 控制器14自計數器16接收計數器信號28,此計數器是由 振盪器18産生之一時鐘信號26所驅動。振盪器18可以是用 於其他晶Η功能之現有振盪器其在降低功率模式中不可關 閉或為此目的所設計之專用振盪器。至於此其他晶片功能 在降功率模式中是不能關閉的。 當開關24 a是閉合時,參考電壓電路12是在整個晶片上 晶片連接至,例如去耦電容器20以及至電晶體22之閘極, 其形成一另加之寄生電容。此另加之電容可完ΐ是寄生的 或是合併之去耦寄生電容。參考電壓電路12並未驅動任何 歐姆負載。 在晶Μ之升功率時,電容器20將被充電至VREF。此參考 電壓VREF將在此電容器fc保持穩定,即使是參考電壓電路 12在開顔與VREF節點分離時亦然。電容器2 0有效地取樣 VREF電壓並將其儲存。由於VREF是僅連接至電晶體22之閘 極,自VREF節點之漏電是特別的小,因而開關24a及24b能 斷開之時間是在毫秒或更高之限度内。 在降功率模式中,控制器14斷開開關24a將VREF節點與 參考電壓電路12分離。在降功率模式經歴一段預置時間後 ,控制器14即切離參考電壓電路12與其外部電源(經開關 24b)以去激活參考電壓電路12。開蘭24a之斷開預防電流 自VREF節流通至參考電壓電路12中,而電路12之自其外部 -6- 請. 先 閲 背 之 注 項. 再 y Ά 裝 訂 線 本紙張尺度逋用中國國家梯準(CNS ) A4規格(210X297公釐) 經濟部中央橾準局員工消費合作社印製 A7 _B7_' 五、發明説明(5 ) 電源切斷致使參考電壓電路12之功率消耗成為零。 由於要保證在VREF節點之漏電流有補償,故參考電懕電 路1 2是選擇地飲動(即是再連接至外部電源)於正常間隔間 (例如每2bs接通40α 5)。在參考電壓電路12之輸出電壓是 穩定後,開關24a是閉合以再連接VREF節點至參考電壓電 路12。因此由於漏電流使VREF之壓降已得補償。此週期之 定時是依賴待作補僂之漏電流量而定。例如,若漏篇流是 低時,需用於補價:之定時將是較小於當漏電流是高時。開 關24 a之最小通斷比是此處理持性之函數,並能根據在 VREF節點上之實際漏電流而調節。 第2圖顯示,在晶Η之升功率或降功率模式期間控制器 14之運作狀態圔。在蓮作或升功率時,參考電壓電路(RVC )12是歆動(即是經開開24b連接至其外部電源),而開關 24a在當RVC 12之輸出是穩定時是閉合以連接RVC 12與 VREF節點。當降功率模式被測出時(控制狀態42) , RVC 12 是啟動,開關24a是斷開以切離VREF節點與RVC 12及計數 器〗6被重設。.隨計數器16之重設及VREF節點自RVC 12切離 後,計數器16開始運行,而RVC 12停留在狀態44。若此晶 K停留在降功率模式,如在去激活之結果,計數器16將到 達一第一預置之定時標誌,及RVC 12將在狀態46由斷開開 蘭24b而切斷。若在到逹第一計數器標誌及進行至狀態46 後,‘晶片不是在降功率模式或計數器16到逹一第二定時標 誌時,控制器14就進行至狀態48,其處開開24b是閉合及 -7- 本紙張尺度逋用中國國家梂準(CNS ) Α4規格(210X297公釐) ----^-------^-------訂-----:—鍊' • , ' . - · (請先聞請背面之注意事項再填) A7 B7 五、發明説明() RVC 12被再檄活。若降功率模式在計数器16至達其第一定 時標誌之前因某種原因而暫停(例如晶片功能需要時),則 控制器14進行至狀態50,由閉合開關24a以再連接VREF節 點與RVC 12。 當晶Η不再在降功率模式中,或計數器16到達一第三定 時標誌時,控制器14進行至狀態50,該處開關24a是閉合 以再連接VREF節點至RVC 12。在狀態50,計數器仍在蓮作 。當晶Η是在降功率模式中時,控制器I4進行至狀態42, 斷開開關24a及重設計數器16以重新開始此過程。當晶Η 不是在降功率模式中時,控制器14進行至狀態40,在該處 開開24 a被閉合及計數器被停止。 預置之定時標誌,其實現狀態46, 48及50並是根據在有 經濟部中央標準局員工消費合作社印製 ---------^------,訂----- (請先聞讀背面之注$項再填 開電路中需要作補償之漏電流景而變化。在本發明之一圖 說實例中,RVC 12是在毎2ms被開動40wS。因此當降功率 模式被測出時,RVC 12是已被接通,所以第一預置定時標 誌是在自計數器之開動後約40w S被設定(狀態42)。參考 第2圖,在狀態46中之RVC 12之去激活將在狀態4 2計數器 之重設後約40 wS發生,竑假設此時晶片是停留在降功率 模式中。第二及第三定時標誌是不如第一定時標誌之緊要 ,其是根據致動VREF節點經開關24a與RVC 12之輸出連接 及切離,以及再連接RVC節點至其外部電源所需之通/斷 定時比而設定。因此,狀態42及44之初始40wS將儘可能 的稍低於狀態48及50之開關切換比所需另外之時間補償, -8 - 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) ......................... w.'**·*· A7 B7 五、發明説明(a ) 此 係 發 生 在 RVC 12亦 是 活 性 或 接 通時 〇 1 a 例 如 1 在 降 功 率 模 式 中通 過 狀 態42 44 46 λ 48及 50之 1 1 週 期 之 金 部 處 理 t 僅 需 時 2 η s 〇 此時間之大部份(即 1 . 96 ms /«—Ν 請. 1 1 )是消磨於RVC 12是切斷之狀態46中。 用於狀態42、 44及 閲 背 I 48 50之 剩 餘 時 間 是 當 RVC 12是 接通 時 之 狀 態, 所 以 總 共 η 面 之 注 1 1 僅 有 0 . 04 n s 或 4Θ U S是活性的。 1 1 雖 然 本 發 明 是 掲 露 為 在 半 導 體 記憶 容 器 之 降功 率 模 式 時 今- 再 填 1 1 之 功 率 節 省 技 術 9 但 亦 計 劃 在 正 常運 作 時 納 入此 項 技 術 〇 Λ i l 由 於 在 正 常 蓮 作 時 半 導 體 晶 Η 之 功率 消 耗 是 高出 降 功 率 模 1 I 式 甚 多 * 故 其 可 得 之 功 率 節 省 實 質上 較 小 〇 又半 導 體 晶 Η 1 1 I 之 正 常 蓮 作 將 不 •iS»· 被 本 技 術 中 斷 〇 1 所 以 應 該 瞭 解 本 發 明 不 受 限 制 於本 文 在 此 掲露 之 特 定 實 訂 I 施 例 > 如 實 行 本 發 明 所 企 劃 之 最 佳模 式 % 更 加本 發 明 除 隨 1 1 I 附 之 申 請 專 利 範 圍 中 所 界 定 者 外 並不 限 制 於 本說 明 書 所 描 1 1 1 述 之 待 別 施 例 〇 1 .線 經濟部中央梂準局負工消费合作社印袈 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(8 ) 主要: 示件 之說明 10 控 制 電 路 12 參 考 電 壓電路 14 控 制 器 16 計 數 器 18 振 盪 器 20 電 容 器 22 電 晶 體 24a , 24b 開 關 26 時 鐘 信 號 28 控 制 信 號 40, 42, 44, 狀 態 46, 48, 50 -10- (請.先閱讀背面之注意事項再填T‘頁) -絮. ,ι,ιτ 線 本紙張尺度適用中國國家標準(CNS )人4«<格(2IOX297公釐)

Claims (1)

  1. 87115339 B8 C8 D8 經濟部中央標準局員工消费合作社印策 六、申請專利範圍 1 . 一 -在 參考 電 壓 電 路 中 用 以 降 低 功 率 消 耗 之 方 法 包 括 之 步驟 • 儲存 —參 考 電 壓 (VREF) 至 少 在 由 該 參 考 電 壓 電 路 供 電 之 電路 中之 一 電 容 器上 9 i 探侧 該供 電 電 路 之 ™· 降 功 率 模 式 » 失能 該參 考 電 壓 電 路 1 在 當 該 降 功 率 模 式被 測 出 時 於 該供 電電 路 内 之 VRIFSJ 點 / 測量 該降 功 率 模 式 之 時 間 及 去檄 活該 參 考 電 歷 電 路 於 該 降 功 率 模 中 之 __. 第 - 預 置 時 間間 隔之 後 Ο 2 .如 申請 專利 範 圍 第 1 項 之 方 法 I 又 包 括 之 步 驟 有 再激 活該 參 考 電 壓 電 路 於 該 降 功 率 模 式 中 之 第 二 預 置 時間 間隔 之 後 再連 接該 參 考 電 壓 電 路 與 該 V R E F 節 點 〇 3.如 库請 專利 範 圍 第 1 項 之 方 法 » 又 包 括 之 步 驟 有 再連 接該 參 考 電 壓 電 路 與 該 電 路 内 之 VREF 節 點 於 當 該 隆 功率 模·式 在 一 第 預 置 時 間 間 隔 之 前 終 止 時 及 停止 該降 功 率 模 式 之 時 間 測 量 〇 4 ..如 申請 專利 範 圍 第 1 項 之 方 法 f 其 中 去 能 該 参 考 電 壓 電 ,路 於VREF節 點 之 liL BS W JK 曰 疋 由 斷 開 -m 接 該 參 考 電 壓 電 路 與 該, VREF® 點之 __. 開 關 而 執 行 〇 丘.如 申請 專利 範 圍 第 1 項 之 方 法 * 其 中 該 去 激 活 參 考 電 壓 電 路之 步驟 又 包 括 切 離 該 參 考 電 壓 電 路 與 一 外 部 電 源 之、 -1 1- 訂 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 請 先 閲 背 Λ 之 注 意 事 項 再 填 裝 A8 B8 C8 D8 391010 申請專利範圍 鯉濟部中央標準局男工消費合作社印製 步驟,該外部jg源提供電力 6·如申誚專利範圍第2項之方 K電路與該VREF節點之步驟 預置時間間隔後執行。 7.如申請專利範圍第2項之方 壓電路與該VREF節點之步驟 時執行。 8 種在參考電善-電路中用於 考電壓霉路産生一參I雷壓 功率,該裝置包括: 一計數器,具有一時鐘信 .一控制電路,用於探測一 少具有偶和於該時鐘信號输 出用以输出控制信號; 一開關,連接至該多個控 以連接及切離.讀參考電颳電 以反應於該控制信號在該降 ^如申請專利範圍第8項之裝 連接至該VREF節點及適用於 1 0.如审請專利範圍第8項之裝 至該計數器用以産生該時鑌 U.如申請專利範阐第8項之裝 電路之降功率狀況是測出時 -12-至該參考電壓電路。 法,其中該再連接該參考電 是在降功率模式中之一第三 法,其中該再連接該參考電 是在當該降功率模式已終止 降低偏&電流之裝置,該參 (VRJF)及接收來自一電源之 號輸出; 降功率模式,該控制裝置至 出之一個輸入及多個控制輸 制輸出及該參考電壓電路用 路與該電源及與一 VREF節Jfi 功率模式之測出。 置,又包括至少一電容器, 儲存該參考電壓VREF。 置•又包、括一振盪器,連接 信號。 置,其中該控制電路在當該 ,控制該開開装置以切離該 I . — ,I^1· (請先閲讀背面之注意事項再填寫^Ιζ 訂 線.· 良紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐)
    Β8 C8 D8 391010 六、申請專利範囷 電懕電路與該VREF節點。 1 2 · 申.請專利範匯第8項之裝置,其中.該控制電路在當該 電路之降功率狀況存在.有一預置畤間時,控制該開開裝 輦以、切離該參考電壓電路與該電源。 13.如申請專利範圍第8項之裝置 其中該開蘭又包括: •第—開關裝置,锅合至該多個控制輸出之一及連接該 H電歷電路與在一電路®之一VREF節點; 第二開蘭裝置,耦合至該多個控制输出之一及連接該, 參考霞鬣電路與該電源。 14 · -V種在參考電壓電路中用以降低偏壓電流之裝置,該參 考電懕電路産生一參'考電壓VREF及接收來自一電源之功 率,該裝置包括: 一振盪器用於産生諸時鐘信號; t 一計數器,連接至該振盪器裝置及具有一時鐘信號輸 出; 一控制器,用於探測一降功率模式及具有至少一傾输 人賴合於該時鐘信號输出及多姻控制輸出甩以輸出諸控 制' 信號; 产一第一開關,連接於該參考電壓電路與VREF節點之間 ,並镇合至該多健控制-輸出之一掴,用於反應於一收到 之控制偉_號以選擇地切離該參考電壓電路與一 VREF節點 ♦ » —第二開蘭,.壤接於該參考電壓電路與該電源之間, -13- 本紙張尺度逋用中國國家椹率(CNS M4规格(2丨0X297公漦) I---------裝---- (祷先閱讀背面之注$項再填寫本Μ) 訂 l·線· 經濟部中央標準局貝工消费合作社印製 A8 B8 391010_SI___ 六、申請專利範圍 並緇合至該多個控制輸出之一値,用於反應於一收到之 控制信號以選擇地切離該參考電壓電路與該電源;及 至少一艏電容器,連接至該VREF節點,並適用於儲存 該參考電壓VREF。 I ^ 1 ~裝 訂 線 (請先閱讀背面之注意事項再填寫本 <) 經濟部中央標準局員工消費合作社印製 ~ 1 4 - 本紙張尺度逍用中國國家梂準(CNS ) A4规格(210X297公釐)
TW087115339A 1997-09-25 1998-09-15 A method and apparatus for reducing the bias current in a reference voltage circuit TW391010B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/937,571 US5959471A (en) 1997-09-25 1997-09-25 Method and apparatus for reducing the bias current in a reference voltage circuit

Publications (1)

Publication Number Publication Date
TW391010B true TW391010B (en) 2000-05-21

Family

ID=25470109

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087115339A TW391010B (en) 1997-09-25 1998-09-15 A method and apparatus for reducing the bias current in a reference voltage circuit

Country Status (7)

Country Link
US (1) US5959471A (zh)
EP (1) EP0905597B1 (zh)
JP (1) JP2960727B2 (zh)
KR (1) KR100297036B1 (zh)
CN (1) CN1111866C (zh)
DE (1) DE69817114T2 (zh)
TW (1) TW391010B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8108891B1 (en) * 1999-04-21 2012-01-31 Mitsubishi Electric Visual Solutions America, Inc. V-chip hours
CN1183482C (zh) * 2000-05-31 2005-01-05 皇家菲利浦电子有限公司 消耗时间间隔与数据载体的功率消耗相适配的数据载体
JP2002237197A (ja) 2001-02-14 2002-08-23 Mitsubishi Electric Corp 半導体記憶装置
KR100430344B1 (ko) * 2002-03-22 2004-05-04 주식회사 케이이씨 바이어스 회로
US6930949B2 (en) * 2002-08-26 2005-08-16 Micron Technology, Inc. Power savings in active standby mode
US7099204B1 (en) * 2005-03-23 2006-08-29 Spansion Llc Current sensing circuit with a current-compensated drain voltage regulation
DE102005037872A1 (de) * 2005-08-10 2007-02-15 Siemens Ag Spannungsregleranordnung mit geringem Ruhestrom
WO2007058088A1 (ja) * 2005-11-17 2007-05-24 Nec Corporation 半導体集積回路
US7583135B2 (en) * 2006-10-03 2009-09-01 Analog Devices, Inc. Auto-nulled bandgap reference system and strobed bandgap reference circuit
KR101212736B1 (ko) 2007-09-07 2012-12-14 에스케이하이닉스 주식회사 코어전압 발생회로
JP5412190B2 (ja) * 2009-06-29 2014-02-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置
DE102013207324A1 (de) 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
RU2608181C2 (ru) * 2012-07-05 2017-01-17 Сименс Акциенгезелльшафт Способ и устройство для контроля точки подвода энергии в сети энергосбережения

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1227970B (it) * 1988-10-31 1991-05-20 Sgs Thomson Microelectronics Metodo per la riduzione della potenza assorbita da un circuito integrato di interfaccia, predisposto a riposo, incorporato in una centralina telefonica e collegato ad una linea telefonica d'utente, e dispositivo circuitale operante secondo tale metodo
JPH0447591A (ja) * 1990-06-14 1992-02-17 Mitsubishi Electric Corp 半導体集積回路装置
GB2260833A (en) * 1991-10-22 1993-04-28 Burr Brown Corp Reference voltage circuit allowing fast power-up
JP3271086B2 (ja) * 1992-09-29 2002-04-02 ソニー株式会社 固体撮像素子の駆動回路
JPH06177766A (ja) * 1992-12-04 1994-06-24 Toshiba Corp D/a変換回路
US5473273A (en) * 1993-10-15 1995-12-05 Xerox Corporation Maximum/minimum hold circuit
JPH08298462A (ja) * 1995-04-27 1996-11-12 Nec Corp 半導体装置
US5793231A (en) * 1997-04-18 1998-08-11 Northern Telecom Limited Current memory cell having bipolar transistor configured as a current source and using field effect transistor (FET) for current trimming

Also Published As

Publication number Publication date
DE69817114D1 (de) 2003-09-18
JPH11175172A (ja) 1999-07-02
EP0905597A1 (en) 1999-03-31
KR19990030085A (ko) 1999-04-26
DE69817114T2 (de) 2004-06-09
KR100297036B1 (ko) 2001-09-06
JP2960727B2 (ja) 1999-10-12
EP0905597B1 (en) 2003-08-13
CN1215212A (zh) 1999-04-28
CN1111866C (zh) 2003-06-18
US5959471A (en) 1999-09-28

Similar Documents

Publication Publication Date Title
TW391010B (en) A method and apparatus for reducing the bias current in a reference voltage circuit
TW514970B (en) Semiconductor integrated circuit device, electronic apparatus including the same, and method of reducing power consumption
KR100909576B1 (ko) 내장형 공급 스위칭을 가진 스위칭 전원 제어기
US9541981B2 (en) Mobile terminal and display panel driver
CN102111070A (zh) 待机电流减少的调节器过电压保护电路
US20030111911A1 (en) Power control circuit with power-off time delay control for microprocessor-based system
JP3459692B2 (ja) 電源装置
JP2002354707A (ja) 半導体集積回路
EP2176729B1 (en) Integrated electronic device including circuitry for providing a system supply voltage from a primary power supply
KR20140025937A (ko) 전자기기 및 그 전원제어방법
TW201319594A (zh) 測試電源裝置
US7875998B2 (en) Power supply control circuit of display device
US20140143562A1 (en) Information processing apparatus
US8830706B2 (en) Soft-start circuit
TW588374B (en) Arrangement for controlling voltage generators in multi-voltage generator chips such as DRAMs
CN101727167B (zh) 电源切换电路
US8650421B2 (en) Network interface apparatus and related power saving method thereof
EP2720356B1 (en) Power supply system and power control circuit thereof
JP3504016B2 (ja) スイッチング電源回路
CN101281419A (zh) 电脑装置的电源供应模块
TWI477958B (zh) 用於管理計算系統中的功率之計算系統、設備、處理器及方法
TW510078B (en) Generation of signals from other signals that take time to develop on power-up
CN100362450C (zh) 保护电路
CN117792013A (zh) 零待机电路和驱动芯片
US20190214981A1 (en) Power management system and method therefor

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees