TW321756B - - Google Patents

Description

321756 經濟部中央標準局貝工消費合作社印製 五、發明説明（1 ) 發明背景 發明領域 本發明係有闢用於算術運算浮點之裝置，尤其是可執 行捨入程序以可保證對於浮點之加法/減法運算结果之精 確的算術運算浮點装置。 習知技術說明 基本上在浮點算術運算所含的加法/減法理算係依指 數數捶對齊，加法/滅法浬算*正規化及捨入的顒序處理。 指數數據對齊係用於在浮點加法/滅法運算之前消除 兩運算域之間的指數差。正規化係用於調整一數中的固定 位數部份，使得當一數目一浮點表示時，該固定位數部份 在一預定範画內，而不改變實數部份，因此調整該數目的 指數部份。捨入係用於從最低有效位址消除或省略正規化 數之數位*而依據某些規則調整其餘位數。 在實施之電路中*此捨入為捨去算術浬算之结果值的 某些位數或加”1”至值之最低有效位元（LSB)。 结果，在用於已知運算浮點運算之装置中使用分開的 用於捨入之增加器或加法器。否則，使用在運算含回鎖的 運算加法器，使其功能如一捨入加法器。但是，此方法產 生增加浮點運算裝置之尺寸的問題，且延遲處理時間，此 係因為需要用於浮點運算的增加器（increuenter)或加法 器。 依據IEEE浮點運算之標準，運算域的分數部份可由絕 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局貝工消費合作社印製 A7 __B7 _ 五、發明説明（v) 對值符號系統表示。在此一表示糸統的例子中’當依據2’ 補位系統之理算（減法）结果為負值時，必須轉換成2’補位 系統。對於此轉換為2’補位系統之動作，需要一反相器或 增加器。對於晶片匾域之增加及處理速度而言，此增加器 與軍一加法器沒有很明顬的差異◊因此，2’補位糸統之加 法器電路應包含兩相串連之加法器，或一含蓮算结果之回 饋的加法器。

發明概述 I 因此•本發明之目的係消除上述問題，且提供一用於 運算數算浮點之装置，其可降低捨入程序時的處理速度及 運算之電路區域*以保證浮點加法/滅法運算之結果值的 準確性。 依據本發明之觀點，本發明提供一算數運算浮點之裝 置•包含一用於算術上浮點運算的裝置包含：一正規化霄 路在用於與浮點有關之數據之加法/減法的理算後，可對 該结果加Μ正規化；一與正規化電路之輸入相連結的捨入 電路，一多工電路，用於接收來自捨入霣路的轤出信號， 且基於接收信號的基礎決定運算结果。 依據本發明的另一項觀點，其中提供一補位糸統*可 產生捨入信號而使捨人與加法/減法運算平行處理，其中 保護•捨入及吸附皆在指數數據對齊電路中產生，一位元 信號及一進位同時用於捨入*該位元信號在一用於執行加 法/減法運算的運算單元之1補位系統中產生，而進位亦在 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^ϋ-1^1^1 n^i I 1 1 一穿 i l (請先閱讀背面之注意事項再填寫本頁) 321756 、 Α7 • Β7 經濟部中央標準局員工消費合作社印裝 五、發明説明（) 1’補位系統中產生。 本發明上述及其他目的、特色和優點，由κ下參照附 圖所作的詳细說明，將變得更明白清楚，其中： t 園1為一方塊圔，示出僅利用2的補位系統之減法平 行計算系統，Μ解說本發明的原理； 園2為一方塊画，示出一減法平行計算系統*此系統 為2的補位系統和1的補位系統之組合，Κ解說本發明的 原理； 醒3為一方塊圖，示出一種用來算術運算浮黠的装置 ，其係根據本發明而加Μ設計； 圖4為一表*示出在當由圈3裝置所執行的減法所獲 得的结果為負值時所執行的捨入程序；以及 画5為一流程圔，示出讕3裝置中所涵括捨入電路和 算術運算軍元中的賁科處理流程。 較佳實施例之詳细說明： 圈 1為只用於2補位系統之減法平行計算系統的方塊 麵。此系統經由改變2補位系統之蓮算域的位置執行兩理 算域運算。 圖2為2補位糸統之合成之減法平行計算系統的方塊 醒，當由1補位糸統運算之结果為正值時*則糸統邐擇1 補位系统中運算所得之结果。反之，選擇1補位系铳運算 所得之结果•然後轉換成1補位糸統。 雖然只使用位元補位系统之系統合平行架構，其需要 (請先閱讀背面之注意事項再填寫本頁) 、1Τ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 經濟部中央標準局貝工消费合作社印製 A7 B7五、發明説明（4) 兩加法器。另一方面，匪2糸統之結構可加一簡軍霣路至 加法器中如載體選擇加法器，或許統合加法器。此外使用 含圖2之结構的操作裝置，經由依據操作结果之”1”的準計 算值缌是可能得到準確的計算值及一增加或減少值。在加 法的情況下，可由”1"得到準確之計算值及一增加值。在 減法的情況下，可由”1”之計算值得到準確計算值及減少 值° 當此兩结果之值直接用於捨入（round)時，必須考盧 到由於正規化總是跟隨著加或減每一操作结果捨入位元之 位置可移位。 如果在正規化（normalization)之前執行捨入程序， 則可在正規化程序中對位元之位置加K移位•因此產生錯 誤。如果使用多種正規二位元浮點數特性，則可在正規化 之前執行捨入程序。在此例中，因為捨入程與加法操作平 行處理所Μ可高速下執行浮點運算。 在加法的情況下，在運算後的正規化只含向低階位元 之軍位元之偏移或者不偏移，當在運算為0之後執行進位 ，不需偏移。另一方面，當進位為1，只產生一位元之進 位。 在滅法的情況下，正規化的結果產生比加法更複雜的 行為。另言之·在正規化中必須執行更宽廣的偏移。但是 如果在指數數據對齊的程序中，產生至少2位元的偏移， 則正規化中包含向高階之一位元之偏移或不偏移。在Κ分 -6- ---------一 裝-----I 訂 1 _ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局貝工消费合作社印製 A7 B7____ 五、發明説明（Γ) 數部份表示的数目中，最小值表為”1.00..·.0”’而最大 值表為”1.11...1*°如果將·结果相減*則是將最大數 ” 1.11... 1”向低階位元移動2位元’則得到结果如下： 1.〇〇〇〇 〇〇 ... 〇〇 〇〇〇〇 〇〇 -0.0111 11 ... 11 1111 11 0.1000 11 ... .0 0000 01 由此结果，如果在指數數據對齊的程序中並少2位元 之偏移產生·則正規化需要向高階執行一位元之偏移或$ 偏移。因此由於至少2位元之指數數據對齊偏移使用，所 K正規化包含不偏移，保護（guard)，捨入且*吸附 (sticky)所有產生之位元。當對於捨入需要一位元偏移時 *捨入位元成為保護位元，因此可作為決定捨入之數據° 當在指數數據對齊程序中，產生一位元之偏移或沒有 偏移時，則在正規化程序中可產生大量位元之偏移。但在 此例中，此產生一保護位元而沒有產生捨入位元，也沒有 產生吸附位元。结果在正規化之後所得到的结果只有0位 元。因此決定捨入之数據包含在指數數據對齊程序中所產 生的保護位元。如果在指數數據對齊程序中沒有偏移，則 此數捶可不含位元。下例計算為此情況之一，例： 1.0000 〇〇 ... 〇〇 〇〇〇〇 -0.1111 11 ... 11 1111 1 -7- 本紙張尺度適用中國國家標準（CNS ) A4規格（2!OX297公釐） n- nn 1.^1 n^i n^i ^ nn I tmn \eJ· c请先閲讀背面之注意事項真填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7321756_by__五、發明説明（) 0.0000 00 ... 00 〇〇〇〇 1 圜3之方塊圓說明算數浮點運算的裝置，其係依據本 發明加法設計。另一方面，園5之流程圃說明在圖3之装 置中捨入霉路及算數蓮算單元內數據處理程序的流程圖。 為了詳细說明，將騙3的裝置用於”捨入到最近位元” (Round to Nearest”方法，其為IEEE標準之四種捨人方法 之一。當本發明之系統用於其他方案時，不致產生任何改 變，仍可得到相同效應。 ”捨人至最近位元”方法使用三涸捨入位元*即一保護 位元G，-捨入位元R，及一吸附位元Sy，其程式如下： IF (G = = 0)，捨位 ELSE IF(R==1 丨 Sy==l)，增加 ELSE IF(LSB==0)，捨位 ELSE增加 在加法中的捨入需籣軍之廉理程序。當由加法產生進 位為1時，在正規化程序中乘法器向低階之一位元偏移。 在此例中，保護*捨入及吸附的相對功能改變。即在正規 化後所得到的最低有效位元S。成為保護位元。在指數数 據對齊程序中產生之保護位元作為··捨入位元。在指數數 據對齊程序中產生的捨入及吸附位元作為吸附位元。當進 位為0時，則捨入位元保持其原始功能。 在下列程序中*在去位的例子中選擇由1補位糸統中 執行之計算所得之结果，其中0加到加法器的進位中。在 一 8 - (請先聞讀背面之注意事項再填寫本頁) 裝.

，1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 經濟部中央標準局貝工消費合作社印製 A7 B7_五、發明説明（I) 增加的例子中，選擇2’補位系統中執行計算所得之结果· 其中1加到加法器之進位，在任一例中，該項選擇經由乘 法器執行，此係因1’補位系統或2’補位系統的平行方法執 行。 IF(C==〇) IF (G = = 〇)，捨位 ELSE IF (R = = l H Sy = =l) * 指加； ELSE IF (S0 = = 0)，捨位 ELSE增加 ELSE IF(S0 = = 0)，捨位 ELSE I F ( G = = Ο II R = = l H Sy= = l)，增加； ELSE IF(S1==0)，捨位 ELSE增加。 在減法的情況下，其结果比加法更複雜。用於減法的 系統總是使用一為指數數據對齊程序所處理之運算域及其 他運算域間的減法。其他運算域似指數對齊蓮算域中滅去 。在此结構中，可得到用於減法的處理程序。圖4說明下 例中所執行的處理程序，其中該结果含一負值（即進位為0 )。在減法運算中，保護位元G ·捨入位元R及吸附位元Sy 轉換為對應之Gl，R1及Syl。此時，亦決定一溢流 VI。因 為假設结果含一負值*G1，R1及Syl反相轉換•因此產生 對應之G2，R2及Sy2。其中在運算之後所得结果之位元Sn-1 -9- —-In I - n - n ^ 裝I I 訂 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用_國國家標準（仁奶〉八4規格（210乂297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7_五、發明説明（左） 之值為〇,在正規化程序中至少產生一位元之偏移。結果， 由依據”捨入至最近位元”之捨入方法K位元Sn-l至位元S1 之最後結果之的估ft值，可MG2，R2及Sy2決定捨入增加 位元值。例如當结果之位元Sn-Ι之值為0時，R1及Syl成為 捨入位元。在此例中，藉由K上述位元R1及Syl，可以G2 ，R2及Sy2決定溢流 V2。在此例中，G2本身之值無法用該 结果之位元So之值加法取代。因此在正規化程序前在使用 捨入補充電路Shift_rl轉換後GO之值取代位元So，當該结 果之位元S η-1之值為1時，在正規化程序中不產生偏移。 在此例中，如在加法之例，G2，R2及Sy2保持其原來用於 捨入之功能。如上述公式，可產生一溢流V3。最好當因遞 迴而產生的加法器控制信號值為〇時，選擇Μ 1’補位系統 中執行之運算所得的结果。另一方面•當加法器控制信號 之值為1時，選擇M2’補位系統中執行之浬算所得之结果。 當位元Sn-Ι之值為1時，則由"V1 + V3"決定，例如*當位元 Sn-1為Q時，如果VI及V2均為1，則最後乘法器控制值之運 算包含加1，且以加法结果之滅1。结果此運算與加〇相同。 在此中所作的決定*當位元 Sn-Ι為1時，該決定係基於當 位元Sn-Ι為0時相同之原因。 此處在減法之後的结果為正值*需要一非常簡單的處 理程序，如上所述，本發明的浮點運算裝置其含一结構* 該結構包含一為指數數據對齊程序所處理之運算域及另一 運算的结果，在此式中其他運算域為Μ指數對齊運算域中 -1 0 ~ n'm· I o^n n f' 士 ml nn HI ml 、一一aJ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明（1 ) , 所減除者。结果，如果在指數數據對齊程序中產生至少一 位元之偏移，則減法之後的结果總為一負值。在減法運算 之後所得之值只有在指數數據對齊程序中不產生偏移時才 會是正值。在此例中*保護位元，捨入位元*及吸附位元 (用於捨入者）缌是為0。因此在2’補位系統中的结果成為 一正確值。结果在此例中，用於捨入之乘法器控制信號之 值為1，請選擇2’補位系統中的計算结果。 顯然地由上列說明中可知，一用於捨入之乘法器控制 信號可為在指數數據對齊及運算程序中產生的8信號產生， 在上述之所有例子中，乘法器控制信號係由下式產生： 加（G’G(SO+R+Sy)+CSO(S’（G+Sy+R)+Sl)))+ 減（C’（Snl’（Rsy+G)+Sn-l(So’G+Gsy+RG))+C) 其中：G :保護位元， R :捨入位元； Sy :位元， S0:在1’補位糸統中產生的最低有效位元； S1:在1’補位糸統中產生的第一位元； Sn-Ι:在1’補位糸統產生的最大有效位元， Add:加法運算；及 Sub:減法運算。 在設計應用上式之電路時，在指數數據對齊程序中產 生保護，捨入及吸附位元，其中SO，S1在減法執行之計算 的開始階段產生。首先該電路基於這些位元的基礎加以架 -11- (請先閱讀背面之注意事項再填寫本頁) 装.

、tT 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 321756 A7 B7 經濟部中央標準局貝工消費合作社印裂 五、發明説明（/ V ) 構，然後加入在為加法器所執行之計算的最後階段中產生 的位元Sn-Ι及C。應用此结果，可儘量防止由於捨入霣路 所產生之處理延遲。 由圖4之例，架構-1位元雙向偏移Μ提供SO*值予LSB 。向MSB之偏移在減法之例中產生。在此例中，在偏移罩 含一值R’G + RSyG’。當在加法的例子中產生溢流時，則產 生左偏移（即輪出進位之值為1)。在此例中•右偏移罩之 值為1。 從上面的說明可明顥的看到，本發明提供一包含改進 之捨入結構的用於算數運算浮點之裝置。該裝置減少在由 4步驟之序列程序的步驟數，至3個步驟，其中該4步嫌為 指數數據對齊，運算，正規化及捨人，而該3步驟為指數 數據對齊，運算/捨入估計及正規化。在本發明中，運算 加法器用於捨入*因此降低電路面積。 本發明的浮點運算裝置可用於於不同技術領域中，例 如罨腦領槭中的微處理器及算數輔肋處理器，工業自動化 系铳及控制糸统領域中的機器人，空氣及空間工業領域的 位址控制及科學計算系統。 上文中用於應用較佳實施例說明本發明，對於精通此 項技術者可對該實施例加以修改，添加或更替而不偏離下 文中申請專利範圍的觀點及精神。 ---------f 裝------訂 _ - (請先閱讀背面之注意事項再填寫本頁) -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐）

Claims (1)

1. 經濟部中央揉準局貝工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1. —種用於算術上浮點理算的裝置，包含： 一正規化電路在用於與浮點有關之數據之加法/減法 的埋算後*可對該结果加以正規化； 一與正規化電路之輸入相連结的捨入電路；K及 一多工電路，用於接收來自捨入電路的輸出信號，且 基於接收信號的基礎決定運算结果。 2. 如申請專利範圃第1項之裝置，其中該數據係應用3 個依序處理步驟處理，其為指數數據對齊，一加法/減法 運算及捨入處理，及一正規化步驟。 3. 如申請專利範圍第1項之裝置，其中該捨入電路， 在用於運算結果之正規化前的加法/減法運算期間，與加 法/減法運算同時執行捨入動作。 4·如申請專利範圍第3項之裝置，更包含一進位選擇 加法器，可對浮點執行加法/減法運算。 5. 如申請專利範圍第1項之裝置，更包含一減法平行 計算器，可用於支援一由捨入電路所執行之加法/減法運 算之捨入*該減法平行計算器為1’補位糸統及2’補位糸統 之組合。 6. —種用K產生捨入信號而使捨入與加法/減法運算 平行處理之電路，其中保護、桧入及吸附位元皆在指數數 據對齊電路中產生，一位元信號及一進位同時用於捨入， 該位元信號在一用於執行加法/減法運算的運算軍元之1補 位条統中產生，而進位亦在1’補位系統中產生。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------.木— (請先閣讀背面之注意事項再填寫本頁) 訂 321756 ?8s D8 六、申請專利範圍 7.如申請專利範圍第6項所$用Μ產生捨入信號而使捨 入與加法/減法運算平行處理之電路，其中在與 2’補位 系統平行之 1’補位系統中選擇捨入處理的信號亦含於運 算單元中。 (請先閱讀背面之注意事項再填寫本頁) *11 經濟部中央揉準局負工消費合作社印裂 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）