A7 318934 B7 五、發明説明（》) 發明背軎 1 .發明頜城 (請先閲讀背面之注意事項再填寫本頁). 本發明有關一種半導醱記億元件，且較特別地，有蘭 一種半導體記億元件其中時間邊綠可被延伸以閂鎖输入 信號β 2 .相顢抟術說明 一種熟知之與外部時鐘信號同步作業之時鐘同步形式 之動態隨機存取記億體（下文中稱為Η同步形式DRAM") 為一種使用輸入閂鎖電路之習知半導體記憶元件。於此 一同步形式DRAM中，有多種形式之技術以實現高速作業 。週知之3级管路法（3-stage pipelining)技術像此 多種速率提升（speeding-up)技術之一種，此為一種 技術其中自一列地址（a column address)之輸人作業 至一讀取/寫入作業傜使用兩個閂鎖電路而區分成3级 以平行執行各级之作業，使得此同步DRAM之高速作業實 現〇 第1圖係一方塊圖，描繪一習知同步形式DRAM之結構 。參照第1圖，此習知同步形式DRAM係由一地址輸入電 路101 , —命令輸入電路121 ( —含有一行地址（row 經濟部中央標準局貝工消費合作社印製 address)選取命令，一讀取/寫入命令，一預充電命令 等之命令），一時鐘輸入電路134 , —資料输出電路 120 , —資料輪入電路132 ，一内部時鐘倍號産生電路 (ICLK)135 , —狀態設定電路（SS)133 ,内部罔鎖電路 1 0 5與1 1 9 ,輸入閂鎖電路1 0 2 , 1 2 2與1 3 1 , —列地 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） 經濟部中央標準局貝工消费合作社印裝 A7 B7 五、發明説明（2 ) 址緩衡器（CAB) 103 , —列解碼器（CDEC)104 , —行地 址鍰衢器（P A B ) 1 0 7 , —行解_器（R D E C ) 1 0 8 , —記憶 單元陣列110 ，一列地址控制電路（CA CTRL)111 , — 行地址控制電路（RA CTRL)113 · —感知放大器（SAU16 ,一資料放大器（DAU18 , —寫入控制霣路UCTRU126 ，一謓取控制電路（RCTRU127, _輯電路137與143 , Μ及一延遲電路（D)l 3 9所構成。 第2A至2DB係時序圔.，用於解說一輪人設定畤間與一 输入保持時間，而第3圓係一電路圈，描繪各閂鎖霄路 102 , 122與131之结構。參照第2A至2D圏及第3画， 將詳细說明上述输入設定時間與输入保持時間。 此輸入設定時間係界定為第2D園中由①所示之時間遇 期，自一命令，一地址或一資料之输入信號之時間變換 至外部時鐘信號升起之時間。而輸入保持時間係界定為 第2D画中由②所示之時間週期，自外部時鐘信號升起之 時間至_入信號下一次變換之時間。檢視第3画中所示 之輪入閂鎖電路一實例，輸入信號供應至一閂鎖156之 資料输入端子使其閂鎖於來自内部時鐘信號（1)之一預 定時序處，此内部時鐘信號（1)係由霄路135產生自外 部時鐘信號。也就是說，此輸入設定時間與输入保持時 間界定閂鎖作業之邊緣。除了預定時序不被保持之外， 閂鎖誤差將會發生，亦即，錯誤的閂鎖作業會被執行。 例如，其中欲閂鎖一地址” A ”時，若此地址"A”不在输 入設定時間内之一時序處輸入，則如第2C_中所示，閂 -4 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------•-裝------訂-----L 線 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 318934 A7 B7 五、發明説明（5 ) 鎖一地址"B";同時，若地址輪入並未執行於输入保持 時間內之時序處，則閂鎖一地址” C"。同樣地，如第2B 與2D画所示，此亦應用於命令輸入作業與寫入資料輸入 作業。 此輸入設定時間與輪入保持時間之組合稱為输入窗寬 度，如第2D圖中由③之所示。若考應：連續输入且當外部 時鐘信號之頻率增加時，輪入窗寬度則必須窄。大致地 ，此輸人窗寬度於ΙΟΟΗΗζ(百萬赫玆）（一循環為10ns(奈 秒））作業之同步形式DRAM中被設定為範圍3至4ns之值。 然而，於上述習知之同步DRAM 中卻有著下列問題 ，亦即，於使用此同步形式DRAM之系统中，大致地只有 輸入設定時間與_入保持時間之一被視作較為有效。输 入通常為每時鐘循環變換一次。例如，若其中输入設定 時間被視作較為有效，則自時鐘信號上升緣之設定時間 之前，此输入信號至少變換一次；同時，若其中输入保 持時間被視作較為有效，則自時鐘信號上升緣之输入保 持時間之後，此输入信號至少變換一次。然而，若設計 同步形式DRAM,則實際上，输入設定時間與輪入保持時 間均被設計為極適用，使其可應付其中输入設定時間被 視作較為重要之系統以及其中輸入保持時間被視作較為 重要之系铳。 同時，依同步形式DRAM之產品等级，其主要項目被確 定為循環時間，亦即，作業頻率，存取時間Μ及输入窗 寬度，亦即，输入設定時間與輸入保持時間之組合。此 -5- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） --------L 、裝------訂-------^ . (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 318934 A7 B7 五、發明説明（4 ) 輸入設定時間與输入保持時間具有除了轚源供應依存性 與溫度依存性之特性外尚有由製程參數變化所嚴重影響 之特性。此乃因输入電路101 , 122或131之特性會根 據電源供應準位與溫度，以及製程參數而改變◊例如， 會造成上述输人電路於自低準位至高準位之變遷與自高 準位至低準位變遷之間之嫌懕速度之差異，或造成至閂 鎖電路之輪入信號之時序與内部時鐘信號之時序之間之 偏差。 較特別地，若考慮製程等之改變時，此輸入窗寬度具有 約3ns之限度，於具有100MHz或Μ上之時鐘信號頻率之 未來產品中，將很難設計相同時間之適用输入設定時間 與輸入保持時間。例如，於具有相對應於5ns循環之 200MHz時鐘信號頻率之同步形式DRAM中，輪入窗寬度必 須約2n s 。 因此，於此一具有高時鐘信號頻率之同步形式DRAM中 ，即使此同步形式之DRAM在循環時間與存取時間上具有 充分的能力，但有一種可能，即產品等级係依输入設定 時間與輸入保持時間而確定。也就是說，在具有高時鐘 信號頻率之同步形式DRAH中，输入設定時間與输入保持 時間將成為對比於作業頻率增加之決定因素。 發明概述 本發明係針對上述問題而創作，且具有一目的係提供 一種半導體記憶元件其中输入閂鎖電路係由狀態設定電 路所變換，使得產品依输入設定時間與輪入保持時間而確 -6- 本紙張尺度適用中國國家標準（CNS ) A4規格（_2丨0 X 297公釐） — III I 1 '裝 訂 1 i 線 --- (請先閲讀背面之注意事項再填寫本頁) 〇18934 A7 B7五、發明説明（5 ) 經濟部中央揉準局貝工消費合作社印褽 :一鎖一及地制使序時 元一鍵來路输定大設電閂輪 括生閂及以一控，時二 位少址令電一設，入鎖一在 包產 Μ 令.，之來路一第 一至地命鎖且式式輸閂鎖Μ 件號用命料鎖令電第之 少含此定閂合模模一令閂用 元信路入資閂命鎖之料 至包自設料结與之則命Μ, 憶鐘電_ 入所定閂號資 之可而式資間鍵間，，用部 記時鎖一寫路設料信入 鍵部器模入時址時時路，遲 體部閂鎖之電式資鐘寫 址定反該寫持地持定電部延 導外址閂入鎖模入時及 地設正應與保自保設鎖鎖 一 半一地 Μ 輪閂 一寫部令一 用態之響路入部入未閂閂及 種自一用一址之與内命j 利狀元Μ電輪定輸式址一以 一 Μ 有路鎖地鎖路一 ， 部此位號鎖一設一模地 ：； ，用含電閂由閂電於址 定且一信閂與態定之各括號 點，部鎖 Μ 據所鎖伸地 設-少式令差狀設間。包信 観部鎖閂用根路閂延之 態差至模命間此來時定路鐘 。一生閂令 ，Μ 電令地變 狀間之一 ，時，號持設電時 除之產一命路用鎖命性改 此時鍵生路之時信保被鎖部 消明號.，一電，閂，擇被 ，伸址產電伸上式入即閂内 被發信號，鎖部令路選欲 中延地元鎖延加模輸式料應 可本鐘信址閂定命電差各 況地此位閂此間一此模資響 題成時鐘地料設由鎖間於。情性於一址中時生當之入 Μ 問達部時入資態與閂時用間此擇應少地其定產，間寫入 之為内部输入狀鐽址一 一之於選對至制若設令地時與输 定一内一寫一址地得與序V 來相之控 入命致定路鎖 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210X297公釐） A7 B7 五、發明説明（& ) 入設定時間之模式中正常地通過一相對應之地址，命令 舆寫入資料之一至閂鎖部為閂鎖输入及用以在輪入保持 時間之模式中延羥相對應之一以供應被延遲之相對應之 一至閂鎖部為閂鎖輸入。 若其中此延伸之時間差與一输入設定時間結合而一輪 入保持時間加上時，此狀態設定部自地址鍵舆模式設定 命令産生一模式倍號來設定一輪入設定時間之模式， 大致地，當此輸入設定時間之模式未設定時，則一輸入 保持時間之模式即被設定。各地址閂鎖電路，命令閂鎖 電路與寫入資料閂鎖電路包括：一閂鎖部，用以閂鎖一 相對應之地址，命令與寫入資料之一以辑應一閂鎖時鐘 信號；以及一延踁部，用以在输入保持時間之模式中正 常地通過内部時鐘信號至閂鎖部為閂鎖時鐘信號及用以 在輸入設定時間之模式中延遲内部時鐘信號以供應被延 遲之内部時鐘信號至閂鎖部為閂鎖時鐘信號。 經濟部中央標準局負工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 若其中此延伸之時間差與一輪入設定時間與一輸入保 持時間結合時，此狀態設定部自地址鍵與模式設定命令 産生一模式信號，當此模式信號傜未活化時，設定一輸 入設定時間之模式，以及當此模式信號像活化時，則設 定一輪入保持時間各地址閂鎖電路，命令閂鎖電路與 寫入資料閂鎖電路包括：一閂鎖部，用以閂鎖一閂鎖輸 入以饗應一閂鋇時鐘信號，以及一延遅部，用以在输入 保持時間之模式中通過内部時鐘信號至R鎖部為閂鎖時 鐘信號及用以在輪入保持時間之模式中延遲一相對應之 -8 - 本紙張尺度適用中國國家標準（CNS ) A4说格（2丨0X297公釐） 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（7 ) 地址，命令與寫入資料之一而供應被延遲之相對應之一 至閂鎖部，Μ及用K在輸入設定時間之模式中正常地通 過相對應之一至閂鎖部為閂鎖输入及用以在輸入設定時 間之模式中延遲內部時鐘信號而供應被延遲之内部時鐘 信號至閂鎖部為閂鎖時鐘信號。 為達成本發明之另一觀點，一種配置半導體記憶元件 之方法，其中使用者可選取一種輸入設定時間之使用或 输入保持時間之使用，包括下列步驟： 自一外部時鐘信號產生一内部時鐘信號； 根據使用者之選取而設定一輸入設定時間之模式與一 输入保持時間之模式； 根據依地址鍵與命令而設定之該模式延長一時間差於 該内部時鐘信號之一第一時序與用於各欲改變之一地址 ，一命令與一寫入資料之一第二時序之間；以及 利用該延長之時間差閂鎖該地址，該命令與該寫入資 料Μ響應該内部時鐘信號，俾用於存取該半導體記憶元 件之一記憶單元陣列。 圖式簡述 第1圖係一方塊圖，描繪一種習知同步形式動態皤機 存取記憶體（DRAM)之结構； 第2A至2D圖係用以解說第1圖中所示之習知同步形式 D R A Μ中入設定時間①，一輸入保持時間②，與一綸入 窗寬度之豳示； 第3圖係一電路圈，用Μ解說第1圖中所示之習知同 -9- 本紙張尺度適用中國國家標準（CNS )八4^格（210Χ297公釐） ------,---i 、裝------訂------- ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 318934 A7 B7 五、發明説明（《 ) 步DRAM中之各閂鎖電路之結構； 第4圖僳一方塊圖，描繪根據本發明一實施例之半導 體記億元件諸如一同步形式DRAM之結耩； 第5圖偽一電路圖，描繪第4圖所示之根據本發明實 施例之同步形式DRAM中之各閂鎖電路2 , 22舆31之結構 之一實例； 第6圖係一電路圖，描繪第4圖所示之根據本發明實 施例之同步形式DRAM中之各閂鎖電路2 , 22與31之結構 之另一實例； 第7圖像一電路圖，描繪第4圖所示之根據本發明實 施例之同步形式DRAM中之狀態設定電路之結構之一實例； 第8 A至8 F圖傜描繪當一狀態設定命令被設定於第4圖 所示之本發明實施例中之信號波形之圔示； 第9A至91圖傺時序圖，描繪當一活化命令信號被輸入 於第4圖所示之本發明之同步形式DRAM之各別信號之信 號波形； 第1QA至10J圖傜時序圖，描繪當謓取與寫入命令被輸 入於第4圖所示之本發明同步形式DRAM之信號波形；以 及 第11圖偽一電路圖，描繪由結合第5與6圖之電路於 第4圖中所示根據本發明實施例之同步形式DRAM中所得 之閂鎖電路2 , 22與31之結構之又一實例。 较住謇旆例說昍 一種本發明之半導體記億元件諸如一種同步形式動態 -1 0- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^^^1- ^^^1 ^^^1 ^^^1 n .wn HI (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印裂 A7 B7 五、發明説明（9 ) 随機存取記憶體（DRAM)將參照附圖說明於下。 第4圖係一方塊圖，描繪根據本發明一實施例之同步 形式DRAM之结構。於第4圖中，此同步形式DRAM係由一 地址輸入電路1 , 一命令输入電路21, —時鐘輸入電路 34, —資料輸出電路20, —資料輸入電路32, —内部時 鐘信號產生電路（ICLK)35, —狀態設定電路（SS)%，閂 鎖電路2 , 5 , 9 , 22與31, —列地址緩衝器（CAB) 3 ，一列解碼器（CDECM , —行地址緩衝器（RAB) 7 , — 行解碼器（RDEC)8 , —記憶單元陣列10, —列地址控制 電路（CA CTRLU1, —行地址控制電路（RA CTRL)13, — 感知放大器（SA)16, —資料放大器（DA)18, —寫入控制 電路（WCTRL) 26,—讀取控制電路（RCTRL) 27, —理輯 電路37與43, —延遲電路（D) 39, —地址輸入端子45, 一命令輸入端子46, —資料输入/输出端子48, K及一 外部時鐘輸入端子47所組成。 第7圖係一電路圖，描繪狀態設定（SS>電路33结構之 一實例。參照第7圖，此狀態設定電路33係由D型正反 器電路54-1, 54-2與54-3M及一理輯電路55所組成。透 過地址輪入端子45输入地址輸入電路1之一地址鍵之三 個低位元ΙΑ0 , IA1與IA2分別地被供應至D型正反器 54-1, 54-2與54-3之D端子。當一横式設定命令通通命 令输入端子46而输入至输入電路21時，一自閂鎖電路输 出之信號"模式設定”被分別地供應至D型正反器5 4-1, 54-2及54-3之時鐘端子。遍輯電路55自D型正反器54-1 -11- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝. 經濟部中央樣準局員工消費合作社印製 A7 B7 五、發明説明（、。） 與54-2之輸出産生控制信號CLT1, CLT2與CLT3。信號 "模式"自D型正反器5 4 - 3之Q端子輪出，此信號"模式" 被供應至地址閂鎖電路2 ,命令閂鎖電路22以及寫入資 料閂鎖電路3 1。也就是説，此等閂鎖電路係由"模式"信 號控制。注意第7圖只顯示其中使用地址信號A 0-A2之 實例。狀態設定電路3 3並未受限於第7圖中所示之電路。 第5圖係一電路圖，描繪各閂鎖電路2 , 22與31結構 之一實例。於此電路結構中，輪入設定時間被Ttest以確 保一閂鎖作業邊緣足以允許輸入信號被可靠地閂鎖。結 果，使輸入保持時間較短。因此，當使用输入保持時間 時，此輪入保持時間之閂鎖作業邊緣被延伸。 參照第5圖，此等閂鎖電路各由一反相器49，一延遲 電路50, N通道MOS電晶髏51與52其各扮演一轉移閘或 穿通電晶體，以及一 D型正反器5 3所組成。信號”模式" 經由反相器49被供應至N通道MOS電晶體51以及直接供 應至N通道M0S電晶體52之閘極。一输入信號於一路徑 中經由N通道MOS電晶體51而於另一路徑中經由N通道 MOS電晶體52與延遲電路50供應至D型正反器5 3之資料 端子，使得D型正反器53自Q端子輸出一输出。内部時 鐘信號（1)被直接地供應至D型正反器5 3之時鐘端子。 第5圖中所示之閂鎖電路以此一方式建構，即選取输 入信號由延遲電路50延遲此输入信號所得之一信號之一 而根據由狀態設定電路33所設定之信號"模式"输入至D 型正反器53之資料端子。由内部時鐘信號産生電路35自 -1 2- 本紙張尺度適用中國國家標準（CNS ) A4洗格（210 X 297公釐） —.1— —.^ — 1— I裝— ^1 ^1 訂—— I— 線 (請先閲讀背面之注意事項再填寫本頁) * 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（U ) 外部時鐘信號產生之内部時鐘信號（1)被供應至D型正 反器53之時鐘端子。也就是說，當"模式”信號於低準位 時，N型MOS電晶體51由反相器49設定於一導通狀態而 N型MOS電晶體52被設定於一非導通狀態。结果，此输 入信號即依此而由D型正反器電路53M響應内部時鐘信 號（1)。另一方面，當"模式”信號於高準位時，Ν型MOS 電晶體5 2被設定於導通狀態而Ν型MO S電晶體5 1則被設 定於非導通狀態。结果，由延遲電路50延遲此_入信號· 所得之信號由D型正反器電路53閂鎖Μ響應内部時鐘信 號（1)。也就是說，輪入保持時間被延伸一時間間隔Μ 相對應於延遲電路50之延遲時間。 第6圖係一電路圖，描繪各閂鎖電路2 , 22與31结構 之另一實例。於此電路结構中，輸入保持時間被加上以 確保一閂鎖作業邊緣足Μ允許一输入信號被可靠地閂鎖 。结果，使输入設定時間較短。因此，當使用输入設定 時間時，此輸入設定時間之閂鎖作業邊緣被延伸。 參照第6圖，此等閂鎖電路各由一反相器49, 一延遲 電路50, H通道M0S電晶體51與52其各扮演一轉移閘或 穿通電晶體，Κ及一 D型正反器53所組成。信號"模式” 經由反相器49而供應至Ν通道M0S電晶體52之閘極Μ及 直接地供應至H通道M0S電晶體51之閘極。输入信號係 直接地供應至D型正反器53之資料端子。内部時鐘信號 (1)於一路徑中經由Ν通道M0S電晶體51而於另一路徑 中經由Ν通道H0S電晶體52與延遲電路50被供應至D型 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） I. I I I _I I L '1 裝 I I I —訂— I I i , 線 (請先閲讀背面之注意事項再填寫本頁) 318934 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（ 12 ) 1 1 正 反 器 53之 時 鐘 端 子 9 使 D 型 正 反 器 53閂 鎖 输 入 信 號 Μ 1 1 響 應 此 内 部 時 鐘 信 號 (1) 或 經 延 遲 之 内部 時 鐘 信 號 (1) ° 1 | 第 6 圖 中 所 示 之 閂 鎖 電 路 係 建 構 Μ 此一 方 式 t 即 選 取 請 1 1 内 部 時 鐘 信 號 (1) 與 由 延 遲 電 路 50延 遲內 部 時 鐘 信 號 先 閲 1 I 1 | (1) 所 得之 時 鐘 信 號 之 ___. 而 根 據 由 狀 態電 路 33所 設 定 之 背 Λ 1 1 之 1 ”模式” 信 號 输 入 於 D 型 正 反 器 電 路 53之時 鐘 端 子 〇 輪 入 注 意 1 I 信 號 係 直 接 地 供 應 至 D 型 正 反 器 53之 資料 端 子 〇 也 就 是 事 項 1 再 說 當 ”模式” 信 號 為 低 準 位 時 » Ν 型 M0S 電 晶 體 52由 反 填 寫 1 1 I 相 器 49設 定 為 一 導 通 狀 態 而 N 型 M0S 電晶 通 51 被 設 定 為 本 頁 Ν-^ 一 非 導 通 狀 態 〇 结 果 t 此 輸 入 信 號 依 此而 由 D 型 正 反 器 1 1 電 路 53罔 鎖 響 應 由 延 遲 電 路 50延 遲 之内 部 時 鐘 信 號 1 I (1 ) 所 得 之 時 鐘 信 號 Ο 也 就 是 說 » 輸 入設 定 時 間 被 延 伸 1 1 訂 一 時 間 間 隔 相 對 應 於 延 遲 電 路 50之 延遲 時 間 〇 另 一 方 面 » 當 ”模式” 信 號 為 髙 準 位 時 9 Ν 型 M0S 電 晶 體 51被 設 1 I 定 為 導 通 狀 態 而 Ν 型 MOS 電 晶 體 52被 設定 為 非 導 通 狀 態 1 1 〇 结 果 • 此 输 入 信 號 由 D 型 正 反 器 電 路53所 閂 鎖 Μ 響 應 1 r \ 内 部 時 鐘 信 號 (1) 〇 線 I 假 如 第 5 圖 之 電 路 與 第 6 圖 之 電 路 如第 11 圖 中 所 示 而 I 1 被 结 合 時 » 内 部 時 鐘 信 號 (1) 之 垂 直 上升 緣 係 實 質 地 位 1 I 於 輪 入 窗 寬 度 之 中 點 t 以 及 輸 入 設 定 時間 與 输 入 保 持 時 1 I 間 係 根 據 ；：棋式" 信 號 而 延 伸 Ο 也 就 是 說， 當 ”模式" 信 號 1 1 為 低 準 位 時 » 输 入 設 定 時 間 被 延 伸 » 而當 ”横式" 信 號 為 1 1 高 準 位 時 输 入 保 持 時 間 被 延 伸 〇 1 1 I 接 著 9 將 參 照 第 8Α 至 8F 圖 予 Μ 解 說 本發 明 之 同 步 形 式 1 1 -14- 1 1 1 1 張 紙 本 CN #f\ 準 標 家 國 國 中 用 Μ 釐 公 97 經濟部中央標準局員工消費合作社印装 A7 B7 五、發明説明（d ) DRAM之作業。 於時間tQ處，作為一狀態設定命令之"模式設定”命令 自命令输入端子46輪入至命令輪入電路21而解碼於其中 ,且由閂鎖電路22閂鎖，如第8B圖中所示。此"模式設 定''命令包括：一晶片選取（CS)條（bar)信號其僳低活化 ;一行地址選通（RAS)條（bar)信號其係低活化；一列 地址選通（CAS)條（bar)信號其係低活化，以及一寫入 致能（WE)條（bar)信號其俗低活化^信號"CS bar", "RAS bar M, "CAS bar”及"WE bar"於下文中分別地被稱 為"C S B " , " R A S B "，" C A S B H及"W E B "。於此情況中，信號 CSB, RASB, CASB及WEB均為低準位。命令信號”模式設 定"於時間tl處被設定於高準位，如第8D圖中所示。命 令信號"模式設定"自閂鎖電路22供應至狀態設定電路33 之D型正反器54-1, 54-2與54-3之時鐘端子。同時，一 地址鍵於時間tO自地址輸入端子45輸入至地址輸入電路 1且由閂鎖電路2予以閂鎖，如第8C圖中之所示。作為 内部地址信號之此閂鎖地址之三値低位元ΙΑϋ ，IA1及 IA2被供應至D型正反器54-1，54-2及54-3之資料端子 且被閂鎖於時間t 1以鬱應命令信號"模式設定"，使得高 準位之倍號"模式"自D型正反器5 4 - 3輸出，如第8 F圖中 所示。信號"模式"被供應至地址閂鎖電路2 ，命令閂鎖 電路22及資料閂鎖電路31β同樣地，界定CAS皤性之通 輯控制信號CLT1至CLT3根據内部地址位元信號ΙΑ0與ΙΑ1 ，透過D型正反器54-1與54-2而输出自通輯電路55以饗 -1 5- 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） - ---- - ---i I 良 I ! i I 丁— — _ I- 象 (請先科讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（14 ) 應命令信號”模式設定"。控制信號CLT1至CLT3供懕至延 遲電路39。 接著，將參照第9A至91圖描述含有输入設定時間與输 入保持時間之活化作業。於此實例中，使用第5圖中所 示之閂鎖電路而信號”模式”為高準位。因此，係以输入 保持時間作說明，然而，此說明亦相同於輸入設定時間 之中。 如第9B圖中之所示，一活化命令信號於時間tlO输入 於一端子46。此活化命令信號，亦即，列地址群作業之 命令信號包括：CSB信號，RASB信號，CASB信號，以及 WEB信號。信號CSB與RASB係於低準位而信號CASB與 WEB則為高準位。此活化命令信號係由输入電路21解碼 而供應至具有第5圖中所示结構之閂鎖電路22之中。由 於信號”模式”目前被設定於高準位，故閂鎖電路22閂鎖 由延遲電路50所延遲之活化命令信號與經延伸之輸入保 持時間Μ響應内部時鐘信號U)。 同時，外部時鐘信號CLK從外部輸入至端子47且供應 至内部時鐘信號產生電路35，如第9Α圖中所示。此内部 時鐘信號產生電路35自外部時鐘信號CLK而產生内部時 鐘信號（1) 36,如第9D圏中所示，且此内部時鐘信號 (1) 36被供應至閂鎖電路2 , 22與31,理輯電路37與43 ,寫人控制電路（WCTRL) 26,謓取控制電路（RCTRL) 27 ,Μ及延遲電路（D) 39。埋輯電路37產生一内部時鐘信 號（2) 38以響應内部時鐘信號（1) 36,如第9Ε圖中所示 -1 6 _ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -----^--L —裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消費合作社印装 A7 B7 五、發明説明（ιίΓ ) ，以及延S電路39從内部時鐘信號（1) 36以及輪出自狀 態設定霄路33之通輯控制信號CLT1, CLT2, CLT3産生内 部時鐘信號（5 ) 4 0，（ 6 ) 4 1，及（Ή 4 2。進一步地，通 輯電路43從内部時鐘信號（1) 36,输出自延遲電路36之 内部時鐘信號（7) 42以及輸出自謓取控制電路UCTRL) 27之内部時鐘許可信號30來産生一内部時鐘信號（3) 44。 於上述同步形式DRAM中，上述活化命令信號被閂鎖於 閂鎖電路22以蜜應内部時鐘信號（1) 36,且經閂鎖之活 化命令被供應至行地址控制電路（RA CTRL)13,此行地 址控制電路UA CTRL)13,此行地址控制電路（RA CTRL) 1 3於時間11 0處産生一 A組行地址許可信號（稱為"A R A E ” 信號）以及一 B組行地址許可信號（稱為"B R A E "信號）1 5， 如第9G與9H圖中之所示。 同時，一地址（X)於時間tlO自端子45输入於输入電 路1且供應至建搆如第5圖中所示之地址閂鎖電路2 。 由於信號"模式"目前被設定於高準位，地址閂鎖電路2 利用經延伸之輸入保持時間閂鎖由延遲霣路50所延理之地 址以耱應内部時鐘信號（1) 36,然後，此閂鎖之地址（X) 透過行地址缓衝器（RAB) 7供應至行解碼器（RDEC)8 。 行解碼器8於時間til解碼行地址以選取一行線作為行 蓮取線9 ,如第91圈所示。 第4圖中所示之同步形式DRAM具有一 2組結構，如上 所述。此行地址選取與預充®作業可由地址S取而獨立 地執行於各別組。此具有2組結構之同步形式DRAM具有 -17- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) .裝. 訂- 經濟部中央標準局員工消費合作社印裝 318934 A7 B7 五、發明説明（ι〇 兩個控制電路供行地址。如上述，信號A RAE係A組行地 址許可信號Μ及信號BRAE係B組行地址許可信號。當用 於各組之活化命令輸入時，信號ARAE或BRAE被設定於高 準位。第9G圖中所示之信號波形圖係當A組被選取時之 一實例，而信號ARAE被設定於高準位。 接著，將參照第10A至10J圖說明同步形式DRAM之讚 取與寫入作業。 於第10A至10J圖中，於時間t20處，當一諝取命令 (一讀取作業命令：信號CBS與CASB係於低準位，而信 號RASB與WEB係於高準位）被輸人於端子46,如第10B 圖中所示。一地址（A1)利用經延伸之輸入保持時間於時 間t20處亦被输入於端子45,如第10C圖中所示。”讀 取”命令由輸入電路21解碼，且然後，供應至閂鎖電路 22。由於信號"模式"目前被設定於高準位，建構如第5 圖中所示之命令閂鎖電路22利用經延伸之輸入保持時間 閂鎖”謓取”命令K響應內部CLK信號U) 36。此延遲之 ”讀取”命令信號25输入至列地址控制電路（CA CTRL)11 且亦傳送至讚取控制電路（RCTRL) 27。此列地址控制電 路（CA CTRL) 11輸出列地址許可信號12至列地址媛衝器 (CAB)3W響應”讚取”命令信號25之_入。 同時，輸入一地址（A1)且透過輪入電路1供應至建構 如第5圖中所示之閂鎖電路2 。由於信號"模式”目前被 設定為高準位，地址閂鎖電路2利用經延伸之输入保持 時間罔鎖地址（A1)M響應内部時鐘信號（1) 36,如第 -18- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（17 ) 10C圖中之所示。閂鎖之地址（A1)透過列地址媛衝器 (CAB)3而供應至列解碼器（CDEC)4。自列解碼器4输出 之地址（A 1)於時間t 2 1閂鎖於閂鎖電路5 ( — D型閂鎖 電路）中以響應内部時鐘信號（2) 38,且於時間t21相 對應於外部時鐘信號。结果，如第10H圖中所示，選取 一相應於此地址之列選取線6 。藉此，可選取用於欲從 該處讀取資料之記憶單元，此乃因行地址於時間t21自 此行解碼器8輸出，如第10G圖中所示。 接著，經由感知放大器16自記憶體單元陣列10謓取之 資料由資料放大器18放大以及輸出於R/W (讀取/寫入） 匯流排17之上，如第101圖中所示。R/W匯流排17上之 資料於時間12 2由閂鎖電路1 9 (一 D型正反器電路）所閂 鎖Μ響應第10F圖中所示之内部時鐘信號（3) 44 Μ及相 對應於外部時鐘信號，而於時間t23透過輸出電路20自 端子48輸出，如第10J圖之所示。 第10A至101圖中所示之波形係當一猝發長度（欲連 續執行之謓取或寫入作業之位元長度）為4位元時。一 串列之作業由執行供每一循瑁之一下一位元之讀取作業 而平行處理，也就是說，第二位元（A2)執行於時間t21 至t23之三個時鐘處，第二位元（A3)執行於時間t22至 t24之三個時鐘處Μ及第四位元U4>執行於時間t23至 t25之三俚時鐘處。 寫入作業幾乎相同於上述之讀取作業。於時間t28 ， 一 ”寫人"命令（寫入作業命令，信號CAS, CASB與WEB係 -19- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —I I I n n Ίι^11 I I I 訂 II 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（18 ) 於低準位W及信號RASB係於高準位），一寫人資料（DQ) ,Μ及一地址（B1)利用經延伸之輸入保持時間而輸入至 端子46,端子48Μ及端子45,因為信號"模式”被設定於 高準位，如第10Β, 10C及10J圖中之所示。 ”寫入”命令透過輸入電路21而解碼，且被供應至閂鎖 電路22。此閂鎖電路22於時間t28閂鎖"寫入"命令Κ響 應從内部時鐘信號產生電路35輸出之一内部時鐘信號 (1) 36，而此内部時鐘信號（1) 36係產生以響應外部時 鐘信號。结果，"寫入”命令信號24被輸出至寫入控制電 路（WCTRL) 26 。 自端子48輪入之寫入資料（DQ>透過輸入電路32而輸入 至建構如第5圖中所示之閂鎖電路3 1。由於信號”横式" 目前設定於高準位，寫入資料閂鎖電路31利用經延伸之 輪入保持時間於時間128閂鎖寫入資料Μ響應從内部時 鐘信號產生電路35所輸出之内部時鐘信號（1) 36,而此 内部時鐘信號（1) 36係產生Κ響應時鐘輸入。經閂鎖之 寫入資料被输入至寫入控制電路（WCTRL) 26。 同時，另一方面，地址（Β1)透過輸入電路1而輸入至 閂鎖電路2 。由於信號”模式”目前設定於高準位，地址 閂鎖電路2利用經延伸之输入保持時間閂鎖由延遲電路 50所延遲之地址信號Μ響應從内部時鐘信號產生電路35 所輸出之内部時鐘信號（1) 36,而此内部時鐘信號（1) 36係產生Μ響應時間t28之時鐘輸入。此閂鎖之地址 (B1)透過列地址嶷衝器3輸入至列解碼器4 。 -20- 本紙張尺度適用中國國家橾準（CNS > Α4規格（210X297公釐） --------1 ί裝------訂-----卜線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（'？） 自此列解碼器4输出之地址（B1)閂鎖於閂鎖電路5 (D型閂鎖電路）中以饗應從通輯電路37输出而於時間 t29铤應外部時鐘信號之内部時鐘信號（2) 38。結果， 如第10H圖中所示，一相對應於地址（B1)之列選取線6 被選取。藉此，選取用於欲寫入資料之記億單元陣列10 之一記億單元，因為行解碼器選取行線之一，如第10G 画中所示。同時，此己自寫入控制電路26輸出之寫入資 料經由R / W (讀取/寫入）匯流排1 7及感知放大器1 6而寫 入於記億單元陣列1 〇之記億單元中以饗應相對應於時間 t29之内部時鐘信號（1) 36,如第10(1)圖中所示。 然後，列選取信號9被設定於非選取狀態，以辔應被 産生來饗應相對應時間t30之時鐘輸入之内部時鐘信號 (2) 38,然後終止寫入作業。 如讀取作業中，此4位元作業僳平行處理以用於寫入 作業。換言之，第二位元（B2),第三位元（B3)以及第四 位元（B 4 )傜分別執行於具備3値時鐘之時間t 2 9至t 3 1 ，時間t 3 0至t 3 2以及時間t 3 1至t 3 3 ^ 上述作業模式被稱為"CAS睡性3 "(CAS隱性為3 )， 因為資料偽於"讀取"命令在讀取作業中被輸入之後自第 三時鐘輸出，且當"模式設定"命令（用於設定CAS皤性， 信號CBS, RASB，CASB及WEB於低準位之命令）輪人時， 此作業模式由狀態設定電路33來設定。注意的是，雖有 另一 CAS皤性之作業模式，但省略了説明，因為與本發 明並没有直接關連。 -2 1 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） II I— ΙΊ 丨裝— II I 訂 I II 丨 線 (請先閲讀背面之注意事項再填寫本頁) 318934 A7 B7 五、發明説明（2〇 ) 如上逑，根據本發明之半導體記憶元件包括：狀態設 定電路Μ及由此狀態設定電路之輸出信號所控制之閂鎖 。輸入電路之輸出信號之一與由延遲此輸出信號所得之 一信號係由轉移閘開關來選取於各閂鎖電路中，經選取 之一則由D型正反器電路予Μ閂鎖。另外.一内部時鐘 信號與由延遲電路信號延遲此内部時鐘信號所得之一信 號係由轉移閘電路予Μ選取。此輸入電路之輸出信號被 閂鎖Μ響應所選取之一信號。因此，輸入設定時間與 輸入保持時間依欲使用之系統狀態而由狀態設定命令與 地址鐽來設定。即使在高頻產品中由輸入設定時間或輸 入保持時間來確定產品等级亦無問題，且等级之自由設 計之空間亦收相乘之效，使得產品設計可趨於容易。 ------------^------ΪΤ------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 -22- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐）