TW317070B - - Google Patents

Download PDF

Info

Publication number
TW317070B
TW317070B TW085115108A TW85115108A TW317070B TW 317070 B TW317070 B TW 317070B TW 085115108 A TW085115108 A TW 085115108A TW 85115108 A TW85115108 A TW 85115108A TW 317070 B TW317070 B TW 317070B
Authority
TW
Taiwan
Prior art keywords
circuit board
mentioned
conductors
bth
item
Prior art date
Application number
TW085115108A
Other languages
English (en)
Original Assignee
Oki Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Ind Co Ltd filed Critical Oki Electric Ind Co Ltd
Application granted granted Critical
Publication of TW317070B publication Critical patent/TW317070B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09318Core having one signal plane and one power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/0949Pad close to a hole, not surrounding the hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10159Memory
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Dram (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

五、發明説明(1 ) 經濟部中央揉準局負工消費合作社印簟 發明背景 發明領域 本發明係關於一種含電鍍用導線之多層印刷電路板。 習知技藝之說明 隨著記憶1C (積體電路)尺寸和厚度的縮小,裝配 記憶1C的記憶模組也相對縮小其尺寸和厚度。雖然 SIMM '(單排線#己憶模組)是習知小型記憶模組的其中— 種’現在則流行DIMM (雙排線記憶模組)。SIMM具 有外面接端’其係被安排在其前後表面上,並且以穿孔通 路作導電連接。與之對照,在DIMM内一個特別的信號 流過彼此鄰接的每個前和後外面接端。穿孔通路,或者導 電路徑被構造在一片多層電路板内,以在不同層板之間形 成導電連接。明確地說,穿孔可以被製作穿越電路板,以 導電連接電路板的前後板面。或者’穿孔可以被製作成為 連接電路板的表面層和一個其間的中間層,或是鄰近的夾 層。 圖二A和圖二B顯示習知的SIMM或DIMM的一個 特別結構。如圖二A,為電鍍接端2所設的導線3由電 路板的端面延伸出來。這易發生如圖二B所示的一個問 題’即在電鍍完成接端2之後使用裁剪器截斷導線3時, 其殘留屑4被扭曲,並且在接端2附近易造成電短路。在 圖二A和圖二B内也顯示出穿孔1和一個以裁剪器截平 的侧端面5。 發明概要 (請先閱讀背面之注意事項再填寫本頁)
317〇7〇 五、發明説明(2 A7 B7 .·
經濟部中央標準扃貝工消费合作社印1L 本發明之目的在於,提出一種含電鍍用導線之多層印 刷電路板’其能排除上述的的問題及縮減佈線的面積。 根據本發明,一種多層印刷電路板包含一個導體,其 被汉置在每一電路板的前後兩個面。導體以一個佈線結構 連接。一個隱藏式穿孔(BTH )被連接到佈線。—條電 鍍用導線構成電路板的中間夾層,並且被連接到BTH。 這個BTH被視為導電連接電路板兩個不同層❾一個穿孔 ;而兩夾層至少有一層是中間夾層。這個BTH因此不延 伸穿越電路板的前後兩個面。因為導線構成中間夾層,在 電鍍疋導體之後’以使肖裁剪II截斷導線時,它不至於成 為變形的殘留屑。另外,如下文所述,當運用本發明到例 如一個DIMM時,可縮減佈線的面積。 如圖五A所示,在一個SIMM的情況,為了避免變 形的殘留;|,導線6可以經由穿孔通路7被導引出來。然 而這種方式不適用於一個DIMM,理由如下。如圖五B 所示,在一個DIMM的情況,因為前後的電極彼此不同 ,一個專用的穿孔通路從各個接端延伸出。結果,和 SIMM的穿孔峨’穿孔通路賴倍高狄集巾於相同的 面積内ϋ使縣線的設計困難或實際上形成不可能的 佈線。 本發明能夠形成導線,含ΒΤΗ,以在甚至一個 DIMM或相似的模組佈線,在其内部前後各個接端允許— 個特別信號的通過。與使用穿孔通路的情形比較,可縮減 一半的穿孔的面積。 本紙张尺度通用r困困豕稞準(CNS ) Μ規格 210X297公釐) -5- (請先聞讀背面之注意事項再填寫本頁} Γ
K 經濟部中央揉準局工消費合作社印製 Λ7 B7 五、發明説明(3 ) 另外如本發明所述’一種多層印刷電路板係包含多個 設置在電路板上面之欲電鍍的導體。多個佈線各別被連接 到導體。多個BTH分別被連接到佈線。一條電鍍用導線 形成電路板的中間夾層並且連接這些BTH。當經由這條 導線電鍍芫導體之後,導線在鄰近的BTH之間被截斷, 以絕緣隔離鄰近的BTH。 因為鄰近的BTH在中間夾層被連接以同時構成導線 ’而防止導線成為變形的殘留屑。如在一個Dimm,這 樣的一個結構減少佈線的面積。此外,在接端下面的中間 區域有一處空出的部位能被使用,以安置一個接地( GND )圖樣。接端部位的信號以複雜的方式交互作用, 而GND ®樣確保在接端部位;^一個定值阻抗,因此降低 雜訊。 茲根據圖六,明確說明在接端部位的阻抗。如圖示, 接端21被設置在一多層印刷電路板4〇的表面上,而一個 GND圖樣15被製作在接端21下面的—個中間夾層。在
每個接端21和接地圖樣15之間形成—個阻抗61。GND 圖樣確保一個定值阻抗的理由如下述。 假設每個接端21具有-個厚度,和一個寬度w,並
且距離GND圖樣15 一個間距办,而介於接端21和GND 圖樣15之間的材質具有—個特徵介質常數和—個有效的 特徵介質常數,分別是&和&。目此阻抗M的大小z。被 表成為: Z〇 = (60/ViT. (ln(5.98A/(0.8^ +^)) (婧先閱请背面之注意事項再填寫本頁)
7%· A7 B7 五、發明説明(4) 如上面方程式的標示,若接端21和GND圖樣15之 間的距離/z是一個定值,阻抗61可以維持定值。例如, 若GND圖樣15和接端21保持均勻的間距,則阻抗61 保持不變。定值的阻抗61能有效吸收雜訊波並且在功能 故障時允許一個最小的故障電流穿過接端21。 另外如本發明所述者,一種多層印刷電路板包含多個 設置在電路板上面之欲電鍵的導體。一條電鍍用導線連接 導體。在經由導線電鍍完導體之後,在鄰近的導體之間的 導線被截斷以絕緣隔離鄰近的導體。在這情況,一個 GND區域也可以如上述的目的被設置,以維持接端部位 的阻抗定值。更甚者,這種結構避免使用BTH,並且可 以運用一種習知簡易的技藝被製成。此外,因為佈線在電 路板的表面上被形成並且截斷,而得以在目視檢測的階段 輕易實施修整。 圖式簡單說明 本發明之目的和特徵將配合圖片藉由明確的描述而變 得更顯明,其中: 圖一是透視圖,說明實現本發明的一種多層印刷電路板 ’並且被運用到一個DIMM ; 圖二A和圖二B分別顯示一個習知的SIMM,導線在 以裁剪器加工前後的情形; 圖二A、圖三b和圖三c為透視圖,說明本發明的一 個變化實施例; 圖四A和圖四B為透視圖,說明本發明的另一個變化 本紙張尺度通用宁國圉家榡準(CNS ) A4規格(210X297公釐j (請先閱讀背面之注意事項再填寫本頁) -a. Γ 經濟部中央揉準局貝工消费合作社印簟 A7 B7 經濟部中央揉準局貝工消費合作社印裝 31707α 五、發明説明(5 ) 實施例; 圖五A和圖五B分別顯示一個SIMM和一個DIMM, 在每個模組内電鍍用導線以穿孔通路 實現; 圖六為-個視圖,幫助解說在—多層印刷電路板内介於 接端和一個中間夾層的—個阻抗;及 圖七展示製作本發明所述電路板的一個程序。 在圖式中,相同的圖號標示相同的結構元件。 例之描沭 圖一表示實現本發明一種多層印刷電路板。簡要言之 ,所圖示的實施例運用虛設的穿孔BTH在一個DIMM内 设置導線以紐其接端。BTH是—財現絲度佈線的 有效方法,因為其能只在必要的夾層之間構成穿孔,即層 與層之間以穿孔速接。如圖示,多層印刷電路板,圖號 34,共有四片導電層,並且包含一片内板32和兩片外板 31和33。兩片外板31和33各以BTH 10構成。必須指 明,電路板34可以有任意所需的夾板數目,如三片或更 多0 每個上與下的BTH 10允許一個特別信號的流通。一 層絕緣層11介於上下BTH 10之間,雖然BTH 10如囷一 所示,是沿著上下方向排列,但絕緣層防止不同的信號彼 此相互干擾。佈線30分別從前面接端21和後面接端被導 引出,並且每一接端經由所屬的BTH 10被連接到一片特 別的中間夾層。各自的中間失層分別以佈線12被連接到 本纸張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐^ (請先閲讀背面之注意事項再填寫本頁)
A7 B7 經濟部中央揉準局—工消费合作社印装 五、發明説明(6 ) 外面,此佈線作為電鍍用導線。 以下也參考圖七說明製造圖一的電路板34的程序。 如圖七’在戶斤圖示的實施例内,很多片的多層印刷電路板 34同時被形成在一塊稱為工作件的大平板7〇上面。在圖 七,每片電路板34的接端21被連接到一塊電鍍用的塾片 74。當電路板34被放入一個電解質鍍槽内之後,電流經 由墊片74被饋入。因此,全部電路板34的接端21同時 被電鍍。在製造的最後階段,以-具棚示的裁剪器把電 路板34從平板或工作件70沿著直線72 一片一片切離。 以下將更明確說明製造程序。 再回到圖一,每片準備作為電路板34的平板31和 33各在反側的主要表面以貼附方式被貼上銅薄膜^含銅 薄膜的平板31和33各別被鑽孔,並且接著被施以化學電 鍵即非电解電鍵。結果,在平板31和33内形成BTH 10。接著以例如網目印刷或照像術,把一個預設構成佈 線12的圖樣形成在每片平板31和33的内侧或中間爽層 侧面上面。平板31和33的製作材料是玻璃環氧樹脂,聚 亞醯胺或類似材料。 被形成BTH 10和佈線12的平板31和33連同中間 的内板,即貼附板32 ’被放置在一起。接著,三片平板 31-33被擠壓,並且以一具熱壓機加熱而因此貼附。最後 形成的多層板因而乾固。接著,施以鑽孔和化學電鑛形成 貫穿三片平板31-33的穿孔,這些穿孔未被繪出。接著的 一個步驟是,以例如照像法,在平板31和33的表面上面 木紙張尺度逍用中围國家揉準(CNS ) A4規格(210X297公 (請先閲讀背面之注意^項再填寫本頁) 訂· 317070 經濟部中央棵準局舅工消费合作社印装 A7 B7_ . _ 五、發明説明(7 ) 製作接端21和佈線圖樣。 以佈線12作為導線,在接端21上實施電解質電鍍。 電解質電鍍強化接端21先前在圖七所示的步驟被電鍍的 表面’而在圖七的電鍍保護接端21避免氧化。作為電解 兔電鍵’則使用金、鍊、坪錫或類似的金屬。必須指明, 一個光罩被使用而只把被電鍍的部位曝露出,並且在電鍍 之後被移掉。在電鍍之後,使用 <具裁剪器把電路板34 連同佈線或導線12從圖七的工作件70切離。 如上所述,圖示的實施例包含連接到BTH 1〇的導線 ’而甚至在一個DIMM也能使一個特別的信號流過每一 前後面接端’與一個倚賴穿孔通路的電路板比較之下,此 實施例縮減一半穿孔使用的面積。 圖三A至圖三C是本發明運用在一個記憶模組的變 化實施例。在上一個實施例,電鍍用導線使用BTH 1〇從 接端21下面的中間夾層被導引出來。如圖三a所示的實 施例,一多層印刷電路板40具有被形成在每個主要表面 上面,並且以BTH 10被連接到各別的中間夾層之接端Μ 。另外,彼此鄰近的BTH 10以位於中間夾層的一條側旁 佈線13交互連接。此即,佈線13從侧旁分別交互連接排 列的接端21。佈線13經由電路板4〇的一個侧面被導引 出,並且如圖所示作為電鍍用導線。 在圖二B内,當接端21被電鍍之後,以NC (數位 控制)機器從佈線13的上面在電路板4〇内鑽成孔14。 就信號的流it而言’原先以佈線13連輪近的接端21因 (請先閱讀背面之注意事項再填寫本頁)
A7 ___B7 五、發明説明(8 ) 此被鑽孔彼此隔離分開。圖三c是—贿視圖,顯示在 中間夾層上面的圖樣。如圖示,因為鄰近的BTH 1〇從侧 旁被連接,巾間夾層位於接端21 τ面的部位被空出。在 中間夾層這個空出的部位被安排一塊接地(GND )圖樣 15 〇 電路板40以大致和圖—的電路板34相似的方式被製 作,但有如下的不同處。在上—個實施例,當完成接端 21的電鍍之後’ f路板34連同導線12被使用裁剪器切 離。在此實施例,鑽孔14是在電路板4〇從圖七的工作件 70被切離之前就已形成在電路板4〇内。圖三c内的 GND圖樣15疋以照像程序或類似的步驟和佈、線同時 被形成。 如上所述,電路板4〇有鄰近的BTH 10被交互連接 在中間夾層,並且導線13沿著側旁交互連接多個接端21 。廷樣允許GND圖樣15被安排在在中間夾層位於接端 21下面空出的部位内。在接端部位信號的交互作用是很 複雜’而GND圖樣I5維持在接端部位有一個定值的阻 抗,因此降低雜訊。 經濟部t央標準局—工消費合作社印* (請先聞讀背面之注意Ϋ項再填寫本頁) 囷四A和圖四B說明本發明的另一個變化實施例。 此實施例和圖三A至圖三C的實施例相似,但有如下的 不同處。如圖四A,一多層印刷電路板35具有佈線^ Αι著侧旁父互連接各個在夾層表面上的排列接端, 即不用上一個實施例介於中間的BTH 1〇。佈線刀作 電鍍用導線》
經濟部中央揉準局男工消費合作社印製 A7 ____B7 五、發明説明(9 ) 如圖四B,在佈線22被電鍍之後,以NC機器在佈 線22鑽出孔23,而隔離鄰近的接端21以防止信號流通 。因此如所需,一個GND圖樣可以被製作在接端21下 面的中間夾層上面。必須指出,電路板35可以視需要而 以單層板替代多層板被製成。 製作電路板35的程序,一直到穿孔形成時仍與習知 的程序類似。穿孔形成之後,佈線22經由一塊電鍍的墊 片被連接到外面。在此情況’接端21經由佈線或導線22 被電鍍。之後’電路板35被鑽孔以在導線22上形成孔 14。必須指出,在組合之前’以例如照像術的程序把 GND圖樣形成在外板但面對著内板的表面上面。 此實施例’如同圖三A至圖三C的實施例’保證在 接端部位有一個定值的阻抗,因此降低雜訊。此外,此實 施例不必用到BTH而具實用性’並且因此得以運用習知 的簡便技藝製作。另外,因為佈線22在電路板35表面上 被形成^並且被截斷,佈線容易在目視檢測時被修補。 在所示和敘述的實施例内,多層印刷電路板雖被實現 成為一個記憶模組,本發明當然也能被應用到其他類型的 電子電路。在實施例内,信號的輸入/輸出接端被設定為 經由電鍍用導線被電鍍的導體。換言之,一條佈線導體被 安排在多層印刷電路板上面當然可以被電鍵。構成電路板 的層數在圖一、圖二A和圖二B被假設為四層,或在圖 二A至圖三c為二層。視情況,層數可以在圖一、圖二 A和圖二B為五、六或更多層,或在圖三A至圖三c為 本紙張尺度適用中固國家橾準(CNS ) A4規格(2丨Ο X 297公气土 、發明説明(10 ) 三、四或更多層。 總結上述,本發明提出一種多層印刷電路板,其含 BTH ’能形成電鍍用導線,甚至在一個DIMM模組上面 形成電鍍導線,其中,一個特定的信號穿過每個前面和後 面接端。這種實施例構造把穿孔的面積減半並且,若和依 靠穿孔通路的結構比較,因此縮減佈線的面積。其次,當 鄰近的BTH被交互連接在一片中間夾層上面,以形成一 條由多個接端所共用的電鍍用導線時,在中間夾層位於接 端下面存在空出的部位可以安置一個GND圖樣。在接端 部位有複雜的信號交互作用,GND圖樣15確保在接端 部位有一個定值的阻抗,因此降低雜訊。此外,甚至於不 用BTH電路板也具實用性而能以簡單習知的程序製作。 另外,因為佈線在電路板表面上被形成並且被截斷,導線 容易在目视檢測時被修補。 雖然本發明是藉由特別圖示的實施例結構加以說明, 本發明的構想並不受限於這些實施例。熟悉這類技藝者應 能更改或變化這些實施例而不須偏離本發明的範疇和精神 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉率局貝工消費合作社印装 本紙張尺度適用中國國家揉準(CNS ) A4规格(2丨0><297公釐) -13-

Claims (1)

  1. U7070 ABCD 六 中請專利範圍 經濟部中央棣準局工消費合作社印製 1. 一種多層印刷電路板,包含: -個導被設置在上述之多層印刷電路板的每個 前面和後面上面; 一個佈線結構,其被連接到上述之導體; 一個隱藏式穿孔(BTH) ’其被連接到上述之佈線;及 一條電鍍用導線,其構成上述之多層電路板的一片中 間夾層’並且被連接到上述之BTH。 2. 根據申請專利範圍第1項所述之電路板,其中,上述 之導體包含-個接端,以在上述之電路板輸入或輸出 一個信號。 3. 根據申請專利範圍第1項所述之電路板,其中,上述 之電路板包含一個記憶模組,在此模組上面被裝置多 個記憶電路元件。 4. 一種多層印刷電路板,包含: 多個導體,其被設置在上述之多層印刷電路板上面並 且被電鍍; 多個佈線結構,其分別被連接到上述之多個導體; 多個BTH,其分別被連接到上述之多個佈線;及 條電鍍用導線,其構成上述之多層電路板的一片中 間夾層’並且連接上述之多個BTH ; 其中,當上述之多個導體經由上述之導線被電鍍完成 之後,上述之導線在上述之多個鄰近的BTH之間被截 斷’以電絕緣隔離鄰近的BTH。 5-根據申請專利範圍第4項所述之電路板,其更包含一 (請先Μ讀背面之注$項再填寫本頁) · -訂 ‘紙張从埴用中國國家橾率( CNS ) A4规格(210X297公釐) -14- 經濟部中央揉準局負工消費合作社印*. A8 B8 C8 ----- —__D8 六、申請專利範圍 片中間夾層’其被置放在上述之多個導體的下面並且 構成一個接地區域。 6.根據申請專利範圍第5項所述之電路板,其中,上述 之多個導體各自包含一個接端,而得以在上述之電路 板輸入或輸出信號。 7根據申請專利範圍第4項所述之電路板,其中,上述 之電路板包含一個記憶模組,在此模組上面被裝置多 個1己憶電路元件。 8. —種多層印刷電路板,包含: 多個導體’其被設置在上述之多層印刷電路板上面並 且被電鍍;及 一條電鍍用導線,其並且連接上述之多個導體; 其中,當上述之多個導體經由上述之導線被電鍍完成 之後,上述之導線在上述之多個鄰近的導體之間被截 斷’因而電絕緣隔離相鄰的導體。 9. 根據申請專利範圍第8項所述之電路板,其更包含一 片中間夾層,其被置放在所述及多個導體的下面並且 構成一個接地區域。 10·根據申請專利範圍第8項所述之電路板,其中,上述 之多個導體各自包含一個接端,而得以在上述之電路 板輸入或輸出信號。 11.根據申請專利範圍第8項所述之電路板,其中,上述 之電路板包含一個記憶模組,在此模組上面被裝置多 個記憶電路元件。 (210X297公釐) -15- (請先閲讀背面之注項再填寫本頁) kk.
TW085115108A 1995-12-06 1996-12-06 TW317070B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7317689A JPH09162508A (ja) 1995-12-06 1995-12-06 端子メッキ用メッキリード線の構造

Publications (1)

Publication Number Publication Date
TW317070B true TW317070B (zh) 1997-10-01

Family

ID=18090932

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085115108A TW317070B (zh) 1995-12-06 1996-12-06

Country Status (6)

Country Link
US (1) US6423904B1 (zh)
JP (1) JPH09162508A (zh)
KR (1) KR100359421B1 (zh)
CN (1) CN1099222C (zh)
DE (1) DE19650492A1 (zh)
TW (1) TW317070B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111757612A (zh) * 2020-08-03 2020-10-09 湖南维胜科技有限公司 一种pcb板盲孔电镀填孔方法、pcb板制作方法及pcb板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030952A (ko) * 1997-10-07 1999-05-06 윤종용 금도금용 도전 라인이 인출된 인쇄회로 기판 엣지 코넥터
GB0021596D0 (en) * 2000-09-02 2000-10-18 Vlsi Vision Ltd Mounting electronic components
KR100693140B1 (ko) * 2001-05-15 2007-03-13 엘지전자 주식회사 인쇄회로기판의 제조방법
US7012519B2 (en) * 2004-02-27 2006-03-14 Red Fox & Company, Llc Emergency shutoff system for power machinery, wireless monitoring systems, and emergency shutoff methods
US20060172614A1 (en) * 2005-02-03 2006-08-03 Ta Sang H Universal systems printed circuit blocks and method for interconnecting the same
US7425684B2 (en) * 2005-02-03 2008-09-16 Sang Henry Ta Universal systems printed circuit board for interconnections
CN101232773B (zh) * 2007-01-26 2010-06-16 胜华科技股份有限公司 软性印刷电路板
DE102007014355A1 (de) * 2007-03-26 2008-10-02 Robert Bosch Gmbh Verfahren zum Galvanisieren einer Leiterstruktur auf der Oberseite einer Mehrlagenleiterplatte und entsprechende Mehrlagenleiterplatte
CN102881804B (zh) * 2011-07-15 2015-06-10 光宝电子(广州)有限公司 基板结构、半导体装置阵列及其半导体装置
CN102427682B (zh) * 2011-12-05 2014-04-02 深圳市五株科技股份有限公司 金手指电路板制作方法
KR20160000293A (ko) 2014-06-24 2016-01-04 삼성전자주식회사 탭 핀에 타이바가 없는 반도체 모듈
US11924964B2 (en) * 2022-04-07 2024-03-05 Western Digital Technologies, Inc. Printed circuit board for galvanic effect reduction

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720915A (en) 1986-03-25 1988-01-26 True Grid, Ltd. Printed circuit board and process for its manufacture
US5585602A (en) 1995-01-09 1996-12-17 Massachusetts Institute Of Technology Structure for providing conductive paths

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111757612A (zh) * 2020-08-03 2020-10-09 湖南维胜科技有限公司 一种pcb板盲孔电镀填孔方法、pcb板制作方法及pcb板

Also Published As

Publication number Publication date
JPH09162508A (ja) 1997-06-20
KR970058448A (ko) 1997-07-31
KR100359421B1 (ko) 2003-01-24
CN1158071A (zh) 1997-08-27
DE19650492A1 (de) 1997-06-12
CN1099222C (zh) 2003-01-15
US6423904B1 (en) 2002-07-23

Similar Documents

Publication Publication Date Title
TW317070B (zh)
TW535465B (en) Electronic component device and method of manufacturing the same
GB1571367A (en) Printed circuit boards
US7326061B2 (en) Via providing multiple electrically conductive paths
US7518884B2 (en) Tailoring impedances of conductive traces in a circuit board
CN101436578A (zh) 配线基板和制造配线基板的方法
TWI298993B (en) A printed circuit board and its fabrication method
KR102447839B1 (ko) 회로 기판 및 이를 포함하는 전자 기기
JP4765849B2 (ja) 回路材および該回路材を収容した車載用の電気接続箱
CN108925034A (zh) 一种金手指的加工方法及金手指多层线路板
US6192580B1 (en) Method of making laminate printed circuit board with leads for plating
JP4669338B2 (ja) プリント配線板及びその製造方法
KR900005305B1 (ko) 종단 회로의 배선 구조
CN109803494A (zh) 电路板及其制造方法
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
US20090151986A1 (en) Method of manufacturing wiring board, wiring board, and semiconductor device
JPH05152702A (ja) プリント配線板
CN102387673B (zh) 多层电路板的加工方法
US20070012476A1 (en) Circuit board with plating bar
CN112566390B (zh) 多层柔性线路板及其制备方法
JPH10233563A (ja) プリント配線基板及びその製造方法
CN117979542B (zh) 一种电路板电源结构及制作方法
JP2517315B2 (ja) 電子回路パッケ―ジ
JPH08264938A (ja) プリント配線板とプリント配線板の接触パッドとメッキ・バーの接続方法
JP2736052B2 (ja) 半導体装置