經濟部中央梂準局負工消費合作社印製 A7 _B7___五、發明説明（1 ) 〔產業上之利用領域〕 本發明係關於快閃記憶tt的感應系統的佈局容易化， 高速化。 〔先行技術〕 圖3 0顯示以往例。此係記載於1994 Symposium on VLSI Circuits, Digest of Technical Papers 的第 6 1 〜6 2頁。在本以往例中，相對於連接到記憶體單元MC v的1條L，配置有兼做感應放大器及寫入用閂鎖 鼇路的感應閂鎖S L。位元線B L及感應Μ鎖的I 0端點 係由以TR控制的MOS M2來連接，再者，由以與感 應閂鎖的I 0端點输入到閘極的M3串聯連接，並由PG 所控制的Μ 1 ，而依感應閂鎖的狀態便能夠控制每一條位 元線是否要充電。由此，如上述文獻所記載的便能夠確定 每一個位元，也能夠使寫入後的記憶體單元的臨界値電壓 分佈變小"再者，MD係由DDC所控制而進行位元線放 電的MOS，SET所控制的MOS係用以在一開始設定 (set) S L使I 0端點變成高位準（level)的MOS。 VSA爲感應閂鎖等的電源，VWEL爲記憶體單元的井 (well) «源。在如此的實施例中，每一條位元線B L均 配置Ml〜M3 ，SL。再者，在感應動作中，預先將位 元線B L充電，並將其在記億體單元MC放電，並使由記 憶《單元的情報的差產生的位元線B L的放電後的電壓差 在感應閂鎖S L而讀出。再者，在特開平5 — 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X29?公釐） ~ (請先閲讀背面之注意事項再填寫本頁) 袈· --訂 經濟部中央揉準局貝工消費合作杜印製 3〇7G〇9 A7 _____B7五、發明説明（2 ) 1 5 9 5 8 6中記載了在各位元線設置閂鎖電路，並設置· 由複數的位元線所共有的感應放大器者。 〔發明所欲解決之課題〕 但是，隨著記憶镫單元的微細化，粟m腾單&直迤局 二節距與周邊電略的佈局節鹿的整合變的很困難。特別是， 使記憶體單元變更微細化的技術革新一直在進步，而使將 電路上爲複雜的周邊電路與記憶髏單元的微細化整合便變 的很困難。特別是，直接驅動記億體單元，及，如上述以 往例的，鼴出來自於記愫體單元的信號的周邊電路的佈局 更是困難。 再者，爲減少晶粒面稹，要使讀出來自記憶體單元的 ....... ·· . - 一-·----- —— -- —— - . . m. i ji路’即是，感應放大器的數目減少’則若是 將镡多個記憶體單元連接到一個麋嗶放.大器，則位元線的 寄生電容會變大。因此，在如以往例的，將位元_做前置 蓋《並將此電荷以記憶體單元的電流放電的方式中，將m 荷放重直到感應放大器能殉软大爲止所需要的時間會變長 。特別是，在爲了達成低電力化及高信賴化而使電源電應 下降的場合，記憶髏單元的讀出電流會減少而成爲重大的 問題。 〔用以解決課題之手段〕 v 爲了解決此問題，在本發明中，分開的設置感應放大 器及閂鏔，而且，將感應放大器以開關來切換而由複數的 (請先闖讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家樣準（CNS ) A4规格（2.10X297公釐） 經濟部中央橾準局MC工消费合作杜印裂 A7 B7 ___五、發明説明（3 ) 位元線所使用。再者，在位元線與感應放大器間插入 MOS，並對記憶髗單元側的位元線的電位前置充《到比 此MO S的閘極電壓低臨界値電壓的電Μ。 作用〕 因爲感應放大器與閂鎖係分開的設置，所以能夠獨立 的設計主要是進行類比動作的感應放大器與主要是進行數 位動作的閂鎖。即是，在感應放大器中爲了抑制製造差異 所以使用閛極長較長的MOS，而因爲在閂鎖中其必要性 較小所以能夠使用閘極長較短的MO S。而且，因爲係將 感應放大器以開關來切換的使用複數的位元線，所以佈局 節距會成爲記憶體單元的佈局節距的複數個份，而使佈局 變的容易。再者，在讀出動作之時，因爲閂鎖電路係分離 於位元線外，所以位元線的寄生電容會變小而使讀出變的 容易。 再者，藉由對位元線前置充電到比插入於位元線與感 應放大器間的MOS的閘極低臨界値電壓，當記憶體單元 開（ON )時，記億體單元側的位元線的憲位會保持在此 電位，而僅有感應放大器側會放電。因此，不需要使寄生 電容大的位元線放電，僅由插入的MO S使感應放大器側 的寄生電容放電即可。因此，能夠做出高速動作。 〔實施例〕 圖1係顯示本發明的第1實施例的圖。D 1 1〜 (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度逋用中國國家橾準（CNS ) M規格（2.10X 297公釐） 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（4 ) D 2 8係位元線而在其與位元線的交點配置記憶體單元 Ml 1〜Ml 1 6。位元線實際上係複數條，並由字元線 及資料線選擇塞滿在2度空間內的記億體單元。S 1 1〜 S 2 2係放大記憶體單元的電流的感應放大器，從開關 S 1 1 1到S 2 2 4共用4條位元線。再者，因爲配置於 起億體單元陣列A R Y的左右的位元線係毎一條均分隔於 左右，所以感應放大器係以位元線8條份的節距而配置。 由此，能夠容易的進行感應放大器的佈局。位元線係由開 關S L 1 1 1〜S L 2 2 4而以一對一連接到閂鎖 LI 1 1〜L 2 2 4。在此閂鎖中收蒇著記憶體單元的寫 入的必要的情報，藉由同時將對應的電壓加到記憶體單元 便能夠縮短寫入的時間。因爲此閂鎖僅是保持對應於1或 0的電壓，相較於感應放大器，並不需要太注意佈局上的 寄生電容及電阻的對稱性及製造差異。因爲在本發明中係 獨立的設置閂鎖及感應放大器，所以能夠閂鎖對每一位元 線做佈局。由感應放大器所放大的信號則由Y選擇開關 Yl 1〜Y2 2 ，經由10線101 ，1〇2而送到圖所 未示的後段主放大器（main amplifiier)。 2.顯示本發明的讀出的程序（sequence)例。將以 —條位元線W 1所選擇的記憶體單元的情報，以感應放大 器放大，再從感應放大器將信號送到I 0線。其特徽爲： 因爲在複數條的位元線共用感應放大器，所以感應放大器 的信號放大及將信號轉送到I0線均要重復所共用的位元 _的條數次。再者，在左右的感應放大器動作時，使相鄰 本紙張尺度適用中國國家標準（CNS ) Α4規格（2.10X297公釐） 11---1-----C !衣-- (請先閲讀背面之注意事項再填寫本頁) Λ—訂 A7 B7 經濟部中央標準局員工消费合作社印製 五， >發明説明 ( 5 ) 1 的 位 元 線 不 會 被 選 擇 0 由 此 9 能 夠 減 少 位 元 線 間 的 干 渉 0 · 1 | 此 爲 9 在 如 圚 1 的 構 成 中 在 如 以 往 的 9 使位 元 線 全 體 在 1 I 記 憶 體 單 元 放 電 的 方 式 中 特 別 有 效 〇 1 1 | 首 先 9 選 擇 字元 線 W 1 並 選 擇 開 關 S S 1 1 1 9 請 先 VI 1 S S 1 2 1 t S S 2 2 2 0 由 此 位 元 線 D 1 1 > D 1 4 讀 背 1 1 > D 2 1 9 D 2 4 與 感 應 放 大 器 連 接 9 而 記 憶 體 單 元 之 注 I 意 1 I Μ 1 1 9 Μ 1 4 Μ 1 9 9 Μ 1 1 2 的 情 報 會 出 現 在 位 元 事 項 1 I 再 1 丄 線 〇 其 後 9 打 開 感 應 放 大 器 S 1 1 9 S 1 2 9 S 2 1 > 填 本 S 2 2 並 放 大 信 號 0 此 時 9 在 放 大 之 前 > 也 可 以 關 掉 開 關 頁 1 I S S 1 1 1 S S 1 2 1 9 S S 2 1 2 9 S S 2 2 2 9 在 1 I 除 去 大 的 位 元 線 髦 容 之 後 再 做 放 大 〇 在 感 ate 應 放 大 器 得 到 充 1 1 份 的 信 號 時 ， 依 序 切 換 Υ 選 擇 開 關 » 而 將 信 號 轉 送 到 I 0 1 訂 線 0 I 0 線 的 信 號 則 被 送 到 後 段 主 放 大 器 > 在 那 裹 放 大 並 1 输 出 0 在 轉 送 到 I 〇 線 結 束 時 > 移 往 讅 出 下 一 個 記 憶 體 單 1 1 元 0 選 擇 開 關 S S 1 1 2 9 S S 1 2 2 » S S 2 1 3 > 1 | S S 2 2 3 0 由 此 位 元 線 D 1 3 ， D 1 6 9 D 2 3 > I D 2 6 連 接 到 感 應 放 大 器 0 此 後 9 將 此 信 號 在 感 應 放 大 器 1 1 1 放 大 9 並 轉 送 到 I 0 線 0 在 這 些 動 作 中 9 可 以 是 僅 選 擇 字 I 元 線 而 動 作 9 也 可 以 是 在 毎 次 感 應 放 大 器 動 作 時 均 重 新 選 I L 擇 而 動 作 0 由 以 上 的 動 作 9 便 能 夠 將 以 — 條 字 元 線 W 1 1 所 選 擇 的 記 憶 艚 單 元 的 情 報 讀 出 0 1 \β 3 願 示 寫 入 的 程 序 例 0 其特 微 爲 首 先 從 I 0 線 寫 1 1 入 情 報 到 感 atg 應 放 大 器 並 將 轉 送 複 數 的 感 應 放 大 器 內 的 情 1 趣 到 閂 鎖 的 動 作 重 覆 與 共 用 感 應 放 大 器 的 字 元 線 的 條 數 相 1 本紙浪尺度適用中國國家揉準（CNS ) A4規格（2.丨0X297公釐） A7 B7 經濟部中央搮準局貝工消费合作社印製 五、發明説明（6 ) 同次，並在將情報收藏到所有的閂鎖之後，再將對應此情. 報的電壓同時加到記憶體單元。即是，首先打開開關 Y 1 1 ，Y 2 1。由此，將I 0線的情報載入（丨oad )到 感應放大器S11，S21。其次，打開開關Y12 ， Y2 2，這次將10線的情報載入到感應放大器S 1 2， S2 2。雖然，在圖1中僅顯示了這一部份，但是，實際 上係將此動作重覆感應放大器的數目次。其次，將此感應 放大器內的賫料送到閂鎖。即是，打開開關SS1 1 1 ， SL111，SS211，SL211，SS121， SL1 2 1 ，SS2 2 1 ，SL2 2 1使感應放大器與閂 鎖連接。此時，位元線也變爲與對應於感應放大器內的資 料的電壓相同的電壓，此爲，將其.設爲加到記憶雔單元的 電壓。其次，在閂鎖與位元線爲連接下，僅使感應放大器 分開。因此，將開關SS111 ，S211 ，SS121 ，SS221 關關，並使 SL111 ，SL211 ， SL1 2 1 ，SL2 2 1爲打開。並將此動作重覆共用感 應放大器的位元線的數目次。此處，因爲係爲4條線共用 的例，所以重覆4次。由此動作，將情報收藏到所有的閂 鎖。其次，加上電壓到記憶體單元。因此，加上電壓到位 元線W1，並打開後述的連接位元線與記憶體單元的開關 。由此，在記憶體單元中，加上了來自位元線及位元線的 礴壓，並依照位元線的電壓而寫入情報到記憶體單元。此 時，如圖3所示的，也可以在中途使閂鎖的電源電壓變高 ，也使位元線的電壓變高。即是，改變一次寫入脈衝（P-本紙張尺度適用中國困家標準（CNS ) A4規格（2.10X 297公釐） ~ ~ (請先閱讀背面之注意事項再填寫本頁) " 經濟部中央標準局貝工消费合作社印袈 ^〇7〇dB A7 __B7五、發明説明（7 ) ulse)的前半及後半的加上電壓。由此，能夠降低超越置. (over shoot)造成的惡影響及降低在寫入周期初期的大 寫入穿越（tunnel)電流。在寫入完成時，切離閂鎖並使 位元線放電，並使字元線成爲非選擇。其後，移往在圇5 以後所說明的驗証（v e r i f y )動作。 本發明的特長之一爲獨立的設置閂鎖及感應放大器。 在前述的說明中也提到了，而在圖4整理此時的效果。首 先，閂鎖主要是進行數位動作，而感應放大器主要是進行 類比動作。而一般若是想使閘極長變短，則因製造差異所 造成的臨界値電壓的差異也會變大。而因爲臨界値電壓會 影響到感應放大器的感應能力，所以不希望有臨界値的差 異。因此，感應放大器必需使用長閘極長（如2 )者 以減少製造差異，再者，若考慮電阻及寄生電容則佈局必 需具有良好的對稱性，而比較困難。另一方面，以閂鎖的 機能而言，因爲主要是爲了保持寫入資料，所以閘極長較 小也可（如0 . 4 ju m )，在佈局上要注意的點較少，較 爲容易。此處，在以往的閂鎖，感應放大器一體型者爲了 保持感應放大器的機能需將閘極長設的比較大，在本發明 中，藉由使閂鎖與感應放大器分開，並使閂鎖的MO S電 晶體的閘極長變小，而能夠使晶粒面稹變的比以往小。再 者，若是將感應放大器與閂鎖的數目設爲相同，則因爲會 增加了感應放大器部份的面稹，所以在本發明中，使感應 放大器係由複數的位元線所共用。再者，因爲本發明的記 像體單元係不揮發性者，所以不需要如D R AM —般的進 本紙張·尺度通用中國國家橾準（CNS ) A4規格（2.10 X 297公釐），n (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局貝工消费合作杜印製 A7 B7五、發明説明（8 ) 行再寫入，而使共用感應放大器不會有問題。 在快閃記憶體中，如以以往例所說明的係對毎一位元 做驗証。圖yy顧示在圖3的寫入動作後的本發明的第2實 施例中的對每一位元的驗証。此方式的特徴爲：將閂鎖視 爲第2記憶髏單元，將閂鎖的狀態讀出到位元線，然後再 讀出記憶體單元。再者，爲了實現此點，需將連接閂鎖與 位元線的MOS的閘極電壓設爲特定値。首先，如（A) 所示的，在完成加上最初的寫入脈衝之後，進行用以驗証 的前®充《。並.顯示閂鎖的输出爲Ο V的場合及2 V的場 合。此電壓爲一例，在閂鎖的输出爲2 V的場合表示進行 寫入，而在閂鎖的輸出爲0 V時表示不進行寫入的場合。 在前置充電時，將連接閂鎖及位元線的MOS ML的閘 極髦壓開關使其爲〇 V，並將連接感應放大器及位元線的 Μ 0 S MS的閘極《壓打開使其爲V。。在此狀態下， 供應1 V + Vth的《壓到前置充電用的MOS MN的閘 極。此處，Vth爲MN的臨界値電壓。由此，使位元線被 前置充電成爲約1 V。 其次，在（B)檢出閂鎖狀態。因此，供應IV到連 接閂鎖及位元線的ML的閘極。在閂鎖的輸出爲〇 V的場 合，此成爲ML的源極（source)電壓，而因爲位元線的 前匿充電電壓的ML的汲極（drain)髦壓爲1 V，ML 的閘極電壓爲1 V，所ML會打開，而使位元線放電而成 爲如（1 一 VA)。另一方面，在閂鎖的输出爲2V的場 合，此成爲汲極*壓，因爲ML的閂鎖電壓爲1 V，位元 I.---^-----{ i-----^-訂------f (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度遑用中國國家標準（CNS ) A4規格（210X297公釐） 11 經濟部中央標準局貝工消费合作社印製 A7 _B7五、發明説明（9 ) 線的前置充《電懕的源極鬣壓爲1 V，所以在ML的閘極· 與源極間爲0V，而ML會關閉。因此，位元線的電壓會 依舊是1 V。 其次，進行記憶«單元的讀出。此時，ML爲關閉。 字元線竃壓依所欲檢証的記憶體單元的臨界値電懕，在圖 6爲例是設爲1 · 5V。此處，在（C 一 1)顯示記憶體 單元的臨界値電壓較高的場合，而（C 一 2 )顯示較低的 場合。在臨界値電壓較低的場合表示是已完成寫入的場合 ，是爲已經寫入了的記憶體單元的場合，或是由於在進行 此驗証之前的寫入脈衝使臨界値電壓降低爲所希望的電壓 的場合。（C—1)及（C—2)分別是閂鎖的輸出爲 Ο V的場合及2 V的場合。首先，在記憶體單元的臨界値 電壓較高（C- 1 )的場合，沒有電流會流入記憶體單元 。因此，位元線的電壓不會改變，在閂鎖的輸出爲〇 V的 場合_，依舊爲（1 _VA) V，而在閂鎖的輸出爲2V的 場合，依舊爲1 V。另一方面，在記憶體單元的臨界値電 壓較低的場合，因爲位元線的電荷會放遭，所以位元線的 電壓會改變。因此，在閂鎖的輸出爲ο v的場合會變成（ 1 — VA — VB ) V，而在閂鎖的輸出爲2 V的場合會變 爲（1 一 VB ) V。在成爲此種狀態後再進行感應放大器 的放大。 圚1顯示其結果。只有在閂鎖的输出爲2V，而且臨 界値髦壓爲較高的場合，才會放大爲2 V，在其它場合則 龠Ο V。此放大爲2 V的場合係指記憶體單元的臨界値電 本紙張尺度適用中國國家橾準（CNS ) A4規格（2.10X297公釐）—~~ '— *wl— a HI n.^ In ^ n^— tm m J. • , Jr i (請先閲讀背面之注意事項再填寫本頁) S07G09 經濟部中央樣準局貝工消费合作社印製 A7 B7五、發明説明（ίο) 壓較高而且酹要寫入的場合。因爲其它係指已完成寫入或. 不進行寫入的場合，所以位元線會瓣成0 V。在此狀態下 ，雖然只要加上下—個寫入脈衝即可，但是，在這之前， 必餺使此位元線的狀態配合閂鎖的狀態。特別是，在由以 此驗証之前的寫入脈衝而完成寫入的場合，雖然位元線變 成0 V但是閂鎖的输出依舊是2 V，如此的話會使寫入持 績的進行。此處，如ir 8所示的，將ml的閘極電壓設爲 vc 。如此，閂鎖的輸出會變成與位元線的大m容的電壓 相同的電壓。其後，使感應放大器分開。因爲感應放大器 係由其它的位元線及閂鎖所共用，所以會對共用的其它的 位元線及閂鎖進行與以上同樣的動作。在對全部的閂鎖及 位元線均完成後，使感應放大器分開。在此狀態下，位元 線已經連接到閂鎖，且已加上必要的電壓。在以此電壓或 是放大到所望電壓之後，選擇位元線，並選擇選擇位元線 及記憶體單元的開關，而進行寫入動作。也可以是如圖3 所示的，在中途改變位元線的電壓。 圇9顯示本發明的第3實施例。其特微爲：在打開記 憶體元時，並不是將位元線D 1 1的全《電荷全部放電 ，而是僅放《 —部份的II荷。因此，在感應放大器S 1 1 及其之間設置MOS MN1。此閘極信號爲SS 1 1 1 ，且MN 1能夠兼做實施例1的同名的開關。再者，若將 連接到MN1與感應放大器的端點設爲SN1 ，則在此處 設置執行前置充氰的MOS MP 1。此閘極信爲PC ° 苒者，在D 1 1的前端設置放電（discharge)用的 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準（CNS ) A4規格（2.10X297公釐） 13 A7 B7 經濟部中央橾準扃貞工消费合作社印¾ 五、 發明説明 ( 11 ) 1 I Μ 0 S Μ Ν 2 9 而 此 閘 極 的 侰 號 爲 D D C 0 而 S A 則 爲· 1 1 感 應 放 大 器 的 起 動 佰 號 0 1 1 1 0 來 說 明 此 構 成 的 動 作 及 特 長 0 將 D 1 1 及 /—\ 請 先 閱 1 S Ν 1 設 爲 在前 個 周 期 已 完 成 放 % 〇 首 先 > P C 從 高 位 準 切 換 成 低 位 準 9 S S 1 1 1 成 爲 V P 1 的 位 準 0 此 處 讀 背 ir 1 1 將 V P 1 設 爲 與 V C 相 同 或較 其 爲 低 0 如 此 > S N 1 會 被 之 注 意 1 I 1 充 m 到 V C 〇 在 Μ N 1 中 汲 極 連 接 到 S N 1 > 而 閘 極 爲 事 項 1 | 充 罨 再 jti S S 1 1 1 、 源 極 爲 D 1 1 〇 由 此 ， D 1 1 被 到比 寫 S S 1 1 1 的 m m V P 1 低 Μ N 1 的 臨 界 値 m V t h 的 電 頁 '—^ 1 1 壓 V P 1 一 V t h 〇 在 此 狀 態 下 > 使 P C 爲 高 位 準 並 關 閉 1 I Μ P 1 9 並 選 擇 位 元 線 W 1 1 0 若 是 記 憶 髏 單 元 的 臨 界 値 1 1 電 壓 係 在 較 低 的 狀 態 9 則 電 流 會 流 入 記 1·^·» m 體 單 元 > 使 1 訂 1 D 1 1 的 位 準 下 降 〇 但 是 因 爲 S N 1 的 的 電 壓 比 D 1 1 1 高 9 所 以 由 Μ N 1 而 將 D 1 1 充 電 到 V P 1 — V t h 的 位 準 1 1 0 由 此 9 D 1 1 的 位 準 幾 乎 不 改 變 5 而 僅 S N 1 的 位 準 改 1 1 變 0 此 動 作 使 S N 1 的 位 準 持 績 的 比 D 1 1 爲 高 0 由 此 9 1 若 僅 在 此 條 件 被 保 持 的 期 間 選 擇 字 元 線 ， 則 因 爲 實 效 上 具 1 1 有 較 大 寄 生 電 容 的 位 元 線 D 1 1 不 會 放 電 而 僅 由 寄 生 電 1 [ I 容 1; 較 小 的 S N 1 放 即 可 9 所 以 放 電 時 間 可 以 變 少 0 在 1 [ 非 選 擇 字 元 線 後 9 將 S S 1 1 1 做 爲 低 位 準 並 在 電 性 上 與 1 S N 1 及 D 1 1 分 開 0 其 後 f 切 換 S A 使 感 rms 應 放 大 器 動 作 1 1 並 放 大 信 號 〇 因 爲 僅 放 大 S N 1 的 端 點 即 可 9 所 以 能 夠 使 1 | 感 應 放 大 器 以 高 速 及 低 消 耗 « 力 的 動 作 〇 此 時 切 換 I D D C f 打 開 Μ N 2 並 使 位 元 線 D 1 1 放 電 0 這 是 因 爲 即 1 1 本紙張尺度逋用中國國家橾準（CNS ) A4規格UlOX 297公釐） 經濟部中央梯準局員工消費合作社印製 A7 B7五、發明説明（12 ) 使感應放大器動作，位元線會因MN 1而與S N 1的端點. 分開，所以無法充份的放電的緣故。 圓1\Υ係顯示第3實施例的第2動作例的圓。與第1 動作例不同之點爲：在完成前置充電後，使SS1 1 1的 電壓從VP1下降到VP2。其理由爲：Dl 1雖然由 MN 1而被前置充電到VP 1 — Vth，但是臨界値電壓 Vth會因電流量等而改變，所以即使是在前置充電一旦完 成的狀態下，在切斷P C時，有時也還會有微小的電流會 流勖。因爲本來S N 1的鼇容就很小，所以有時候因爲此 電流而在S N 1出現明顯的電壓變化。爲了避免這種情形 ，在Dl 1前置充電到VPl-Vth之後，將MN1的閘 極電壓設爲比VP 1小的VP 2。如此，MN 1會完全的 關閉。與第1動作例相較，在動作時，雖然如果不首先由 記憶體單元將D 1 1的電位提高到VP 2 - Vth，則信號 便不會出現在SN1，但是VP1及VP2的差只要是約 0 . 1〜0 . 2V即可。由此，便能夠使提高時間的增加 變小，安定的使Dl1的電壓變化變小，也使SN1的電 壓變化$大。其它的動作則與第1實施例相同。 άΛ 2 係顯示本發明的第4實施例的圖。爲第3實施 例的方式的改良方式。在第3實施例的第2動作例中，雖 然係使閘極《壓改變，但是在本實施例中，設置ΜΝ 3， 而將Dl 1前置到高於VP1— Vth。即是，如圖1 3所 示的，將MN3的閘極僧號RPC的位準設爲VP3，並 將D 1 1前置放電到VP 3 — Vth。此Vth爲MN 3的臨 in- ^^1 1 n^i nn a^in 1^1^1 ^ ml UK t^n - ^i (請先閲讀背面之注意事項再填寫本1) 本紙張尺度遑用中國國家搮準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（13 ) 界値。只要將此VP 3 — Vth設定爲比VP 1 _Vth要高· 0 . 1〜0 . 2V即可。如此，MN1會完全關閉，雖然 如果不首先由記憶體單元將D 1 1的髦位提高到VP 1 -Vth，則信號便不會出現在SN1 ，但是此提高時間的增 加很小。其它的動作則與第1的實施例相同。 在以上的第3及第4實施例中，能夠將第1實施例的 讀出動作例及第2實施例組合而一併使用。只要將MP 1 連接到第2實施例的感應放大器及連接MS的端點，並使 位元線前置充電到比MS的閘極電壓低Vth即可。MN在 將第4實施例的動作與第2實施例組合時係必要的。只要 閂鎖狀態檢出時的ML的閘極'電壓比此被前置充電了的位 元線電壓爲低，便能夠進行第2實施例的動作。 經濟部中央揉隼局貝工消费合作社印製 —1^---;-----C i— (請先閲讀背面之注意事項再填寫本頁) 圖14係顯示本發明的第5實施例的圓。與第1實施 例的不同點爲：設置了開關ST1 1〜ST2 2 4。由此 ，便能夠使感應放大器及閂鎖的電路與位元線的大寄生電 容分開。由此，因爲能夠實現僅在感應放大器及閂鎖之間 進行資料的交換，所以能夠使其低電力化。圖1 5顯示進 行如此的動作的例子。 在^ 1 5中，以1單元記憶複數的情報的多値記憶爲 例。將記憶體單元設爲具有如圓15 (b)所示的臨界値 電壓的分佈。由此，若將字元線的電壓設爲VW 1 ，則具 有最低臨界値電壓的分佈的記億體單元會打開。若是設爲 VW2則具有下面2個分佈之一的記憶體單元會打開，若 設爲VW3，則下面3個之一會打開。爲了回到2値賫料 本紙張尺度逋用中國國家標準（CNS ) A4规格（2丨0X297公釐） -16 - A7 B7 經濟部中央揉隼局貝工消費合作社印裝 五 *發明説明 ( 14 ) 1 I 9 m 要 —* 旦 收 藏 這 些 資 料 9 其 後使 用 這 些 資 料 而 做 簡 單 的. 1 1 羅 輯 動 作 0 在 收 繭 此 資 料 時 9 在 本 發 明 中 9 如 在 讀 出 圖 1 1 5 的 記 憶 體 單 元 Μ 1 1 的 場 合 9 只 要 —«. 邊 在 感 應 放 大 器 1 改 變 字 元 線 電 壓 $ 一 邊 將 各 資 料 收 蒇 到 共 有 感 應 放 大 器 的 請 先 閲 閂 鎖 即 可 0 由 此 9 在 感 應 放 大 器 與 閂 Α/Κ 頻 之 間 必 需 進 行 資 料 讀 背 4] 1 1 的 交 換 0 此 時 9 若 位 元 線 的 電 容依 舊 是 在 連 接 的 狀態 9 則 之 注 意 1 1 1 消 耗 電 力 會 變 大 0 若 使 用 第 5 實 施 例 9 則 在 這 種 場 合 能 夠 事 項 I 分 開 位 元 線 而 降 低 消 耗 電 力 0 具 體 而 言 9 如 圖 1 5 ( C ) 再 % 寫 本 1 所 示 的 9 首 先 9 將 位 元 線 W 1 的 電 壓 設 爲 V W 1 0 此 時 的 頁 1 1 Μ 1 1 的 資 料 在 感 應 放 大 器 S 1 1 放 大 0 其 次 在 1 1 S T 1 1 1 S Τ 1 1 4 爲 關 閉 的 狀 態 下 > 打 開 1 S S 1 1 1 及 S L 1 1 1 並 將 S 1 1 的 資 料 轉 送 到 1 訂 1 L 1 1 1 〇 並 使 S S 1 1 1 及 S L 1 1 1 '· 旦 關 閉 0 其 次 1 r 將 字 元 線 W 1 的 電 壓 設 爲 V W 2 並 在 S 1 1 讀 出 Μ 1 1 1 1 的 資 料 0 此 後 在 S Τ 1 1 1 S Τ 1 1 4 爲 關 閉 的 狀 態 1 1 下 9 打 開 S S 1 1 2 及 S L 1 1 2 並 將 S 1 1 的 資 料 轉 送 I 到 L 1 1 2 〇 同 樣 的 將 在 將 字 元 線 W 1 的 電 壓 設 爲 1 1 V W 3 時 的 資 料 轉 送 到 L 1 1 3 0 在 此 處 9 雖 然 係 說 明 了 1 f 1 Μ 1 1 9 同 樣 的 9 將 連 接 到 W 1 的 其 它 4 個 記 憶 體 單 元 的 1 ι 每 — 個 的 字 元 線 電 壓 收 藏 到閂 跟 內 以 做 爲 V W 1 V W 3 的 電 壓 0 其 次 9 轉 送 各 閂 鎖 的 資 料 0 此 時 9 S T 1 1 1 L 1 S T 1 1 4 —— 直 是 在 關 閉 的 狀 態 如 ( d ) 所 示 的 使 閂 1 鎖 的 內 容 經 由 感 應 放 大 器 而 轉 送 到 I 0 線 I 0 1 0 如 此 例 1 般 的 9 在 第 5 實 施 例 中 9 能 夠 在 將 位 元 線 的 容 分 離 的 1 尺 張 紙 本 準 標 家 國 國 中 用 適 2'1 釐 公 7 29 A7 B7 經濟部中央橾準局貝工消費合作社印製 五、發明説明（15 ) 狀態下進行感應放大器與閂鎖的資料轉送。 圖‘ 6顯示適用以上的本發明的記憶«單元陣列的例 。在此記憶體單元陣列中，連接到字元線Wl 1〜Wlm 的記憶體單元，如圖所示的，也連接到各單元的源極及各 單元的汲極，而爲BS1 1 ，BD1 1 ，BS1 2 ，· BD 1 2。此連接係由埋入擴散層配線所達成。這些連接 了的汲極BD1 1 ，BD1 2則由SD所控制的開關 MOS而連接到位元線D1 1 ，D1 2。再者，連接了的 源極B S 1 1 ，B S 1 2則由S S所控制的開關Μ 0 S而 連接到共通源極線CS。藉由打開由SD所控制的開關 MOS，便能夠供應位元線的《壓到記憶體單元，再者， 藉由打開由SD，SS所控制的兩個開關MOS，便能夠 在選擇字元線時，使記憶體單元的電流從位元線流到共通 源極線。這些元件係製作於井（well)中，加上電壓到此 井中的端點爲VWE。 圇顯示選擇了圖1 6的記慷體單元陣列時的外加 電壓例。在消去時加上1 2 V到位元線，並加上一 4 V到 井電壓VWE。由此，字元線及井電壓的電壓差會在浮動 閘極（floating gate)與井之間產生電荷的移動，而使 記億髏單元的臨界値電壓變高。因爲對共通源極線也加上 一 4 V，所以會成爲如圖所示的外加電壓。在消去動作時 ，因爲加上一 4V到SD，與設爲0V的位元線的電壓無 關。因此，以本發明到目前爲止的說明便足夠，而可省略 消去的說明。在寫入時，依是否要寫入而加上4 V/0 V 本紙張尺度適用中困國家標準（CNS ) A4規格（210X297公釐）~ ~ 11^ flm mV i^n n^— —^i·— i· nn 1 、 - · J:^i (請先閲讀背面之注$項再填寫本頁) 經濟部中央梂準局貝工消费合作社印製 A7 B7 五、發明説明（16 ) 到字元線，並加入一9V到字元線。在寫入動作中，雖然· 外加4 V到連接字元線的記憶雅單元的汲極，_ 9 V到字 元線的電壓差會使電荷移動，在汲極爲〇 V的場合，《壓 差很小而電荷的移動也非常小。由此動作，因爲加上位元 線的電壓到記憶體單元，所以使S D的電壓爲7 V並使開 關MOS完全的打開。此時，記憶體單元的源極BS1 1 會變成浮動（floating) F。 在如圖1 7所示的一9V及1 2V的快閃記憶體中， 因爲使用了絕對値大的電壓，所以MO S的耐壓設計很重 要。此處，圇8顯示MO S氧化膜摩的使用率。若將 MOS的氧化膜厚度做成可用於如12V的高電壓，則在 如以後外部電源《壓約下降2 V時，則以此電壓而動作的 時鐘信號（clock)及主放大器等的速度會變慢。再者， 以目前的穿透（tnnel)氧化膜的特性而言，很難也使高 «壓下降以配合電源電壓。因此，除了記憶髏單元用之外 ，最好是再準備兩種類的周邊電路用的氧化膜，並將其適 材逋所的使用。但是，在快閃記憶體的晶粒內，在本實施 例所敘述的例也是一樣，因爲係爲4V，7V等的電壓， 即使是使厚氣化膜者配合晶粒內最高的電壓，仍存在著應 使薄者與何者配合的問題。在圚18中，以感應放大器爲 薄膜系統。在本實施例中，在感應放大器產生4 V，而爲 了將此《壓傅到位元線，必需將TR設爲約7 V。並將此 7 V的可能的氧化膜厚設爲薄膜系統。而以此7 V爲薄膜 系統與厚膜系統的界限。另外，也能夠將4 V勖作的感應 本紙张尺度逋用中國國家標準（CNS ) A4規格（2.10X297公釐） (請先閲讀背面之注意事項再填寫本頁) —訂 307009 B7 經濟部中央樣準局貝工消费合作社印製 五 *發明説明 ( 17 ) 1 I 放 大 器 設 爲 厚 膜 系 統 〇 此 時 1 因 爲 薄膜 系 統 僅 爲 在 外 部 電. 1 源 電 壓 下 所 動 作 的 部 份 * 能 夠 將 其 設 的 比 配 合 7 V 的 場 合 1 更 薄 0 再 者 9 雖 然 並 沒 有 顯 示 在 圖 1 8 內 ί 在 內 部 電 壓 產 請 先 Μ 生 電 路 也 注 意 所 選 的 界 限 電 歷 而 分 別 的 使 用 薄 膜 系 統 及 厚 讀 1 膜 系 統 0 背 ft 1 圚 1 V爲 本 發 明 的 第 6 實 施 例 9 並 具 髄 的 顯 示 了 m 路 之 注 意 1 1 1 構 成 0 在 包 園 記 憶 镰 單 元 陣 列 A R Υ 的 兩 側 9 配 置 了 主 事 項 1 | 開 關 部 份 的 再 ά 人 要 是 閂 鎖 及 感 應 放 大 器 共 用 L C 1 L 寫 本 L C 8 L > L C 1 R L C 8 R 9 及 > 主 要 是 感 應 放 大 器 頁 Sw*» 1 1 及 Υ 系 統 的 解 碼 器 « 路 的 S C 1 L > S C 1 R 〇 由 1 I R Ρ C 0 R Ρ C 3 所 控 制 的 Μ 0 S 係 前 置 充 電 位 元 線 的 1 Μ 〇 S > 爲 了 要 很 準 碓 的 前 置 充 電 位 元 線 » 將 此 Μ 0 S 的 1 訂 閘 極 長 設 定 的 較 長 0 由 D D C 0 «-Ν-/ D D C 3 所 控 制 的 1 I Μ 〇 S 係 對 位 元 線 放 電 的 Μ 〇 S 0 由 D Τ R 所 控 制 的 1 1 Μ 0 S 係 用 以 將 位 元 線 與 閂 鎖 感 應 放 大 器 部 分 開 的 1 1 Μ 0 S 由 Τ R 0 T R 3 所 控 制 的 Μ 〇 S 係 感 應 放 大 器 严 1 共 用 開 關 Μ 0 S 9 在 將 在 第 3 及 第 4 實 施 例 說 明 的 位 元 線 1 1 也 使 用 於 前 置 充 η 方 式 的 場 合 將 其 閘 極 長 設 的 較 長 0 I S Τ R 0 S Τ R 3 係 連 接 閂 鎖 及 位 元 線 的 Μ 〇 S 而 1 1 V L Ν 0 9 V L Ρ 0 V L Ν 3 1 V L Ρ 3 係 閂 鎖 的 源 端 點 0 閂 鎖 的 閘 極 長 係 短 — 點 較 好 0 再 者 > 雖 然 由 以 1 Τ R 0 Τ R 3 所 控 制 的 感 應 放 大 器 共 用 開 關 Μ 0 S 而 使 1 位 元 線 D 1 1 9 D 1 3 9 D 1 5 > D 1 7 整 合 於 Ν 1 9 但 .1 · | * 在 佈 局 時 9 因 爲 此 Ν 1 的 配 線 横 穿 過 閂 鎖 9 所 以 f 最 好 本紙張尺度適用中國國家梯率（CNS > A4規格（2.10X297公釐） A7 B7 經濟部中央橾隼局貝工消費合作社印裝 五、發明説明（18 ) 使用多層的金屬配線。譬如說，在使用金属3餍時，在閂· 鎖的電路內使用第1層，在閂鎖的電源使用第2層，而將 N1佈局在其上的第3層。以上雖是指LC12的部品， 但是其它的LC 2 L〜LC 8 L，LC 1 R〜LC 8 R也 是同樣的。其次，在SC 1 L中，由PSA所控制的 MO S係在第3及第4實施例所說明的方式中的位元線前 置充電用的MOS，其電源爲VSA。S 1 1〜S 1 8係 包含感應放大器及平衡用的MO S的電路，E Q則爲此平 衡起動信號。由以YS 1 ，YS 2所控制的MOS而進行 10線的IOO〜103，0〜Τ·ϋ~ 3及感應放大器 間的信號的傳送。V R爲感應放大器的參照電壓，由以 S V R所控制的MO S而加到感應放大器。若感應放大器 的輸出全部爲1或0，則EALL，WALL的其連接到 其汲極的M0S的任一側會全部關閉。由此，在寫入或消 去時，便能夠判定是否所有的記憶髏單元均變成所望的臨 界値。譬如說，如在第2實施例所說明的驗証後，因爲若 記憶體單元變成所望的臨界値，則感應放大器的位元線側 會變成0V，所以《流無法流入WALL。若檢出此現像 則便能夠知道寫入已完成。YS 1，YS 2將前置解碼（ pre-decode)信號 AYi』；Y 0，Y 1 在 SC 1 L 中的羅 辑電路中解碼。以上雖係SC 1 L中的部品，但SC 1 R 也是由同樣的部品所構成。 使用2 0〜圚2 2來說明第6實施例的動作例。在 以下的說明中，小寫i ，j係顯示T R 0〜T R 3等的數 本紙張尺度逋用中困國家標準（CNS ) A4规格（2.10X297公釐）~7" '~ ―I.---：-----i π-- (請先閲讀背面之注意事項再填寫本I·) 訂 A7 B7 經濟部中央揉準局貝工消费合作社印製 五 、發明説明 ( 19 ) | 字 的 0 9 1 等 0 1 圚 2 0 係 顯 示 第 6 實 施 例 的 第 1 動 作 例 的 圆 9 係 爲 讀 1 出 的 動 作 例 0 將 被 前 置 充 了 的 位 元 線 全 髏 在 被 選 擇 了 的 1 記 憶 镫 單 元 放 電 » 並 將 其 結 果 放 大 的 例 子 0 動 作 係 分 爲 ·· 請 先 閲 位 元 線 放 電 9 位 元 線 前 置 充 電 9 位 元 線 選 擇 9 放 大 9 轉 送 讀 背 ft I 1 1 等 階 段 ( ph as e ) < >首先 >切換位址A L而選擇所望的字 之 注 意 1 I 元 線 0 此 處 9 在 D T R 爲 高 位 準 狀 態 下 將 D D C 設 爲 事 項 1 I 再 1 L 高 位 準 9 並 對 位 元 線 放 電 0 其 次 9 將 T R i 及 S V R 設 爲 填 本 I 高 位 準 9 並 將 感 應 放 大 器 的 位 元 線 側 及 位 元 線 前 置 放 電 到 頁 1 1 比 R P C ί 的 信 號 位 準 低 V t h 9 並 將 感 應 放 大 器 的 另 — 方 1 I 設 爲 V R 的 壓 0 其 後 選 擇 字 元 線 0 由 此 > 依 記 憶 體 單 1 元 的 情 報 9 位 元 線 所 放 電 的 量 會 不 同 〇 在 字 元 線 下 降 後 9 1 訂 1 將 T R i 設 爲 低 位 準 > 並 使 位 元 線 與 感 應 放 大 器 分 離 〇 在 1 此狀 態 下 5 切 換 感 應 放 大 器 起 動 信 P P > P N 並 放 大 位 元 1 線 的 電 壓 及 V R 的 電 壓 差 0 其 後 > 切 換 Y S 1 9 Y S 2 並 1 1 输 出 感 應 放 大 器 的 情 報 到 I 0 線 Ο 此 動 作 9 雖 然 在 第 6 實 1 施 例 圖 中 只 記 載 了 2 個 Y S 1 但 是 * 際 上 需 要 反 覆 許 多 1 I 次 0 其 後 9 關 閉 感 應 放 大 器 並 由 E Q 做 平 衡 0 如 此 便 1 1 能 夠 使 甩 第 6 圓 而 進 行 讀 出 動 作 〇 1 I 圖 2 1 係 顯 示 第 6 實 施 例 的 第 2 動 作 例 的 圖 9 顯 示 寫 入 用 的 資 料 閂 鎖 及 寫 入 動 作 0 在 資 料 閂 鎖 動 作 中 9 改 變 位 1 1 址 並 從 I 0 線 收 藏 情 報 到 所 有 的 感 應 放 大 器 > 並 將 其 全 部 I 轉 送 到 閂 鎖 的 動 作 返 覆 的 進 行 共 用 感 應 放 大 器 的 位 元 線 的 .1 -I 數 次 0 由 此 9 因 爲 使 寫 入 情 報 收 藏 到 全 閂 鏔 內 > 所 以 > 1 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） -22 - A7 B7 經濟部中央揉準局貝工消費合作社印製 五、發明説明（20 ) 其後，將對應此情報的電壓加到記慷髏單元，並其與字元. 線的電壓差而進行寫入。具體而百，首先，送必要的資料 到10線，選擇YS i並將此資料寫入感應放大器。關閉 此Y S i並送下一個資料到I 0線，改變住址，選擇 Y S i ，並將此資料寫入到對應的感應放大器。並將此動 作重覆感應放大器的數目次。在將資料收藏到全感應放大 器後，選擇TR0及STR0，切換VLPO ，VLN0 •，並將感應放大器的資料轉送到閂鎖。此時，電壓也會出 現在對應的位元線。此也可以做爲寫入時的電Μ。在轉送 完成後，使只有TR 0成爲非選擇狀態，並分隔感應放大 器。其後，再一次的，經由I Ο線而切換住址並將資料寫 入到感應放大器。在完成全感應放大器的寫入之後，與上 一次同樣的，將感應放大器的資料轉送到閂鎖。這一次是 選擇TR1及STR1 ，切換VLP1 ，VLN1並將感 應放大器的資料到閂鏔。並將此動作，在第6實施例圊的 例爲重覆4次，便可使資料收藏到所有的閂鎖。其次，移 到寫入動作。在位元線中已因爲已經選擇了STRi ，所 以會出現來自閂鎖的電壓。可以不改變此電壓，也可以依 需要而將其放大。爲了放大，只要將VLNQ，VLP0 〜VLN3，VLP3的電壓差變大即可。在此狀態下， 如加上- 9 V到字元線，並選擇連接記憶體單元及位元線 的開關的話，便會開使進行寫入。在完成寫入後，使字元 線及STRi變成非選擇狀態。 圆2^2 爲顯示第6實施例的第3動作例的圖，顯示接 l··—,,---..-----f .4------,1 l--1 {請先閲讀背面之注意ί項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 經濟部中央標隼局貝工消费合作社印裝 A7 B7五、發明説明（21 ) 著第2動作例進行的驗証動作。首先，選擇DDC並對資. 料線放電，其後，使TR i及SVR爲高位準，並使感應 放大器的位元線側及位元線前置充電到比RPC i的信號 位準低Vth，並使感應放大器的另一邊爲V R的電壓。在 完成前置充電後，使SVR及RPC ί爲非選擇。在此狀 態下，選擇STRi ，並設爲約IV左右。由此，如在第 2實施例中所說明的，由閂鎖狀態而使位元線放電。其後 ，選擇字元線，並將記憶體的狀態讀出到位元線。在一定 時間，選擇字元線後，切換P P及P N並放大位元線的信 號。其後，將此感應放大器的資料寫入到閂鎖。並將此動 作對共用感應放大器的所有位元線進行。由此，在位元線 中，如第2資施例所說明的是否寫入而會出現不同的信號 。此後，進行圖21的後半所示的寫入，並反覆的驗証及 寫入直到所有的記憶體單元均成爲所望的臨界値電壓爲止 〇 圖2xy爲顯示本發明的第7實施例的圓，係一面將包 園記憶體單元陣列兩側的感應放大器的內容交錯（interleave) — 面將其轉送 到主放大器而進行高速讀出 的方式 。即是，對主放大器MA及输出緩衝器DB F設置開關 SWL及SWR，並交互的切換左右的I 0線I 0L及 I OR (分別有T及B，差動信號會被轉送至此）的接績 而進行讀出。在此方式中，输出緩衝器的输出Do的頻率 係爲各I0線的頻率的2倍。因此，能夠進行高速的讀出 >雖然從主放大器到D〇爲止在晶粒的一定場所能夠整個 本纸張尺度通用中國國家梯率（CNS ) A4規格（210X297公釐）~ (請先閲讀背面之注意事項再填寫本頁) 卜訂l·. 經濟部中央揉準局貝工消费合作社印製 A7 _ _B7_______五、發明説明（22 ) 的佈局並髙速動作，但是I 0線係通過整個記億髏單元陣. 列所以速度低。因此，由此種動作，便能夠實現高速動作 。再者，雖然也可以省略LTR及LTL，但是其爲用以 閂鎖I 0線內容的電路，也能夠使用它來進行管線（pipeline) 動作 。即是 ，也能夠在取得 I 0 線 內的感應放大 器的內容後，一面將其轉送到主放大器髦路及其後績電路 ，一面將下一個感應放大器的內容取至I 0線。 使用圖4來說明此動作。從選擇字元線，並將讀出 的記懦髏單元的情報在感應放大器放大的狀態開始。在此 狀態下，首先，選擇Y1 1。由此，使感應放大器S1 1 的資料轉送到IOL。其次，選擇Y21 ，使感應放大器 S 2 1的資料轉送到I OR。與此動作同時，選擇SWL 並將I 0L的資料送到主放大器MA。由此，使資料输出 到输出D〇 。在進行此動作的期間，因爲I OR的資料也 完全的從感應放大器轉送出，所以選擇SWR。由此，這 次將I OR的資料送到主放大器MA，並输出到輸出Do 。在與此I OR的输出同時，選擇YS 1 2。由此，將感 應放大器S 1 2的資料送到I 0L。並一面選擇SWL， 將此資料送到主放大器，一面選擇YS 2 2。如此的話， 便能夠以I 0線的動作的2倍的頻率做高速讀出。再者， 此方式在寫入動作中也能夠使用爲送資料到感應放大器的 動作。 圖"r/5係顛示使用於本發明的主放大器的例子的圖。 豳極输入SWL及SWR的信號的MOS係對應於圊2 3 ^^^1- I ^—-1 an —It nm— n^i ml ^In ^^^1 K· I >lsaJ1^1 nn ^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家標準（CNS ) A4规格（210X297公釐） A7 B7 經濟部中央揉準局員工消费合作社印裝 五、發明説明（23 ) 中的開關。MN 1 L〜ML3L，MN1 R〜MN3R係. 用以平衡I 0線的MOS，依EQ 1的僧號而平衡I 〇線 到V I P的電壓。WI係寫入賫料的倌號，係產生自圖未 示的晶粒的資料输入端點的賫料的信號，由其爲高位準或 低位準來顯示資料爲1或0。WE係是否將此W I的信號 轉送到I 0線的信號。由MA所控制的MN 6 — MN 7係 用以連接位元線到主放大器的開關MO S。此開關也可以 是由SWL及SWR所控制的MOS兼用而構成。KT及 K B爲差動放大器的输入端點。差動放大器係具有正反器 (flip-flop)型負載的nMOS差動放大器。且差動信 號係输入到MN1 4及MN1 5，以及，MN1 8及 MN 1 9的閛極。MP 3及MP 4爲差動放大器的電流源 ，係由MEQ所控制。MN8〜MN11爲平衡差動放大 器的输入的MOS，由MEQ所控制。此差動放大器因爲 係以正反器型的CMO S構成負載，所以在低電壓動作下 表現優異。J T，J B爲差動放大器的輸出，此信號在構 成閂鎖的N A 1及N A 2被整形。其後，在反相器提高其 驅動能力而成爲MOT，MOB。此MOT，MOB則連 接到圖所未示的後段的输出緩衝器。 圇2U顯示此主放大器的第1動作例。對讀出的動作 。首先，EQ1從高位準切換到高位準，並解除10線的 平衡。由此，在I 0線會出現記憶體單元陣列內的感應放 大器的信號。此信猇藉由：MEQ的切換而解除主放大器 的平衡及MA的切換而打開主放大器的《流源，便會放大 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4规格（210X 297公釐） Α7 Β7 經濟部中央揉準局Μζ工消费合作社印装 五、發明説明（24 ) 。由此，信號會出現在被平衡到〇 V的KT/KB，並使· 其输入到主放大器。主放大器動作，而其输出的j T/ J B可得到接近全振幅的信號。LT/LB係閂鎖ΝΑ 1 ，NA 2的输出。接受此後，MOT/ΜΟΒ可獲得信號 並输入到下一段的输出緩衝器。若切換EQ 1，MA， ME Q則主放大器會成爲非活性化，且输出MOT/ MOB會成爲高位準。 _^/7爲主放大器的第2動作例，顯示寫入動作。在 此場合差動放大器不動作。首先，對應晶粒的输入資料的 信號會出信在WI。並切換WE而將此資料轉送到由切換 EQ 1而解除平衡的I 〇線。在此狀態下，若切換w I則 I 0線的資料也會切換。並藉由將Y S的信號解碼便能夠 經由I 0線而將資料收藏到感應放大器。在一連串的動作 完成後，若再切換WE則.1 Ο線會與WI的信號分隔。 在本發明中，使用電壓比外部電源電壓更高的信號譬 如說，在寫入動作中，雖然是供應3〜4 V的電壓到記憶 體單元的汲極，但是爲了將此電壓從閂鎖轉送到位元線， 必需要有在閘極上加上約7 V的電壓的MO S。在產生此 7 V的信號時，因爲控制電路本身係在外部電源下動作， 所以必需做位準變換。圖2 8顯示位準變換電路例。在此 圖中，VC爲外部電源電壓，VH爲高霪壓。ΝΑ 1顯示 羅輯動作的例。其在經過反相器後，输入到由Μ P1 ， ΜΡ2，ΜΝ1，ΜΝ2及反相器I 3所構成的位準變換 _路。在此電路中，將V C動作的反相信號输入到ΝΜ 1 (請先閲讀背面之注意事項再填寫本頁) —訂 -f 本紙张尺度適用中國國家橾準（CNS ) Α4规格（210X297公釐） 307009 A7 B7五、發明説明（25 ) 及MN 2的閘極的NB及NC。由此，此MN 1及MN 2. 之1完全的關閉，另一方則打開。在V Η側，則是Μ P 1 及ΜΡ 2使相互的閘極及汲極交叉並連接。ΜΡ 3及 ΜΝ 3爲输出驅動器。使用圖^/9來說明此電路的動作。 此處，若I Ν爲高位準則ΝΑ 1的输出爲低位準。若ΝΑ 爲低位準，則ΝΒ會成爲低位準且NC爲其反相信號的高 位準。因此，ΜΝ1爲關閉，ΜΝ2爲打開。因爲ΜΝ2 爲打開所以ΝΕ會成爲低位準，由此，ΜΡ 1會打開。如 此，因爲MN 1爲關閉，所以ND會成爲VH的位準。由 此，ΜΡ 2會關閉，ΝΕ則由ΜΝ 2而完全的成爲低位準 。由此，VH出現在ND而0V出現在ΝΕ，使其從VC 驅動的系統變換爲VH驅動的系統。由於此输出結果，由 成爲ΜΡ 3及ΜΝ 3的反相器而驅動输出OUT。因爲 NE爲0V，所以OUT爲VH。在IN從高位準變成低 位準的場合，其關係均爲反相，同樣的從VC驅動的系統 變換爲VH驅動的系統，NE爲VH而OUT爲0 V。藉 由使用此位準變換電路，便能夠產生本發明所需要的信號 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消费合作社印製 C發明之效果〕 因爲係使感應放大器以開關來切換複數的位元線而使 用，所用佈局節距會變成記憶體單元的佈局節距的複數個 份，使佈局變的容易。再者，因爲係分開的設匿感應放大 魯與閂鎖，所以能夠獨立的設計主要是進行數比動作的感 ·1—'-------f i------訂-------{----^--ΓΙ-ιί^---\-- 本紙張尺度遑用中國國家標準（CNS ) Α4规格（2·10'Χ297公釐） -28 - 經濟部中央梯準局貝工消費合作社印装 307009 A7 B7 五、發明説明（26) 應放大器與主要是進行數位動作的閂鎖。再者，藉由將位· 元線前置充電到比插入到其與感應放大器間的MO S的閘 極低臨界値電壓的感應動作，使寄生電容大的位元線不需 要放電而能夠進行高速且安定的動作。 〔圚面之簡單說明〕 第G圆係顯示本發明的第1實施例的圖。 第y2圇係顯示第1資施例的讀出程序例的圖。 第/3圓係顯示第1實施例的寫入程序例的圖。 第Μ圖係顯示第1實施例的閂鎖及感應放大器的比較 的圖。 第5圖係顯示本發明的第2實施例的圖。 第6圖係顯示本發明的第2實施例的圖（繼縯）。 翁7圆係顯示本發明的第2實施例的圖（繼績）。 第/8圇係顯示本發明的第2實施例的圖（繼績）。 第9圚係顯示本發明的第3實施例的圓。 潔1 0圖係顯示第3實施例的第1動作例的圖。 \||1 1圖係顯示第3資施例的第2動作例的圖。 2圚係顯示本發明的第4實施例的圖。 \第1 3圖係顯示第4實施例的動作例的圚。 ;篇1 4圖係顛示本發明的第5實施例的圖。 νϋ 1 5圖係顯示第5實施例的動作例的圖。 1 6圖係記憶髄單元陣列的一例。 5 ，篇1 7圖係選擇記憶體單元陣列的外加電懕例。 本紙張尺度適用中國國家揉牟（CNS) A4规格（2丨0X297公釐）_ 29 l·—；---：-----— (請先閲讀背面之注意Ϋ項再填寫本頁) 訂 >· .J— - I I I - n l— - -· LI n IT ϋ n I ! . · 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明（27 ) V第1 8圖係周邊《路2水準氧化膜的使用例。 k第1 9圆係顯示本發明的第6實施例的圖。 L第2 0圊係顯示第6實施例的第1動作例的圖。 I第2 1圇係顯示第6實施例的第2動作例的圖。 I第2 2圇係顯示第6實施例的第3動作例的圖。 2 3圖係顯示本發明的第7實施例的圖。 2 4圚係顯示第7實施例的動作例的圖。 2 5圚係顯示本發明的主放大器例的圖。 潔2 6圖係顯示主放大器例的第1動作例的圖。 _ 2 7圇係顯示主放大器例的第2動作例的圖。 2 8圖係顯示使用於本發明的位準變換電路例的圖 0 ^ 2 9圖係顯示位準變換電路例的動作例的圖。 ，為3 0圖係顯示以往例的圖。 〔圖號說明〕 011〜328，61^:位元線 Ml 1〜Ml 1 6 ，MC :記憶體單元 S11〜S22:感應放大器 L 1 1 1〜L 2 2 4 :寫入閂鎖 W 1 ，W L :字元線 PC，RPC :前置充電信號 D D C :放電倌號 & TR:位元線感應放大器接績信號 ---!,---..-----^ ‘------^-訂-*-------( I (請先閲讀背面之注意Ϋ項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（210 X 297公釐） 30
A B F C L K DBF A7 _B7_ 五、發明説明（28 ) SD，SC :記憶髓單元選擇信號 VWEL，VWE :記憶髖單元井電源及電壓 BS11，BS12:埋入源極線 BD1 1 ，BD1 2 :埋入汲極線 C S :共通源極線 位址緩衝器 控制信號產生電路 输出緩衝器 Μ A :主放大器 (請先閱讀背面之注意事項再填寫本頁) ^—訂--^--- 經濟部中央橾準局負工消費合作社印製 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） -31 -