TW304296B - - Google Patents

Download PDF

Info

Publication number
TW304296B
TW304296B TW085104323A TW85104323A TW304296B TW 304296 B TW304296 B TW 304296B TW 085104323 A TW085104323 A TW 085104323A TW 85104323 A TW85104323 A TW 85104323A TW 304296 B TW304296 B TW 304296B
Authority
TW
Taiwan
Prior art keywords
wafer
base film
chip
connection surface
patent application
Prior art date
Application number
TW085104323A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP06490295A external-priority patent/JP3484554B2/ja
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW304296B publication Critical patent/TW304296B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

經濟部中央標準局員工消費合作社印製 3Ό4296 Λ7 --- Β7 五、發明説明(1 ) 〔發明領域〕 本發明有關於半導體晶片封裝,且尤其更有關於用於帶 自動接合(tape-automated bonding, TAB)之帶載體封裝 (tape carrier package, TCP)。 〔發明背景〕 近年來,趨勢已朝向執行更多樣化功能之具有較高電路 密度之較大半導體元件。另一方面,半導體元件使用者希 望減輕重量及更小型化。 例如’筆記型個人電腦中使用之液晶顯示器(LCD)必須 於固定A4個人電腦外殼尺寸中具有盡可能大之顯示器。因 此’帶載體封裝(TCP)目前於LCD驅動器中使用且時常安置 在LCD周邊上,此使得更細小之TCP係必要者。 圖20係典型TCP結構之剖面,此TCP結構用以連接LCD驅 動器3至LCD板基底1〇與印刷接線基底16。引線框架8形 成在聚醯亞胺底座薄膜7上。凸出電極15 (凸出接合墊) 形成在半導體積體電路(1C)晶片3 ( LCD驅動器)上且以面 向上(upward-facing)帶自動接合(TAB)方法連接至引線框 架8之内部引線8a輿8a,群。第一群TCP之外部引線8b經由 各向異性導電薄膜70連接至板基底1〇上之導電薄膜電極60 ’且第二群外部引線8b連接(焊接)至印刷接線基底16上之 導電電極80。 例如圈21中所示者,就160x3通道LCD顯示器9而言, 在基底10周邊各側面上連接三個1C驅動器晶片3,其經由 外部引線8b分别連接至LCD顯示器9之矩陣電極11與12。 本紙張尺度適用中國國家標準(CNS ) Λ4現格(210Χ297公釐) (請先閲讀背而之注意事項再填寫本頁) 裝· A7 s------67 ___ 五、發明説明(2 ) " ' 然後’自頂部黏合並密封模製樹脂13例如環氧樹脂等 將1C晶片3封裝。所形成之封裝μ頰示於圖22中,其=焊 料阻(resist) 20塗佈在引線框架8上。 ' 各1C晶片3藉由接近其侧面所安置之相對應之向上突起 之凸出電極15而連接至相對應之内部引線8a與8a,。當然 ’内部引線8a’輿外部引線8b,將來自印刷接線基底16 (未 類示於圖21中)之輸入信號傳導至ic晶片3,且内部引線 8a輿外部引線8b將來自1C晶片3之驅動輸出信號傳送至LCD 類示器9。 如圖22中所示者,用於連接ic晶片之傳統底座框架7設 置開口或元件孔21大於相對應之1C晶片3。儘管已建議各 種方法以縮小含有外部引線之TCP單元,例如增加底座薄 膜7上接線節距(引線節距)之密度、減少晶片3與元件 孔21間之尺寸差、以及減少晶片3之尺寸,但此等方法所 能達成者有一極限。 圖23顯示另一建議之用以縮小TCP結構24之方法,其中 開口 21係製成爲小於晶片3且晶片3之周邊部分與底座薄 膜7之内部邊緣重疊。於此例中,凸出電極15向晶片3中 央移動開口 21所減少之量。 於圈23之TCP結構中,必須在晶片3與底座薄膜7之間形 成固定間隙22並使得熔融樹脂13於接合期間可通過間隙22 自晶片頂部流至側面以展佈密封樹脂13,同時保持晶片3 與底座薄膜7間之適當距離。 於此二TCP 14與24不同型式中接合内部引線之方法將參 本紙張尺度適用中國國家標率(CNS ) Λ4規格(210X29?公釐) (請先閱讀背面之注意事項再填寫本頁) --------^---:--批衣------訂----- 一 經濟部中央標準局員工消費合作社印製
、發明説明( S〇^296 照相對應之圖24與25予以解説。 就圖22之"大孔"形狀而言,圈24顯示關於iC晶片3與底 ----^---^---^— (請先閱讀背面之注意事項再填寫本頁) 座薄膜7之底座薄膜導件33、底座薄膜夾32、接合台31、 以及接合工具30之安置。就闽23之"小孔"形狀而言,圖25 類示闞於1C晶片3與底座薄膜7之類似安置,除了接合工 具30較窄外。 口 於圖24與25中,當薄膜7由薄膜夾32與薄膜導件33保持 在支承势(Α)時,接合工具30施加負荷至内部引線部分在 力點(Β)處,且元件孔21之周邊邊緣在功能點((:)處。點(Α) 與(Β)間之距離於圖25結構中可能大於圈24中者。 於此刻’點(Α)與(C)間之距離亦變大,故依此原理,點 (C)之位移變大。響應於接合工具3〇施加在内部引線以與 8a’上之負荷,圖25結構中底座薄膜7接近元件孔21之變 形大於圖24中者。 如圖26中所示者,當接合工具30施加壓力在力點(B)處 至内部引線8a、8a’時,可撓底座薄膜7繞支承點(A)向下 旋轉’以間隙22之量降低,接觸晶片3之頂部表面。因圖 25中之位移大於圖24中者,故底座薄膜7之變形於圖25中 亦較大。 經濟部中央橾準局員工消費合作社印製 如圖27中所示者,接合工具30使得各引線8a、8a,向下 旋轉、變形,直至接觸向上突起之凸出電極15,該電極與 引線藉由熱及壓力而接合。於凸出電極與其對應之内部引 線間可能出現非所欲之位移,因爲在底座薄膜7繞支承點 U)變形後,元件孔21中相對應之内部引線8a、8a’出現變 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(4 ) 形。 因爲圈27中僅在底座薄膜7接合至晶片3頂部表面後, 内部引線8a、8a,才接合至電極15,所以晶片3之頂部表 面與底座薄膜7之下部表面間之間隙很小。若於接合後嘗 試藉由自頂部加入熔融樹脂’如圖23中所示者施以樹脂密 封,則熔融樹脂不能易於向下流至晶片側面且可能無法黏 著至晶片側面表面。因爲樹脂可能無法均勻展佈至晶片端 部及側面表面,故樹脂密封將不完整。因此,除了不能保 持機械強度外,元件之可靠度將降低。 圖28顯示用於内部引線接合方法之TCP弓丨線框架8之特 定樣式。因爲有許多内部引線’故於内部引線接合期間, 施加大應力,使得内部引線兩端大量變形,且傾向於被拉 向側面中央。 如圖29放大平面圈VI所示者,内部引線8a 1在兩端處被 向内拉向侧面中央處之内部引線8a 2。此大變形造成對 角線位移,其改變引線節距(相鄰引線間之間隔)。因此 ,内部引線8a 1自其對應之凸出電極15處移位。又,如圖 29侧面圖V2所示者,引線框架8自身翹曲,故内部引線 8a 1在兩端處上升,且甚至可能與凸出電極15分離。 内部5丨線自其對應之凸出電極處之位置移位之一原因係 底座薄膜7及内部引線自支承點(A)之長度於内部引線接 合期間由於垂直間隙22而增加。 因此’本發明之一目的係提供一消除引線接合位置移位 之TCP,提供更可靠之接合,保持底座材料7與相對晶片 本紙張尺度適用中國國家橾準(CNS ) Λ4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝. 、-° 五、發明説明( A7 B7 經濟部中央標準局員工消費合作社印裝 表面間之固定間陳’且均勻塗佈密封樹脂於1(:晶片表面及 側面。 〔發明概要〕 本發明有關於半導體元件’其中底座材料上之引線與半 導體晶片接合’且有關於支座用以於底座材料半導體晶片 接合期間接納並支承底座材料。 於底座材料與半導體晶片間設置之支座係形成用以於接 合期間接納並支承底座材料,故當支座具有底座材料與半 導體晶片間之間除之厚度(高度)時,該支座實施内部引線 接合方法中底座材料之支承點功能。因此,支承點與力點 間(距離可大量減少。當支座厚度(高度)小時,僅直到底 座材料接觸支座時才產生繞底座材料支承點之位移,故具 有支座之位移量小於無支座者。 是故’隨著類著減少底座材料中產生之變形可 位移對於内部引線接合之影響,使得於接合期 間大量減v位置移位係可能者。座二支承點之長度由於支座而被減少,且底 -材ii:設置爲-突起在半導體晶片上或爲 ’本發明係形成爲於設以丨線之底座薄膜中具有 詳言之 210χ29·;.ϋΤ (請先閱讀背面之注意事項再填寫本頁) n^i n ·=裝_ 、*τ 五、發明説明(6 )
Hu I I— I I I 裝―-I (請先閱讀背面之注意事項再填寫本頁) -孔其小於半導體^,半導體晶於其與底座 相間具有—指定間陳以覆董該孔,引線之内部部分自底 座薄膜頂部延伸通過孔並接合至半導體晶片,以及-用以 接納底座薄膜上位移部分(其係於接合期間被移位)之突 起係設置於間隙中作爲支座。 於此例中,内部5丨線可接合至半導體晶片之凸出電極且 用以接納底座薄膜位移部分之間隔物突起可設窠在半導體 晶片上作爲假凸出電極。 間隔物突起或假凸出電極可設置在半導體晶片之鈍化薄 膜上。 除了支承底座材料外,支座之功能可作爲一間隔物其保 持半導體晶片與底座材料間之間隙。
本發明亦針對1C本身且不僅封裝,例如TCP。於封装之 例中,係針對使用樹脂密封引線框架及1C晶片,以及於IC 晶片本身之例中,係針對具有支座(例如假凸出電極)之 IC晶片。 〔圖式簡述〕 圖1係依據本發明半導體元件之第一實施例(使用面朝 上方法之TCP)之剖面。 經濟部中央標準局員工消費合作社印製 圖2係用於圖1半導體元件之内部引線接合處理中一梦 骤之剖面。 圖3係圈2之部分放大圖。 圖4係圖3内部引線接合處理中再一步驟之剖面。 圖5係圖1引線接合元件後施加樹脂密封處理之剖面。 本紙張尺度適用中國國家榡隼〈CNS ) Λ4规格(2丨〇><297公釐) 3〇429e at Β7 五、發明説明(7 ) 圖6係圖5樹脂處理密封後之半導體元件放大刦面。 圖7係圖1半導體元件之1C晶片上實際與假凸出電極( 間隔物突起)之第一規劃之立體圖。 圖8係圖1半導體元件之1C晶片上實際與假凸出電極之 第二規劃之頂視圖。 圖9係圖1半導體元件之1C晶片上實際與假凸出電極之 第三規劃之立體圖。 圖10係製造實際與假凸出電極方法之連續步驟(1-6)之 剖面。 圖11係依據本發明半導體元件之第二實施例(使用面朝 下方法之TCP)之剖面。 圖12係用於圖11半導體元件之内部引線接合處理中一步 驟之部分剖面。 圖13係圖12内部引線接合處理中再一步驟之剖面。 圖14係製造TCP半導體元件第三實施例中一步驟之剖面 ,其中有向下突起在底座薄膜上接近該薄膜中之元件孔。 圖15係依據本發明半導體元件之第四實施例(使用面向 上方法之TCP)之立體圖,其中内部引線不具有自由端。 圖16係圖15半導體元件之部分放大剖面。 經濟部中央標準局員工消費合作社印製 m kl^^i ^^^^1 —«^^1 ms nn Bui ^^—^1 ^^^^1 一J - , 务 i (請先閱讀背面之注意事項再填寫本頁) 圖17係圖15半導體元件之内部引線接合處理中一步驟之 剖面。 圖18係圖17内部引線接合處理中再一步驟之剖面。 圖19係依據本發明半導體元件之第五實施例(使用面向 下方法之TCP)之剖面,其中内部引線不具有自由端。 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 經濟部中央標準局員工消費合作社印裝 A7 _ 1 丨丨丨··—丨丨 - B7 五、發明説明(8 ) 圖20係傳統TCP結構之剖面圖,用以藉由傳統面向上TAB 方法連接LCD驅動器晶片介於LCD板與印刷接線基底之間。 圖21係LCD板之示意頂部平面圈,其周邊附著數個圖2〇 之LCD驅動器晶片封裝。 圖22係圖20傳統封裝之半導體元件之放大刦面。 圖23係具有不同結構之另一封裝之半導體元件之剖面。 圖24係圖22半導體元件之内部引線接合處理中一步踩之 剖面。 圈25係圖23半導體元件之内部引線接合處理中一步驟之 剖面。 圖26係圖25接合處理之放大部分圈。 圖27係圖26引線接合處理中再一步嫌之剖面。 圖28係用於TAB安裝半導體元件IC晶片之引線框架之頂 視平面圖。 圖29係圖28内部引線接合至半導體晶片上凸出電極後之 引線框架之放大部分頂視平面圖(Π)及放大側面圖(V2)。 於圖中,3係1C晶片、7係底座薄膜、8係引線框架、 8a、8a ’係内部引線、8b、8b ’係外部引線、9係LCD顯示 器、10係LCD板基底、13係密封樹脂、14、24、34係半導 體晶片封裝、15係凸出電極、16係印刷接線基底、20、50 係焊料阻、21係元件孔、22係間隙、30係接合工具、31係 接合台、32係接合夾、33係接合導件、35係假凸出電極、 55係突起、60係導電薄膜電極、70係各向異性導電薄膜、 80係導電電極、(A)係支承點、(B)係力點、以及(C)係功 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----1---1---- 裝------訂 (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(9 ) 能點。 〔詳細説明〕 圖卜10顯示應用本發明至TCP之實施例。於圖i之?(:{) 34中,引線框架8附著至底座薄膜7其具有元件孔21小於 相對應之1C晶片3。如圖23與25_27之傳統結構中,有—固 定間隙22介於底座薄膜7輿1C晶片3之間,引線框架之内 部引線8a、8a’接合至晶片上凸出電極,以及相同元件號 碼係用於類似於傳統結構者之元件。然而,此新顆TCP結 構另於1C晶片3之面向上表面設置許多間隔物突起或假電 極35,其形狀類似於實際之凸出電極15,向上突起於間陈 22中〇 假凸出電極35之垂直高度大約相等於間味22且沿著1C晶 片3兩側面以指定節距(相鄰元件間之間隔)成列設置。 各列假電極35於側向上繞功能點(C)定位,此功能點(ς)即 底座薄膜7圍繞元件孔21之邊緣。 如圖7中所示者’假凸出電極35係設置在實際凸出電極 15兩列80之二側面上之各區域81中。於闺7實例中,假凸 出電極35係安置爲輿實際凸出電極15具有相同節距,但其 他節距可予使用。 經濟部中央標準局員工消費合作社印製 — — — —— — — ^ 裝 |打 (請先閱讀背面之注意事項再填寫本頁) 較佳地,就將於後文討論之功能與效果之觀點而言,假 凸出電極35設置相等節距或相同分佈。且,假凸出電極35 之節距通常係實際凸出電極15節距之卜100倍,較佳係2一 80倍,且最佳係2-10倍。當假凸出電極35之節距太小時, 接合形成變得困難,且若節距大大,則假電極防止底座薄 -11 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(10 ) 膜7變形之效果不佳。圖8顯示假/實際電極節距比爲2 :1之特定實例。於另一實例中,圖9各假凸出電極35之 寬度相當於連結二相鄰實際電極15者。 於圖1所示TCP 34中,各元件尺寸實例係:半導體晶片 :1.300毫米寬、17.200毫米長;元件孔:0.800毫米寬, 孔輿晶片之重疊:0.250毫米;實際凸出電極之數目:240 ,節距:0.069毫米(圖8中);實際凸出電極列間之距離 :0.300毫米;假凸出電極之數目:120,節距:0.138毫 米(圖7與8中),假凸出電極列間之距離: 0.900毫米 ;實際與假凸出電極之平面面積:在晶片中心線一側面上 係0.063X 0.063毫米,在另一側面上係0.053X 0.053毫米 ;間隙22之厚度及實際與假凸出電極之高度:18微米;底 座薄膜之厚度:75微米或125微米;引線框架8 (内部引線 8a與8a’)之厚度:18微米、25微米或35微米。 現在説明此使用具有假凸出電極35之1C晶片3之新穎TCP 34如何操作用於内部引線接合及樹脂密封處理。如圖2中 所示者,内部引線接合開始於安置接合工具30、接合台31 、底座薄膜夾32及底座薄膜導件33相關於1C晶片3與可撓 底座薄膜7,故有一間隙22介於晶片3之上表面與底座薄 膜7之下表面之間。如圖3中所示者,1C晶片3之上表面 設置假凸出電極35其具有相同於間隙22之垂直高度,使得 儘管接合工具30施加壓力至内部引線8a、8a’在力點(B)處 ,但間隙22被保持,因爲假凸出電極35防止底座薄膜7繞 支承點(A)彈性變形。因此,底座薄膜7之位移量最小且 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) ! ^ . 裝 訂 (請先閱讀背面之注意事項再填寫本頁) A7 B7 3〇4296 五、發明説明(11 ) 變形不會伴隨位移。 然後,接合工具30被推向下,如圖4中所示者,藉由旋 轉内部引線8a、8a’將其變形直至其接觸晶片3之凸出電 極15,並藉由加熱而與凸出電極15接合。因爲底座薄膜7 被假凸出電極35支持,故未變形且僅内部引線8a、8a’在 元件孔21中變形。 於使用面向上方法將内部引線8a與8a’接合至凸出電極 15後,1C晶片3被安置在支承台40上,如圖5所示者,且 密封樹脂液體13’被滴在引線及晶片上。因爲間隙22被間 隔之假凸出電極35所保持,故樹脂液體13’順利地自1C晶 片3頂部流過間隙至側面,如圖5中由箭頭所指示者。當 樹脂凝固後,TCP 34自1C晶片3上表面密封至晶片3之端 部或側面表面,如圖6中所示者。 於底座薄膜7與1C晶片3之間設置之假凸出電極35於内 部引線接合期間接納並支持底座薄膜7。因爲假凸出電極 35具有與間隙22相同之垂直尺寸,故於内部引線接合處理 期間,假凸出電極35成爲底座薄膜7之支承點,大量減少 底座薄膜7支承點與接合工具30力點間之距離。如圖4中 所示者,因爲假凸出電極35之垂直尺寸相同於間隙22者, 故園繞底座薄膜7支承點(A)之任何位移極少。 藉由顯著減少底座薄膜7之變形,可消除此變形於内部 引線接合期間所造成非所欲之内部引線8a、8a’之位移, 且可大量減少接合中之位置移位。 又,藉由依據凸出電極35之支持,可消除自底座薄膜7 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) ^^^1 ^^^^1 flm ; ml n^i nn· nn —Bn BKV 一* - i (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 B7 五、發明説明(12 ) 支承點之長度,且於接合期間可穩定支持底座薄膜7,故 可減少接合期間施加至内部引線之應力對於晶片長度方向 中兩端之影響’可大量減少内部引線中之變形與位移及引 線節距中之改變與增加,並可更可靠地實施接合。 除了防止底座薄膜7變形外,於晶片3上作爲間隔物之 假凸出電極35可藉由保持晶片3與底座薄膜7間之穩定間 隙22而改善樹脂密封。樹脂液體13,順利流過間隙,均句 塗布晶片表面’從而穩定TCP封裝之可靠度與品質。由於 穩定之間隙’可依據樹脂液體成分預定流過間隙之樹脂液 體13’之量’此有利於控制樹脂密封處理。 假凸出電極不須設置在晶片3之電路形成表面;其可於 正常凸出電極形成在晶片3鈍化薄膜上同時予以製造且 於此刻,接線引線或主動及被動元件可安置在凸出電極35 之下層。因此,假凸出電極35之設置無須增加特别處理或 改變晶片3之尺寸或面積,故僅稍微增加材料成本。 假凸出電極35於鈍化薄膜上之設置可任意安置,只要其 在鈍化薄膜上,且其形狀可任意設計。故,除了其角色作 爲間隔物或阻止物以防止底座薄膜7變形外,其可用以於 連結晶片3與底座薄膜7之接合程序中標示位置。 經濟部中央標準局員工消費合作社印製 其次,將參照圖10編號之步驟解説用以於鈍化薄膜上製 造凸出包$假凸出電極35之方法。於步骤1中,將連接至 内部電路Μ塾42形成在半導禮晶㈣基底41之主要表面 上,且接著沉積鈍化薄膜43 (實際上係多層薄膜),以將 墊42之頂部表面曝露。 本紙張尺度適财_ CNS ) 經濟部中央榡準局負工消費合作社印製 A7 B7 五、發明説明(13) 於步驟2,作爲障壁金屬之金(Au)層45及鎢化鈦層 44係疊層在鈍化薄膜43輿墊42上,然後於步驟3中,將整 個表面塗佈光阻46。 於步驟4中,藉由曝光及顯影,形成光阻46之預定樣式 。使用剩餘之光阻46作爲遮軍,將金電鍍施加至障壁金屬 層(Tiff層44/Au層45)以形成Au凸出電極15用於接合,並 形成Au假凸出電極35用於無光阻46區域中之間隔。 步驟4顯示Au凸出電極15形成在一列中,其任一侧面上 形成一列Au假凸出電極35。此不同於圖7與8在於此實際 凸出電極15在單一列中。爲提供兩列凸出電極15,塑改 爲預先形成兩列。 於步驟5中,除去光阻46,且接著於步驟6中,將無Au 層15與35區域中曝露之Au層45與TiW層44以蝕刻除去。因 爲Au層45非常薄,所以蝕刻對於^層15與35小有影響。 依此方式,吾人可同時以預定樣式形成Au實際凸出電極 15於導電墊42上且形成Au假凸出電極35於鈍化薄膜43上。 TiW層44具有障壁功能其於凸出電極形成期間執行退火時 防止Au原子擴散進入基底。Au層45增加Au層15與35相關於 TiW層44之黏著。 圖1卜13顯示另一實施例,其中本發明係應用於具有使 用面向下方法製造之半導體晶片之TCP。就此TCP而言,1C 晶片3係安裝在底座薄膜之上而#之下。如圖12中所示者 ,將固定厚度之焊料阻50塗佈至底座薄膜7之引線形成表 面上。藉由設置假凸出電極35於晶片3底部表面上,防止 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) n 1 n I— n I i ^ I-I n I I n HI T • 、T (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標率局貝工消費合作衽印製 五、發明説明(l4 ) 底座薄膜7變形等等(否則其可能於内部引線接合期間發 生)而同時保持焊料阻50與晶片3間之間隙係可能者。 於圖12所示之内部引線接合處理期間接合之實施係藉 由自下部施加接合工具3〇,向上移動接合工具30 ,如圖13 所π,將内部引線83與83’彈性變形,以使其接觸凸出電 極15。若假凸出電極35不存在,底座薄膜7可能繞支承點 (Α)旋轉,直至焊料阻5〇之功能點(c)接觸晶片3,將底座 薄膜7變形。設置假凸出電極35接近功能點(c)可防止底 座薄膜7繞支承點(A)旋轉。於此,接合工具3〇係顯示爲 自下部作用,以使吾人易於瞭解依據晶片定向之差異,但 於實際製造中’將圖12反轉,且接合工具自頂部向下作用 〇 依此方式,可大量減少或消除底座薄膜7之位移,且可 順利地以面向下方法執行晶片之安裝(接合),不致產生伴 隨位移之變形。 又’於接合後,假凸出電極35保持間隙22,所以實施樹 脂密封係可能者,因爲樹脂液體順利地流過間隙22。假凸 出電極35係以相同於上述實施例方式予以設置,故可得到 相同於上述之效果。 類示再一實施例,其中對應於假凸出電極35之間隔 物突起55設置在底座薄膜上 而非晶片3上。間隔物突起55 具有相同於圖7顯示之假凸出電極之樣式、尺寸、及厚度 膜與底座薄膜7 —體設置,位於鄰接元件孔21之底座薄 、逄緣處。此等突起55可附著至底座薄膜7,但可藉由 -16 - (CNS ) Λ4規格(210χ 297公釐〉 ^^1· I - ΙΪ- - 1^1 I inl« ^^1 ^^1 ^^1 ^^1 ^^1 ^^^1 , 0¾ i (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 --- ' ------- 五、發明説明(15 ) 處理底座薄膜7而設置或一體形成。 於圖14晶片3與底座薄膜7如圈3定位後,以圈4所示 相同方法實施内部引線接合。當底座薄膜7試圖線支承點 (A)旋轉時,突起55觸晶片3之頂部表面,防止底座薄膜 7旋轉。因此,可得到前述之相同功能及效果。又,ic晶 片3可爲傳統晶片,所以於晶片製造中無須额外處理。 圖15-19顯示又一實施例,其中本發明應用於TCP。雖然 先前實施例藉由弩曲内部引線如與心’之自由端進入元件 孔21中以實施接合,但此實施例中設置於底座薄膜7上之 各内部引線自孔21之一側橫跨至另一側。如圖15與16中所 示者,橫跨元件孔21之底座薄膜7上之各内部$丨線8a、8a 被寶曲至孔中,而於其中央處接合至晶片3上對應之凸出 電極15。 如圖17中所示者,内部引線接合開始於安置接合工具3〇 、接合台31、底座薄膜夾32及底座薄膜導件33相關於晶 片3及可撓底座薄膜7載有引線框架8其内部引線8a、Ζ 各橫跨底座薄膜7中之孔。間隙22設置於晶片3上表面與 底座薄膜7下表面之間。 接合工具30向下壓各内部引線8a、8a’之中央,如圖18 所示,直至各内部引線接觸對應之凸出電極15 (如虚線所 指示者)’且以面向上方法實施接合。因Ic晶片3上兩列 面向上假凸出電極35具有與間隙22相同之垂直尺寸,所以 可得到先前實施例之利益,例如於内引線接合期間接納底 座薄膜7、減少底座薄膜7之位移等等。 本紙張尺度適用中國國家樣準(CNS) Λ4規格(21〇χ297公釐) (請先閱讀背面之注意事項再填寫本頁} 裝· 、1Τ 經濟部中央標隼局員工消費合作社印製 A7 __;_________B7五、發明説明(16 ) — '~' ' 因爲内部引線橫跨元件孔21且不具有自由端,故不易由 於應力、振動等等發生變形或位置移位。更且,橫跨之 内部引線亦增強接近元件孔21之底座薄膜7,增加底座薄 膜之物理強度及對於外力例如碰撞、接觸等等之抵抗力 ,有助於底座薄膜於接近元件孔21處保持平坦。 甚至當内部引線製成狹窄,例如,30微米或更小時,各 内部引線8a、8a’可穩定保持在預定位置,不會突出或與 内部引線列分離,且内部引線列平坦性可穩定保持。因此 ,於内部引線接合處理中不會產生接觸缺陷,所有内部引 線8a’及8a’可安置爲與對應凸出電極15良好接觸,以及可 充分適應數種接腳。 如圖19中所示者,於接合處理後,樹脂13塗佈在底座薄 膜7之内部邊緣以及1C晶片3之頂部及側面表面。由於此 樹脂充分流過由假凸出電極35保持之間隙22,故形成良好 密封。 圖19實施例與圖15-18者差異僅在於使用面向下方法實 施接合且焊料阻50形成在内部引線上(參考圖11-13)。 囡此’可得到圖15-18及圈1卜13實例中述及之功能及效果 〇 封裝技術領域中人士可易於明瞭,在不偏離本發明技術 思想下,能以各種方式修飾上述實施例。突出或假凸出電 極之形成方法、材料、形成位置、尺寸、及樣式可以各種 方式改變。例如,於圖卜10中,假凸出電極35可安置在1C 晶片3上自元件孔21移除之一位置處且甚至在圖14實例中 (請先閱讀背面之注意事項再填寫本頁) _ I - ..... - - I - : II · 裝· -訂_ 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X297公釐) A7 ------ 67___ 五、發明説明(17 ) 〜 -- ,突起55可安置在底座薄膜上自元件孔21移除之一位置處。 又,甚至可改變關於1C晶片3凸出電極15之樣式、尺寸 、形成位置、材料、形成方法等等。且,接合方法之改 變可含有引線框架之形狀及材料。 於上述實施例中,主要顯示用於LCD驅動器之封裝,但 本發明可應用於封裝各種其他半導體元件。 本發明具有一結構,其中於底座材料上設置之内部引線 接合至半導體晶片,且用於接合期^接納並支持底座材料之 支座設置在底座材料與半導體晶片之間。此支座於接合期 間接納並支持底座材料,且支座執行内部引線接合處理中 底座材料支承點之功能;因此,可大量減少支承點與力點 間之距離,並可大量減少繞底座材料支承點之位移。 除了類著減少底座材料中產生之變形外,本發明減少底 座材料位移對於内部引線之影響,因此可大量減少接合期 間内部引線與凸出電極間之位置移位。 經濟部中央榡準局員工消費合作衽印製 n· In an —Bn fn ^^^1 In m HI —J (請先閱讀背面之注意事項再填寫本頁) 由於假凸出電極之支持,相距底座材料支承點之長度變 短,且於接合期間可穩定支持底座材料,所以可減少接合 期間施加至引線應力對於晶片長度方向中兩端部之影響, 可大量減少引線變形及位移、引線中之改變及上升等等 ,以及可達成良好可靠度之接合。 假凸出電極作爲間隔物用以於晶片與底座材料之相對表 面間保持固定間隙,JL密封樹脂可通過間陳均句塗佈在晶 片表面及端部或側面表面上’所以可'達成樹脂密封封裝可 靠度與品質之穩定性及改善。 本紙張尺度適用中國國家標率(CNS ) Λ4規格(210X297公釐)

Claims (1)

  1. Α8 Β8 C8 D8 3〇429β 六、申請專利範圍 1. 一種半導體組件,用於帶載體封裝(TCP)之封裝,包含: 一 1C晶片,含有一電路並具有一連接面其設置多個凸 出電極連接至電路; 一可撓底座薄膜,(i )具有一元件孔小於1C晶片之連 接面並以一预定密封間隙距離面向連接面,且(ϋ )附著 至多個導電引線其具有未附著之内部引線部分可延伸通 過元件孔,用以接合至相對應之1C晶片之凸出電極;以 及 多個間隔物突起,具有等於密封間隙距離之高度,圍 繞元件孔介於底座薄膜與晶片之連接面之間安置,用以 於内部引線部分接合至凸出電極且密封劑注入元件孔中 時保持間隙距離。 2. 如申請專利範圍第1項之組件,其中間隔物突起形成在 1C晶片之連接面上。 3. 如申請專利範圍第1項之組件,其中間隔物突起形成爲 1C晶片之連接面上之假凸出電極。 4. 如申請專利範圍第1項之組件,其中間隔物突起形成爲 半導體晶片之一鈍化薄膜上之假凸出電極。 5. 如申請專利範圍第1項之組件,其中間隔物突起形成在 底座薄膜上。 6. 如申請專利範圍第1項之組件,其中未附著之内部引線 部分具有自由端,各自由端可延伸通過元件孔用以接合 至一相對應之1C晶片之凸出電極。 7. 如申請專利範圍第1項之組件,其中未附著之内部引線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ^裝 訂 - ^ • - (請先閱績背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 部分橫跨元件孔。 8. —種半導體元件,包含: 一1C晶片,含有一電路並具有一連接面其設置多個凸 出電極連接至電路; 一可撓底座薄膜,(i )具有一元件孔小於1C晶片之連 接面並以一預定間隙距離面向連接面,且(a )附著 至多個f電引線其具有内部引線部分可延伸通過元件孔 並接合至相對應之ic晶片之凸出電極; 多個間隔物突起,具有等於間隙距離之高度,圍繞元 件孔介於底座薄膜與晶片之連接面之間安置,用以保持 間隙距離;以及 一密封劑,覆於内部引線部分上,塡充元件孔及介於 ic晶片與可撓底座薄膜間之間隙距離,並覆於ic晶片之 連接面上。 9. 如申請專利範圍第8項之半導體元件,其中未附著之内 部引線部分具有自由端延伸通過元件孔,各自由端接合至 一相對應之1C晶片之凸出電極。 10. 如申請專利範園第8項之半導體元件,其中内部引線 部分橫跨元件孔。 經濟部中央標準局員工消費合作社印製 --------裝------訂 . - (請先閱績背面之注意事項再填寫本頁) 11. 一種組合TCP半導體元件之方法,包含下列步驟: 提供一 IC晶片’此IC晶片含有一電路並具有一連接面 其設置多個凸出電極連接至電路; 提供一可撓底座薄膜,此可撓底座薄膜(i )具有一元 件孔小於1C晶片之連接面並以一預定密封間隙距離面向 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 六、申請專利範圍 連接面,且(a )附著至多個導電引線其具有未附著之内 部引線部分; 提供多個間隔物突起,此間隔物突起具有等於密封間隙 距離之高度,圍繞元件孔介於底座薄膜與晶片之連接面之 間安置,用以保持間隙距離; 推壓内部引線部分通過元件孔並將内部引線部分接合 至相對應之1C晶片之凸出電極。 12.如申請專利範園第11項之方法,復含有步驟爲注入密 封劑於内部引線部分上,以塡充元件孔及介於1C晶片與 可撓底座薄膜間之間隙距離,並覆於内部引線部分及1C 晶片之連接面上。 m —^i^i Hal ^^^^1 . ml* 1 - 1 、\d (請先閱績背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW085104323A 1995-02-28 1996-04-12 TW304296B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06490295A JP3484554B2 (ja) 1995-02-28 1995-02-28 半導体装置

Publications (1)

Publication Number Publication Date
TW304296B true TW304296B (zh) 1997-05-01

Family

ID=49515909

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085104323A TW304296B (zh) 1995-02-28 1996-04-12

Country Status (2)

Country Link
KR (1) KR100384437B1 (zh)
TW (1) TW304296B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952830A (zh) * 2014-03-24 2015-09-30 南茂科技股份有限公司 薄膜倒装芯片封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952830A (zh) * 2014-03-24 2015-09-30 南茂科技股份有限公司 薄膜倒装芯片封装结构

Also Published As

Publication number Publication date
KR960032660A (ko) 1996-09-17
KR100384437B1 (ko) 2003-08-21

Similar Documents

Publication Publication Date Title
US5744859A (en) Semiconductor device
US5654584A (en) Semiconductor device having tape automated bonding leads
TW413877B (en) Package body and semiconductor chip package using same
JP2570628B2 (ja) 半導体パッケージおよびその製造方法
JP2875334B2 (ja) 半導体装置
US7018871B2 (en) Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such solder masks, and methods
US20030197199A1 (en) Semiconductor device and semiconductor module
WO1999012208A1 (en) Electrical interface to integrated device having high density i/o count
US7372129B2 (en) Two die semiconductor assembly and system including same
US8776602B2 (en) Acceleration sensor, semiconductor device and method of manufacturing semiconductor device
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP2852178B2 (ja) フィルムキャリアテープ
KR20070009427A (ko) 반도체 장치 및 전자 기기
JPH04330744A (ja) 半導体装置の製造方法
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
TW304296B (zh)
TW506093B (en) Cavity down ball grid array package and its manufacturing process
JP2001060657A (ja) 半導体装置及びその製造方法
JPH11176886A (ja) 反り防止膜付きtabテープ
TW322614B (zh)
JP2797598B2 (ja) 混成集積回路基板
JP2772828B2 (ja) ダイボンディング方法
TW456005B (en) Integrated circuit package with stacked dies
JPH04273464A (ja) 半導体チップのマウント方法
JPH06507276A (ja) リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees