TW303509B - - Google Patents

Download PDF

Info

Publication number
TW303509B
TW303509B TW084112699A TW84112699A TW303509B TW 303509 B TW303509 B TW 303509B TW 084112699 A TW084112699 A TW 084112699A TW 84112699 A TW84112699 A TW 84112699A TW 303509 B TW303509 B TW 303509B
Authority
TW
Taiwan
Prior art keywords
finger
crystal
lead
chip
semiconductor
Prior art date
Application number
TW084112699A
Other languages
English (en)
Inventor
R Uttrecht Ronald
J White Eric
Original Assignee
Siemens Ag
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag, Ibm filed Critical Siemens Ag
Application granted granted Critical
Publication of TW303509B publication Critical patent/TW303509B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Description

φ Α7 Β7 經濟部中央標準局員工消费合作社印裝 五、發明説明（ t ) 1 | 發 明 背 景 1 I 發 明 領 域 1 1 本 發 明 是 有 關 引 線 式 晶 片 半 導 體 之 封 裝 ， 即 一 般 所 知 —V 1 I 裝 待 請 1 I 之 A 線 封 > 而 更 別 在 於 > 是 關 於 有 · 凹 痕 之 指 狀 導 先 閱 1 I 線 结 構 之 平 面 式 導 線 框 架 t 其 百 的 在 減 少 晶 片 邊 緣 之 應 讀 背 1 | I 力 之 1 1 先 - 刖 技 術 之 描 述 意 事 1 項 現 今 之 半 導 體 晶 Η 由 於 其 大 小 及 本 質 上 之 限 制 • 使 得 再 1 將 積 體 電 路 與 導 線 兩 者 合 併 於 單 — 晶 片 之 上 變 成 不 實 際 為· 本 頁 裝 1 〇 因 此 9 現 今 之 晶 片 於 製 造 時 均 不 包 含 導 線 » 而 是 之 後 '—^ 1 | 置 於 一 導 線 框 架 包 裝 之 結 構 來 提 供 晶 片 對 外 之 導 線 〇 1 1 早 期 半 導 體 導 線 框 架 乃 是 利 用 直 接 接 合 於 晶 片 輸 出 入 埠 1 I 之 導 線 連 接 器 〇 美 國 專 利 如 海 克 (H a c ke)之 4210926號專 訂 I 利 案 與 伯 恩 (Burns)之4209355號專利案均是其例 〇 如 圖 1 1 1 A -B所示 〇 晶 Μ 1 2乃置於導線框架 1 0之 内 9 並 由 數 個 指 1 I 狀 電 極 14包圍著 0 於 指 狀 電 極 14尖端之浮起接點 1 6乃 直 1 接 焊 接 於 圍 繞 在 晶 片 1 2邊綠之接合點上 〇 以 此 方 式 封 裝 線 之 方 式 有 時 稱 之 為 蜘 蛛 9 因 為 指 狀 導 線 就 如 同 蜘 蛛 爪 般 1 I 附 在 晶 片 周 圍 〇 而 接 點 16則是利用蝕刻指狀導線 14之尖 1 1 端 處 使 其 留 下 . 塊 導 電 部 份 而 形 成 〇 將 指 狀 電 極 與 晶 片 1 1 相 接 合 之 方 法 則 是 於 指 狀 電 極 上 施 加 壓 力 使 其 直 接 接 觸 1 I 於 晶 片 表 面 上 * 如 箭 頭 18所 示 〇 而 浮 起 接 點 1 6則是確 保 1 1 當 指 狀 電 極 加 壓 於 晶 片 表 面 時 不致碓谇晶 Η 0 美 國 專 利 1 1 如 高 夫 曼 (Kaufman)之 4924292號專利案 -3 - 則 掲 示 此 類 似 之 1 1 1 1 1 1 本紙張尺度適用中國國家橾準（CNS ) Μ規格（210X 297公釐） 30S5Q9 A7 B7 經濟部中央標準局員工消费合作杜印製 五、發明説明（ > ) 1 | 直 接 接 合 技 術 > 除 了 指 狀 電 極 尖 端 之 塊 狀 導 電 部 份 由 -—- 1 I 拱 狀 之 彎 曲 指 狀 電 極 所 取 代 9 使 其 能 遠 離 導 線 表 面 〇 1 1 因 半 導 體 晶 Η 積 髏 化 之 密 度 提 高 y 所 須 連 接 於 晶 Μ 上 ，—ν 1 | 請 1 | :之導線亦相對增加 » 此 時 直 接 接 合 導 線 之 方 式 即 不 實 用 〇 除 先 閱 1 I 此 之 外 9 現 代 之 半 導 體 導 線 框 架 包 裝 不 能 將 大 型 積 體 讀 背 1 1 化 晶 片 於 正 常 操 作 下 所 産 生 之 熱 能 驅 散 〇 為 解 決 上 述 之 1 1 問 題 9 數 種 導 線 框 架 封 裝 技 術 已 開 發 兀 成 〇 例 如 > 圖 2 意 事 項 1 顳 示 有 30 支 指 狀 導線 之 導 線 框 架 封 裝 « 其 安 裝 於 晶 Η 3 2 再 填 1 寫 裝 1 之 四 周 〇 然 而 t 毎 m 指 狀 導 線 是 利 用 另 —·> 引 線 連 接 至 晶 本 頁 片 而 非 直 接 與 晶 片 接 觸 0 如 此 一 來 可 連 接 之 導 線 數 tb 以 __^ 1 I 刖 直 接 連 接 方 式 多 很 多 〇 引 線 34乃 用 來 使 導 線 連 接 器 38 1 1 與 晶 Η 連 接 器 36兩 者 能 導 通 0 不 幸 地 » 引 線 本 質 上 有 較 1 1 髙 之 阻 抗 t 如 再 考 慮 其 長 度 1 則 將 會 産 生 吾 人 不 期 望 之 訂 I 電 氣 待 性 以 及 信 號 之 遲 延 〇 又 ♦ 此 方 式 並 無 法 驅 散 晶 Η 1 1 所 産 生 之 熱 能 9 而 分 散 於 四 週 之 連 接 器 也 提 供 許 多 污 染 1 1 物 進 入 點 〇 1 美 國 專 利 如 帕 斯 百 (P a s h by) 等 之 4 8 6 4 2 4 5號專利掲示 線 了 引 線 式 晶 片 (L 0C )半導體封裝， 其設計目的乃在於消 1 I 除 前 述 之 問 題 0 如 圖 3 所 示 1 所 有 晶 Η 之 連 接 嬈 線 都 是 1 I 透 過 置 放 於 晶 片 表 面 4 2 中 央 1 排 列 成 一 直 線 之 通 道 4 0來 1 1 達 成 〇 而 平 面 指 狀 導 線 4 4 則 是 利 用 絶 緣 之 黏 著 疢 長 帶 4 5 1 1 而 穩 固 地 圍 繞 在 晶 片 兩 邊 V 〇 每 列 指 狀 導 線 則 相 互 平 行 » 1 並 且 在 晶 片 表 面 m 成 拱 狀 以 终 结 並 短 置 於 中 央 的 黏 1 1 著 狹 長 帶 4 5 〇 因 所 有 之 連 接 4 都 於 晶 Η 中 央 故 引 線 4 6不 1 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐〉 Α7 Β7 經濟部中央標隼局貝工消费合作社印裝 五、發明说明（ ) 1 | 只 較 短 而 且 在 長 度 方 面 亦 有 較 佳 之 均 勻 度 〇 利 用 此 中 央 1 I 連 線 之 引 線 式 晶 片 封 裝 除 了 減 缓 信 號 延 遲 及 降 低 先 * < 刖 技 1 1 術 所 造 成 之 時 序 變 化 外 尚 且 可 改 善 封 裝 之 電 氣 待 性 〇 1 I 請 1 I 而 且 9 此 時 指 狀 導 線 還可 經 由 黏 著 狹 長 帶 45來 達 成 部 分 閱 1 I 散 熱 之 百 的 0 讀 背 1 1 ιδ I 為 了 降 低 在 晶 片 與 指 狀 導 線 間 之 熱 剪 應 力 > 導 線 框 架 之 注 i 1 通 常 由 與 矽 接 近 之 低 熱 膨 脹 係 數 之 材 料 製 成 〇 例 如 銅 意 事 項 1 或 是 鎳 鐵 合 金 〇 然 而 » 不 論 兩 者 數 如 佝 接 近 於 引 線 再 填 1 裝 1 式 半 導 體 封 裝 仍 會 産 生 很 大 的 應 力 〇 而 且 當 指 狀 導 線 與 寫 本 頁 晶 Η 接 觸 面 越 大 應 力 亦 伴 隨 提 昇 〇 即 使 兩 者 之 熱 膨 脹 Ν— 1 I 像 數 差 異 掻 微 都 會 在 晶 Η 邊 綠 累 積 應 力 而 對 晶 片 提 早 造 1 1 成 損 害 或 者 造 成 不 正 常 之 操 作 〇 1 I 為 了 降 低 熱 剪 應 力 之 困 擾 1 將 直 線 狀 的 指 狀 導 線 浮 起 訂 I 或 成 拱 狀 之 技 術 可 以 使 指 狀 線 與 晶 Η 不 致 相 接 觸 » 就 如 1 1 同 圖 3 中 指 狀 導 線 44於 黏 著 狹 長 帶 4 5以 後 部 份 變 成 拱 狀 1 | 而 遠 離 晶 片 4 2 表 面 〇 此 技 術 稱 之 為 "下置（d 〇 w η s e t t in g)" 1 1 如 同 美 國 專 利 莫 拉 卡 蜜 (M u Γ a k a η i) 等 之 50 68 7 1 2號專利 線 案 〇 雖 然 下 置 技 術 可 以 減 少 熱 剪 應 力 y 它 將 使 整 個 導 線 1 I 框 架 變 成 非 平 面 式 不 僅 易 碎 而 且 不 能 堆 叠 y 此 在 大 量 1 製 程 上 是 -· 駸 重 的 問 題 〇 例 如 此 種 非 平 面 式 導 線 框 架 不 1 1 適 合 於 白 動 生 産 線 或 者 沿 著 生 産 之 軌 道 上 0 另 外 > 此 種 1 、V 1 非 平 面 式 導 線 框 架 亦 不 適 合 堆 疊 因 為 下 層 之 導 線 因 1 上 層 之 重 量 而 壓 損 〇 此 外 > 下 置 型 框 貧只 能 發 散 少 部 分 1 1 熱 量 9 因 為 指 狀 導 線 與 晶 Η 5 間 之 接 觸 面 太 少 之 故 0 1 1 1 1 1 1 本紙張尺度適用中國國家標华（CNS ) Μ現格（210X297公釐） φ A7 B7 經濟部中央樣準局貝工消費合作杜印製 五、發明説明 ( 4 ) 1 I 發 明 摘 要 1 1 I 本 發 明 主 要 百 的 在 設 立 一 堅 固 的 導 線 框 架 1 其 包 含 一 1 1 凹 痕 之 指 狀 引 線 來 降 低 晶 Η 邊 綠 之 熱 剪 應 力 〇 1 I 本 請 1 1 發 明 之 另 —* 巨 的 則 是 設 立 —>. 引 線 式 晶 片 導 線 框 架 > 先 閱 1 I 其 利 用 中 央 引 線 之 連 接 方 式 且 指 狀 導 線 利 用 黏 著 劑 連 接 背 1 | 面 I 於 導 線 上 以 利 於 散 熱 〇 之 注 1 1 本 發 明 還 有 另 ——* 的 就 是 設 立 —- 平 面 式 導 線 框 架 以 利 意 事 1 項 Ή 於 製 造 程 序 之 進 行 〇 再 填 1 根 據 本 發 明 * 平 面 式 導 線 框 架 封 裝 之 半 導 體 晶 Η 有 兩 寫 本 頁 ά ι 列 相 對 之 平 面 指 狀 導 線 » 其 伸 入 於 晶 Η 接 著 面 之 很 大 的 —✓ I I 表 面 區 中 • 並 且 在 晶 片 一 端 懸 離 (C a η t i 1 e v e Γ off) 〇 而 1 1 指 狀 導 線 則 利 用 兩 面 均 有 黏 著 性 之 狹 長 帶 於 其 上 施 壓 與 1 1 加 熱 而 附 著 於 晶 片 之 接 著 面 0 指 狀 導 線 與 晶 片 間 之 電 性 訂 I 連 接 則 是 m 由 置 於 晶 片 中 間 之 連 接 狹 長 帶 上 之 引 線 加 以 1 1 完 成 〇 而 晶 片 於 操 作 中 所 産 生 之 熱 量 則 可 透 過 導 線 框 架 1 I 加 以 排 除 0 毎 一 指 狀 導 線 在 晶 片 邊 綠 處 均 有 - 凹 痕 〇 此 1 凹 痕 可 以 降 低 晶 片 9 黏 著 狹 長 帶 與 指 狀 導 線 間 熱 膨 脹 數 線 不 匹 配 之 問 題 1 因 而 不 致 施 加 應 力 於 易 受 損 之 晶 Η 邊 緣 1 | 〇 此 外 • 多 一 導 線 就 多 一 分 對 晶 片 造 成 腐 独 之 可 能 9 而 1 1 凹 痕 則 可 增 加 路 徑 之 長 度 因 而 降 低 腐 蝕 劑 進 入 晶 Μ 之 機 1 1 率 〇 1 I 附 圖 簡 述 1 1 JLJ1. 刖 述 本 發 明 之 巨 的 優 點 可 參 考 附 由 本 發 明 最 佳 實 1 1 施 例 之 描 述 而 更 加 清 楚 〇 um 圈 6 式 簡 單 說 明 如 下 1 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） φ 經濟部中央標準局員工消貧合作社印製 hi __Β7_五、發明説明（r ) 圖1 A為先前直接接合之導線框架圖。 圖1B為沿箸圖1A之A-A_線所看到之先前技藝導線框架 圖》 圖2為將引線置於晶片邊緣之導線框架技術的透視圖。 圔3為利用下置技術之先前引線式晶K半導體封裝技 術之透視圖。 圖4為依據本發明而具有凹痕導線之引線式晶Η半導 體封裝技術之透視圖。 圖5為依箨本發明而具有凹痕導線之引線式晶Η半導 體封裝技術之横截面圖。 最佳實施例之描述 圖4乃是依據本發明之引線式晶片半導體封裝技術之 説明圖。半導體封裝包括一可容納半導體晶片52之外殼 50。而半導體晶片52之表面54上則由一具有雙面黏著性 之決長帶55所覆蓋。於晶Η表面中間則置有一中央連接 狹長帶58β其中一部份之黏著層55將被除去以提供給晶 片接合點（未畫出）相連用。引線63則是使許多指狀導線 60與晶片接合點（未垂出）作電性連接。指狀導線60橫架 於晶片52周邊之上，且經由雙面黏著層55之上使其可覆 蓋某一待定晶Η52之預定表面區域之一部份。在此最佳 實施例中，中央連接狹長帶58之走向是延箸晶Η 52之軸 V ，而指狀導線6 0則由晶片5 2之相對邊平行横架地排列， 晶片52平行於中央連接狹長帶58。每^指狀導線60繞線 方式均相互平行，且於黏著層55之上會有一 90度髯角64 『 种衣 訂 ( 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ 297公釐） φ 303509 A7 Β7 經濟部中央標率局貝工消費合作社印装 五、發明説明（ b ) 1 1 而 與 中 央 狹 長 帶 58垂 直 且 在 中 央 狹 長 帶 5 8處結束 。雙 面 1 I 黏 著 層 5 5則將指狀導線 60以機械及熱接觸方式堅固地附 1 I 著 於 晶 Η 表 面 5 4之 大 部 份 區 域 上 〇 於 製 程 中 9 雙 面黏 著 Ν 1 I 請 1 1 層 可 先 施 加 於 指 狀 導 線 60上 9 而 後 再 與 晶 片 表 面 5 4相 接 閱 1 I 觸 t 反 之 亦 可 〇 指 狀 導 線 60有 一 由 外 殼 5 0 延 伸 而 出之 讀 背 1 1 寬 部 6 2, 寬部62於 晶 Η 52之上逐漸變細 〇 指 狀 導 線60 1 I 晶 Η 接 著 意 1 1 之 專 有 路 徑 可 確 保 表 面 5 4之 大 部 份 區 域 與指 狀 事 項 1 導 線 6 0作機械與熱接觸 〇 如 此 可 降 低 因 腐 独 而 造 成污 染 再 填 1 晶 片 接 觸 面 之 危 險 0 此 外 9 由 於 指 狀 導 線 60之大部份表 寫 本 頁 裝 1 面 覆 蓋 了 晶 片 之接著 表 面 * 因 此 可 提 供 晶 Η 52所産生 S- 1 I 之 大 部 份 熱 置 一 有 效 的 散 熱 路 徑 〇 1 1 I 根 據 本 發 明 所 設 立 之 技 術 可 知 i 即 使 指 狀 導 線 6 0與 晶 1 片 52兩者熱膨脹俗數差 異 極 微 » 但 因 接 觸 面 積 太 大使 其 訂 1 效 應 複 雜 且 集 中 在 晶 片 邊 緣 故 造 成 無 法 接 受 之 剪 應力 〇 1 1 I 為 減 輕 晶 片 邊 緣 之 應 力 t 可 利 用 壓 型 或 半 蝕 刻 之 方式 於 1 1 晶 片 邊 m 之 上 製 造 凹 痕 6 6 0 此 凹 痕 可 除 去 因 導 線 框架 於 1 晶 Μ 邊 綠 所 産 生 之 剪 應 力 » 故 可 提 高 晶 Η 壽 命 及 可靠 度 .4- 〇 在 此 較 佳 實 施 例 中 > 凹 痕 以 四 方 型 表 示 » 但 此 凹痕 可 1 1 以 是 任 意 形 狀 1 如 矩 形 1 半 圓 型 t 三 角 型 或 任 意形 狀 1 I 〇 此 外 » 由 於 腐 蝕 一 般 均 沿 著 導 線 之 路 徑 1 此 凹 痕可 增 1 1 加 路 徑 之 長 度 而 降 低 晶 Η 表 面 之 腐 蝕 〇 1 I ¥ 1 圖 5 是 一 具 有 凹 痕指狀導線之半導體封裝 之 橫 切面 1 1 I 其 與 圖 4 之 封 装 類 似 9 不 同 處 為 指 狀 / 導 線 60 是直線狀 1 而 且 延 伸 於 位 於 黏 著 層 55之上 的 晶 Η 接 著 表 面 54 〇而 指 1 1 _ 8 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） A7 B7 五、發明説明（7 ) 狀導線60之凹痕66則是位於晶片52邊緣之上以減輕機械 剪應力及腐蝕。 雖然本發明是利用一較佳實施例來描述，但在本案申 請專利範圍之精神與範圍内所作之修改都可實現本發明 ^ 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 ¥ 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐）

Claims (1)

  1. 六、申請專利範圍 A8 B8 C8 D8 第84112699號「引線式晶片（LOC)半導U壤線框架丄，之 封裝及其製造方法」專利案 杰申誚専利範圍 1. 一種引線式晶Η半導體之封裝，其包括： 一半導髓晶Κ,其具有在周圍邊緣終止之接著表面； ，其至少覆蓋該半導體晶片之接著表面之 一部 一黏著層 份.； 數個指狀 方式延伸 份延伸至 平面 二部 接位於該周圍 經濟部中央標準局貞工消費合作社印裝 由該 2 .如申 包括 狀導 及 數 該晶 3 .如申 中該 一個外殼 外殼延伸 請專利範 一個於該 線之第一 導線，其第一部份與該黏著層相接觸並以 於該半導醱晶Μ之接著表面之上，其第 該周圍邊緣之外，毎一指狀導線有一直 邊緣之上的凹痕；和 ,用以容納該半導體晶Η,許多指狀導線 而出。 圍第1項之引線式晶Η半導體封裝，又 接著表面上延伸之中央連接狹長帶，該指 部份终止於該中央連接狹長帶之前；以 該數個指狀導線於該中央連接狹長帶與 連接Ο 4 ----I---(裝---；_---訂 (請先閲讀背面之注意事項再填寫本頁) 個引線使 Η電性相 胃 請專利範圍第1項之引線式晶Η半導醱封裝，其 黏著靥是具有雙面黏性之狹長 本紙張尺度逋用中國國家標準（CNS > Α4規格（210Χ297公釐） 經濟部中央標準局員工消費合作社印裝 B8 C8 D8 々、申請專利範圍 4. 如申請專利範圍第1項之引線式晶片半導驩封裝，其 中每一該指狀導線之第一部份以平行之路徑經由該黏 著層之上，並覆蓋該接著表面之某一預定部份。 5. 如申讅專利範園第4項之引線式晶Η半導醱封裝，其 中該許多指狀導線之第一部份經由該黏著層之上且緦 彎曲角度為90度。 6. 如申謫專利範圍第1項之引線式晶片半導體封裝，其 中該許多指狀導線之第一部份寬度較第二部份窄。 7. —種製造平面引線式晶Κ半導體封裝之方法，此晶Η 具有許多指狀導線，包括下列步驟： 施加一黏著層於半導體晶Η之接著表面，該黏著層 終止於該半導體晶片之周圍邊緣； 於每一該指狀導線上形成一凹痕； 將該數個指狀導線附著於該黏著層之上並使該指狀 導線之該凹痕直接位於該周圍邊緣之上； 用引線連接該指狀導線至該半導醴晶Η之位於晶片 接著表面中央的一値中央連接狹長帶；以及 將該半導體晶Κ與該許多指狀導線封裝至一保護性 外殼中，而一部份之指狀導狳會由該保護性外殼突出 8. 如申誚專利範圍第7項Θ製造引線式晶Κ半導體封裝 之方法，其中該黏著層是具有雙面黏性之狹長帶。 / 9. 如申誚專利範圍第7項之製造引線式晶Κ半導醱封裝 -2- 本紙張尺度適用中國國家梯準（CNS〉Α4規格（210Χ297公釐） --------------、訂------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 B8 C8 D8 六、申請專利範圍 之方法，其中於該每一指狀導線上形成凹痕之步驟是 利用半蝕刻來完成。 10. 如申誚專利範圍第7項之製造引線式晶Η半導體封裝 之方法，其中於該每一指狀導線上製造凹痕之步驟是 利用壓型方法來逹成。 11. 如申誚專利範圍第7項之製造引線式晶片半導體封裝 之方法，又包括將該數値指狀導線以平行之路徑經由 該黏著層之上以覆蓋該晶Η接著表面之某一預先定部 份之步驟ό 12. —種引線式晶Κ半導體導線框架之封裝，包括： 一個黏著層，用以至少覆蓋半導體晶Η之接著表面 的一部份； 數個指狀導線，以平面方式延伸於該黏著層之上， 至少該數個指狀導線中之一有一凹痕設置於半導體晶 Μ周圍邊緣之上。 13. —種製造引線式晶Η導線框架之方法，此框架具有許 多指狀導線，由下列步驟組成： 設立許多指狀導線； 至少於該數個指狀導線之的底面形成一凹痕，該 凹痕設置於半導體晶圍邊緣之上；以及施加一黏 著狹長帶於許多指狀導線之底面以固定指狀導線於一 固定之組態中。 / -3- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝. 申請專利範圍 A8 B8 C8 D8 φ 之凹· 之痕 架一 架凹 框成 框成 線形 線形 導上 導上 Η 面。片面 晶底成晶底 式之完式之 線一來線一 引之式引之 〇 造線方造線成 製導之製導完 之儲刻之多來 項數蝕項許法 13該半13該方 第於由第於型 圍少藉圍少鼷 範至乃範至由 利中驟利中藉 專其步專其乃 誚，該請，驟 申法之申法步 如方痕如方之 --------(裝------訂------^上 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）
TW084112699A 1994-11-04 1995-11-29 TW303509B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/334,478 US5545921A (en) 1994-11-04 1994-11-04 Personalized area leadframe coining or half etching for reduced mechanical stress at device edge

Publications (1)

Publication Number Publication Date
TW303509B true TW303509B (zh) 1997-04-21

Family

ID=23307395

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084112699A TW303509B (zh) 1994-11-04 1995-11-29

Country Status (7)

Country Link
US (2) US5545921A (zh)
EP (1) EP0710982B1 (zh)
JP (1) JP2923236B2 (zh)
KR (1) KR0174341B1 (zh)
AT (1) ATE222402T1 (zh)
DE (1) DE69527761T2 (zh)
TW (1) TW303509B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
TW314650B (zh) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd
US5811875A (en) * 1995-06-29 1998-09-22 Samsung Electronics Co., Ltd. Lead frames including extended tie-bars, and semiconductor chip packages using same
US6277225B1 (en) 1996-03-13 2001-08-21 Micron Technology, Inc. Stress reduction feature for LOC lead frame
JPH09283545A (ja) * 1996-04-10 1997-10-31 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
KR100216064B1 (ko) * 1996-10-04 1999-08-16 윤종용 반도체 칩 패키지
KR100227149B1 (ko) * 1997-04-15 1999-10-15 김영환 반도체 패키지
US5923081A (en) * 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
KR100401536B1 (ko) * 1997-12-31 2004-01-24 주식회사 하이닉스반도체 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US6512304B2 (en) 2000-04-26 2003-01-28 International Rectifier Corporation Nickel-iron expansion contact for semiconductor die
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
EP2688093B1 (en) 2012-07-19 2018-07-18 Technische Universität Ilmenau Method of and apparatus for fluidic self-assembly of components on a substrate
CN104508845B (zh) * 2012-07-30 2018-05-04 亮锐控股有限公司 经强化的led封装及为此的方法
US10211172B2 (en) * 2014-03-13 2019-02-19 Maxim Integrated Products, Inc. Wafer-based electronic component packaging
US9892860B2 (en) 2014-11-24 2018-02-13 Avx Corporation Capacitor with coined lead frame
US10242935B2 (en) 2017-08-31 2019-03-26 Nxp Usa, Inc. Packaged semiconductor device and method for forming
CN108010890A (zh) * 2017-12-29 2018-05-08 苏州晶方半导体科技股份有限公司 芯片封装结构和方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4210926A (en) * 1977-12-07 1980-07-01 Siemens Aktiengesellschaft Intermediate member for mounting and contacting a semiconductor body
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
US4722060A (en) * 1984-03-22 1988-01-26 Thomson Components-Mostek Corporation Integrated-circuit leadframe adapted for a simultaneous bonding operation
US4754912A (en) * 1984-04-05 1988-07-05 National Semiconductor Corporation Controlled collapse thermocompression gang bonding
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
US4810620A (en) * 1985-06-26 1989-03-07 National Semiconductor Corporation Nickel plated tape
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
US5184208A (en) * 1987-06-30 1993-02-02 Hitachi, Ltd. Semiconductor device
US4924292A (en) * 1988-04-12 1990-05-08 Kaufman Lance R Direct bond circuit assembly with crimped lead frame
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
JPH0286155A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd リードフレーム
US4864245A (en) 1988-11-22 1989-09-05 Kasha Amplifiers Modification unit for an amplifier
US5227661A (en) * 1990-09-24 1993-07-13 Texas Instruments Incorporated Integrated circuit device having an aminopropyltriethoxysilane coating
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5229329A (en) * 1991-02-28 1993-07-20 Texas Instruments, Incorporated Method of manufacturing insulated lead frame for integrated circuits
US5403785A (en) * 1991-03-03 1995-04-04 Matsushita Electric Works, Ltd. Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
JPH05109928A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 樹脂封止型半導体装置用リードフレームおよびこれを用いた樹脂封止型半導体装置
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JPH05136312A (ja) * 1991-11-15 1993-06-01 Sony Corp 半導体装置
JPH0621321A (ja) * 1992-01-29 1994-01-28 Texas Instr Inc <Ti> 電気部品実装用支持体付きの集積回路装置
US5457071A (en) * 1993-09-03 1995-10-10 International Business Machine Corp. Stackable vertical thin package/plastic molded lead-on-chip memory cube

Also Published As

Publication number Publication date
KR0174341B1 (ko) 1999-02-01
ATE222402T1 (de) 2002-08-15
JP2923236B2 (ja) 1999-07-26
US5576246A (en) 1996-11-19
EP0710982B1 (en) 2002-08-14
EP0710982A3 (en) 1996-05-15
KR960019688A (ko) 1996-06-17
DE69527761T2 (de) 2003-04-03
EP0710982A2 (en) 1996-05-08
US5545921A (en) 1996-08-13
JPH0992772A (ja) 1997-04-04
DE69527761D1 (de) 2002-09-19

Similar Documents

Publication Publication Date Title
TW303509B (zh)
TW223183B (en) Resin molded semiconductor package
JP2671922B2 (ja) 半導体パッケージ
TW463346B (en) Dual-leadframe package structure and its manufacturing method
TW421871B (en) Semiconductor device
TW461064B (en) Thin-type semiconductor device having heat sink structure
JP3801989B2 (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージ
TW569406B (en) Semiconductor device and the manufacturing method thereof
TW529109B (en) Flip chip type monolithic microwave integrated circuit package
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
TWI355731B (en) Chips-between-substrates semiconductor package and
JPH02310954A (ja) リードフレーム及びそれを用いた半導体装置
JP2003243598A (ja) 半導体装置及びその半導体装置の製造方法
JP3639302B2 (ja) 樹脂封止型半導体装置
KR100340862B1 (ko) 스택패키지및그의제조방법
CN217062081U (zh) 一种引线框架
CN218482234U (zh) 功率半导体器件封装结构
JP3232697B2 (ja) 樹脂封止型半導体装置
TW407296B (en) TSOP semiconductor device
TWM582231U (zh) 噴墨晶片封裝結構
TW494553B (en) Stacked chip packaging structure and the process thereof
JPH07335818A (ja) 半導体装置
JPH04245459A (ja) 半導体装置
JPS6148952A (ja) 半導体装置
TW434851B (en) Method and structure of packaging for multi chip semiconductor