TW301746B - - Google Patents
Download PDFInfo
- Publication number
- TW301746B TW301746B TW085100663A TW85100663A TW301746B TW 301746 B TW301746 B TW 301746B TW 085100663 A TW085100663 A TW 085100663A TW 85100663 A TW85100663 A TW 85100663A TW 301746 B TW301746 B TW 301746B
- Authority
- TW
- Taiwan
- Prior art keywords
- crystal
- semiconductor
- vdc
- lattice
- billion
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明( f ) 1 1 本 發 明 傜 關 於 積 體 化 形 成 於 半 導 齷 晶 Η 上 之 半 導 體 記 1 [ 億 装 置 之 檢 核 方 法 9 此 裝 置 具 有 許 多 配 置 在 半 導 體 基 板 1 上 之 記 億 晶 格 以 用 於 毎 一 二 進 位 之 資 訊 值 » 有 許 多 資 料 請 1 先 1 線 以 便 讀 出 及 寫 入 資 訊 值 t 有 許 多 配 置 於 記 億 晶 格 之 霄 閱 讀 1 晶 體 以 選 擇 性 地 釋 放 介 於 每 —- 記 億 晶 格 和 資 料 線 之 間 的 背 IS 1 I ' 之 1 賫 料 路 徑 • 有 許 多 選 擇 線 以 適 當 地 控 制 逭 電 晶 體 9 及 注 意 1 I 至 少 有 一 位 於 晶 Η 内 部 之 參 考 霣 m 9 此 參 考 電 匯 依 據 半 事 項 再 1 1 導 龌 記 億 装 置 — 定 之 操 作 步 而 調 整 在 一 預 定 之 正 常 值 填 寫 本 X 〇 頁 1 I 積 體 化 形 成 於 半 導 體 晶 Μ 上 之 半 導 髏 記 億 裝 置 具 有 接 1 1 收 上 之 複 雜 度 及 記 億 深 度 9 特 別 是 具 有 自 由 存 取 選 擇 性 1 1 ( 所 謂 DRAM) 之 動 態 半 導 體 記 憶 装 置 » 為 了 檢 核 半 導 體 1 訂 記 億 装 置 之 功 能 9 此 種 較 佳 為 在 半 導 龌 封 裝 於 外 殼 内 之 1 前 就 進 行 之 測 試 方 法 或 利 用 霣 腦 進 行 之 測 試 程 式 通 常 範 | 圃 都 是 很 廣 的 且 値 別 測 試 之 m 試 時 間 也 較 長 9 使 測 試 1 I 之 進 行 缠 是 需 要 較 离 之 費 用 〇 這 些 方 法 或 測 試 程 式 的 巨 1 1 的 是 在 原 理 上 檢 核 記 億 晶 Η 之 功 能 優 越 性 是 否 在 及 格 邊 1 界 内 此 外 邇 特 別 注 重 去 發 現 不 良 或 功 能 差 的 記 億 晶 格 1 1 1 以 便 同 樣 以 百 前 晶 Η 上 另 外 之 備 用 晶 格 取 代 這 不 良 1 1 晶 格 〇 此 處 之 積 體 半 導 體 記 億 霣 路 特 別 是 像 SD 早 電 晶 體 1 I 型 式 之 記 億 晶 格 * 對 所 謂 軟 性 錯 誤 (S oft e r Γ 0 Γ ) // 非 1 1 常 蚕 敏 9 01 t 對 大 部 份 由 蓮 行 中 之 基 本 粒 子 産 生 之 a 射 1 1 線 非 常 蚕 敏 Ο 試 驗 結 果 顳 示 半 導 體 記 憶 電 路 對 各 α 射 線 1 1 有 不 同 之 反 應 強 度 f 依 據 3 不 同 之 情 況 , 某 資 訊 值 可 以 1 I 1 1 準 標 家 國 國 中 用 適 度 尺 張 紙 本 釐 公 7 9 2 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( ) 1 1 實 際 值 0或實際值1 作 為 儲 存 值 ( 實 際 值 0在邏輯上可對 1 1 應 於 0 但其在邏輯上亦可對應於1 f 其 配 置 方 式 依每- •電 J I 路 所 m 擇 之 技 術 而 定 ) * 百 前 已 証 實 逭 樣 會 産 生 一 種 所 S 請 1 I 諝 黷 出 放 大 器 之 評 價 上 的 不 對 稱 Η » 使 例 如 實 際 值 為 先 閲 讀 1 1 0之儲存資料不具有相同之安金值, 且相同之安全邊界 背 1 之 1 值 (η a r s i η ) 可 被 m 取 参 其 值 就 像 實 際 值 為 1之儲存資料 i 1 —^ 櫬 * 且 反 之 亦 然 〇 就 採 用 某 —- 資 料 方 式 而 —IU. 9 在 不 採 事 項 1 I 再 1 I 用 此 方 式 期 間 • 對 % — 資 料 方 式 刖 會 有 因 軟 性 錯 誤 而 産 4 % 本 人 生 的 危 險 » 因 此 t 査 出 和 資 料 方 式 相 鼸 之 不 良 的 或 功 能 頁 1 I 差 的 記 慊 晶 格 亦 是 很 昂 贵 的 Ο 依 處 理 過 程 之 情 況 ( 例 如 1 1 » 粒 子 感 匾 ) 而 産 生 不 良 讀 出 倍 號 之 記 憶 晶 格 有 時 不 能 1 I 利 用 傳 統 之 測 試 程 式 兀 全 査 出 且 將 其 淘 汰 » 在 科 學 上 逭 1 致 訂 顯 示 一 種 潛 在 之 危 險 性 f 此 乃 因 在 待 殊 情 況 下 可 導 損 1 失 » 造 樣 就 直 接 使 其 提 供 之 物 件 的 品 質 惡 化 0 為 解 決 此 I 一 問 題 9 直 至 現 在 為 止 檢 核 半 導 體 記 德 装 置 所 採 用 之 方 1 法 或 測 試 程 式 將 加 長 且 擴 增 * 可 是 逭 樣 大 的 檢 核 程 式 一 1 1 方 面 需 要 花 簧 很 多 時 間 以 *=is* 兀 全 地 檢 核 半 導 體 記 億 装 置 » I 一 方 面 至 少 在 某 部 份 上 顯 示 在 此 巨 大 之 檢 核 程 式 本 身 1 1 所 可 達 到 的 檢 出 率 並 不 會 待 別 高 或 足 夠 高 〇 1 1 本 發 明 之 百 的 為 提 供 一 種 簡 單 且 執 行 時 不 需 很 多 時 間 1 I 及 操 作 費 用 之 方 法 以 檢 核 一 種 積 體 化 形 成 在 半 導 體 晶 片 1 1 上 之 半 導 體 記 億 裝 置 • 使 儘 可 能 兀 全 找 出 且 淘 汰 受 損 壊 1 | 或 功 能 不 良 之 記 億 晶 格 〇 1 1 依 據 本 發 明 此 巨 的 之 解 4 決 方 式 為 t 至 少 按 時 改 變 晶 Η 1 I 1 1 準 標 家 國 國 中 度 尺 張 紙 本 6 4 7 1 ΰ 3 /—\ 明説 明發 五 在調 ,定 置固 装壓 億霣 記考 體參 導該 半 , 核時 檢作 以操 鼷序 霣程 考定 參一 之依 定置 給装 先億 預記 1 體 部導 内半 變發 改本 時據 按依 少 。 至估 - 評 此以 用加 利其 到對 得並 可值 且訊 ,資 值之 常出 正IX 之所 定壓 預霣 1 考 在參 整之 降參考 下部參 會内藉 間片或 期晶。 試用值 测利際 些式實 一 方至 在此低 壓以減 霄 ,可 考升號 參上信 之將出 部則讀 内間則 Η 期 · 晶試降 ,測下 理·些之 原一壓 之在® 明,考 載 負 小 較 有 具 使 以 號 佶 出 讀 之 小 太 1.生 值産 際此 實因 為格 可晶 號億 倍記 出之 讀陷 ,缺 升它 上其 之或 壓容 霉霣 認取 確其 式将 方格 易晶 簡用 以備 可用 ,利 因以 原可 1 且 此格 於晶 由億 ,記 中之 價陷 評缺 之有 全或 安差 於能 用功 外丨 由小 要減 需或 壓大 霣增 考值 參常 之正 部之 内定 片預 晶對 /( 法化 方變 之之 明久 發永 本或 現時 實暫 為作 部 黏 接 當 適 之 部 外 由 0 可 逭 整 或 \ 及 入 熔完 " 而 f 所物 用似 利類 或或 成絲 完熔 而性 式電 程 , 用絲 利熔 或射 壓雷 霣 考絲 參熔 之學 部光 内 ί Η * 晶絲 (請先閱讀背面之注意事項再填寫本頁)
J *1Τ 經濟部中央標準局員工消費合作社印製 種以.簡 一 加較 為可對 作時相 而試釅 接測電 連在考 線或參 導,部 之斷内 用切片 備可晶 成時用 構要利 上需 , Μ 在中 晶,況 在鼷情 絲開 t 熔之每 些原在 逭缠 , ,可用 成不利 快 行。 進率 可出 ,檢 言之 而高 法夠 方足 核有 檢具 之且 知法 已方 前之 先格 對晶 , 億 式記 方損 化受 變核 之檢 易速 部 内CO HVD 晶壓 S , IpST 中應 例供 施之 賁格 之晶 良億 優記 > 別擬 5 待模· 的諝 法所 方用 之使 明將 發醱 M S 依考 參 之 在 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 η. 五、發明詞 丄 ) 二; .'If 1 1 積 醱 半 導 體 記 億 電 路 中 » 由 記 億 晶 格 讀 出 資 料 之 前 9 預 1 I 先 將 位 元 線 在 位 元 線 電 位 VBL上充電 (通常視為預充電 1 過 程 或 利 用 預 充 IS 電 位 ) 是 很 平 常 的 9 其 義 為 只 有 這 /--V 1 I 請 1 I 些 位 元 線 可 有 效 引 導 讀 出 放 大 器 於 讀 出 資 料 後 進 行 讀 出 先 閱 1 I 信 號 之 評 價 及 放 大 讀 出 放 大 器 一 般 為 正 反 器 (F 1 i p 讀 背 1 1 1 F 1 OP )電路, 其係以差動形式工作, 因為位元線電位V B L 之 注 1 I 意 1 | 位 在 讀 出 放 大 器 之 兩 輸 入 且 有 相 同 值 t 故 不 影 m 以 差 動 事 項 1 I 形 式 工 作 之 讀 出 放 大 器 〇 通 常 有 一 值 被 定 為 位 元 線 電 位 再 填 1 1 寫 % 1 VBL , 此值相當於霣源霣位VDD和 參 考 霣 位 VCC之差的- •半 本 頁 或 在 一 種 半 導 體 記 億 裝 置 上 ( 此 記 億 裝 置 對 位 於 所 製 '—^ 1 1 作 組 件 上 之 供 應 霄 位 而 X. 像 在 内 部 以 較 低 之 所 m 内 部 I 1 1 源 電 位 VDD i nt工 作 ) 此 值 設 定 為 介 於 内 部 電 源 電 位 V D D i n t 1 1 和 參 考 電 位 VSS 之 間 所 對 應 之 差 的 一 半 〇 一 般 而 „.a_ 此 半 訂 1 導 體 記 億 電 路 亦 具 有 前 述 之 模 擬 記 億 晶 格 > 通 常 這 些 記 1 億 晶 格 亦 在 位 元 線 電 位 VBL 上 充 電 〇 在 此 種 具 有 模 擬 記 1 1 億 晶 格 之 半 導 體 記 億 電 路 上 已 証 實 藉 改 變 晶 Η 内 部 之 模 1 | 擬 晶 格 的 電 源 電 壓 V DC可有效地檢核這些半導體記億電路。 線 I 本 發 明 以 下 將 依 據 圖 式 作 說 明 $ 此 圖 式 具 備 有 利 的 構 1 1 造 〇 CBB 圈 式 之 簡 單 說 明 如 下 1 1 圖 1 顯 示 所 舉 範 例 之 半 導 醱 記 憶 電 路 的 切 面 圖 9 依 據 1 1 1 本 發 明 之 檢 核 記 億 晶 格 之 方 法 將 使 用 在 此 圖 之 半 導 醱 記 1 1 億 電 路 上 〇 1 I 靨 上 顯 示 一 具 有 兩 個 位 元 線 對 BLH , ΠΓίΐ 之位元線B L 1 1 I ,讀出放大器SA 連 接 在 位 元 線 之 一 邊 * 預 充 霣 裝 置 1 EQL連接在位元線之另- -邊以便由記億晶格MC讀出資料 -6 - 1. 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(r ) 之前進行預充霣及在位元線霣位VBL上使位元線對BLH, ΤΪ1 (關於其上之«位)等化。此外,記億晶格MC以單 電晶體之型式表示(具有蘧擇霣晶體MCT和記億體電容 器MCC),此記捃晶格MC之一邊和毎一位元線對BLH, TOT 相連接且另一邊(在其記億髓霣容器MCC之第一電極上) 均共同和一所讀”板電位V P L ”相連接。板電位V P L基本 上具有霣源霣位VDD)或内部霣猓霣位VDDint)和參考 «位VSS之差值的一半,因此它實質上和位元線罨位VBL 相等,位元線《位VBL經由接收裝置EQL而可設置於位元 線BL上,板霣位VPL之值亦可像過去一般實質上為®源 霣位VDD (或内部霣源霣位VDDint)或參考霣位BSS。此 外,此圖具有字元線WL (由WL1S8號至WLn)以控制記億 晶格MC之選擇11晶體MCT。此記德晶格MC像平常一樣配 置在字元線WL和位元線BL之間的交叉點上且經由其選擇 霄晶體MCT可和每一位元線BL或位元線對BLH , ΤΠΓ相連 接以讀出及儲存資訊。毎一位元線對BLH, ΓΠΓ具有(例 如,如圖所示,配置在其端點上)所諝模擬晶格DMC, 模擬晶格DMC同樣亦為單霣晶體型式之晶格,在操作時 ,模擬晶格作為以差動式工作之黷出放大器SA的一種均 勻且對稱之負載。棋擬晶格DMC之儲存霣容器DC的第一 電極連接至板霣位。此外,此半導體記億鬣路具有裝置EQLDC ,在操作時利用EQLDC則模凝記億晶格DMC之儲存電容器 DC的每一第二電掻可藉預充電電位VDC而加入脈波(pulse) ,此種脈波於位元線BL在位元線霄位VBL上作(一般的) -7 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作杜印製 301746 A7 B7 五、發明説明(占) 預充電期間發生。預充轚霣位VDC之值較佳為大於霄源¾位VDI) (或VDDint,在使用内部之霄源霣位時)和參考霉位VSS 之差值的一半。 裝置EQLDC可以如臞所示具有霣晶醱,此霣晶醱一邊和 預充霄霣位VDC相連接且另一邊和模凝晶格DMC之儲存電 容器DC的第二霣極相連接。此霣晶《在闞極受到預充電 之時脈信號T所控制,在預充電之時間内,此電晶體導 霣而接通。此預充《之時脈倍號T可具有和一相對應( 未詳細園示出)之時脈佶號相同之時間流程,在由記億 晶格MC讀出資料之前,此時脈倍號控制位元線BL在其位 元線霣位VBL上之預充霣。 此圖另外有邊纗晶格CMC,它一般以#友菩晶格(friendly cell) 〃表示,專業人仕己知道其功能,它可以只由邊緣 晶格霣容器CC所構成,如此處之圔所示,但它另外亦可 含有霣晶體,類似於記憶晶格MC或棋擬記億晶格DMC之 S擇霣晶«MCT。在有利的方式下,邊縑晶格霣容器CC 之第一 18極和板電位相連接且邊绨晶格«容器CC之第二 電極藉用於樓擬晶格DMC之補ft装置EQLDC同樣可利用虛 擬晶格DMC之預充霣®位VDC而加入脈波,造樣在籲出資 料以及對讀出資料作評價和放大時,可得到讀出放大器 SA在操作和負載比例上較優良之對稱性。 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂
Claims (1)
- 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 ^·、申請專利乾圍 1. 一種半導體記億装置之檢核方法,此半導體記億裝置 係積臞化形成於半導鱧晶Η上,包括許多配置在半導 體基板上之記億晶格(MC)以用於毎一個二進位資訊值 ;一些資料線以讀出及寫入資訊值;一些配置於記億 晶格(MC)之霣晶腰以選擇性地釋放介於毎一記億晶格 和資料線之間的資料路徑:一些蘧擇線以適當地控制 造些電晶體,及至少有一晶Η内部參考«壓(VDC), 此參考霄®依據半導體記億裝置一定之操作步驟而調 轚在一預定之正常值,其特戡為: 此種積體化形成在半導體晶片上之半導腰記億裝置 的檢核方法,其進行方式係藉由至少一晶Η内部之參 考霣壓(VDC)至少需按時改變,且藉至少按時改變之 參考霣壓(VDC)取得讀出之資訊值且對此讀出之資訊 值作評價。 2. 如申讅專利範園第1項之半導體記億裝置之檢核方法, 其中至少有一晶Η内部之參考霣壓(VDC)利用一預定 或可預定之功能樓式而對參考霣壓(VDC)之正常值按 時下降,然後再上升。 3. 如申請專利範圃第1或2項之半導腥記億裝置之檢核方 法,其中進行之方式為至少有一晶Η内部之參考電壓 (VDC)偽由晶片外部使其至少按時改變。 4. 如申諳專利範圍第1或2項之半導體記億裝置之檢核方 法,其中進行之方式為晶Η内部之參考霄壓(VDC)係 藉設定適當之熔絲使其至少按時改變,造些熔絲積體 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 Α8 Β8 C8 D8 六、申請專利範圍 化形成在半導體晶片上。 5.如申誚專利範圍第1或2項之半導醴記億装置之檢核方 法,其中至少有一晶Η内部之參考霣® (VDC)表示棋 擬記憶晶格之霣源«暖以用於積體化形成在半導體晶 Η上之模擬記億晶格(DMC)。 6. 如申諳專利範臞第5項之半導麵記德装置之檢核方 法,其中至少有一晶片内部之參考霣jg(VDC)表示模 擬記馆晶格之霣源霣E以用於積饈化形成在半導髓晶 Η上之模擬記億晶格(DMC)。 7. 如申諦專利範函第4項之半導《記億裝置之檢核方 法,其中至少有一晶片内部之參考霣壓(VDC)表示棋 凝記僚晶格之«源《應以用於積饈化形成在半導黼晶 片上之模擬記慊晶格(DMC)。 (請先閲讀背面之注意事項再填寫本頁) 、tT 經濟部中央標準局員工消費合作社印製 -10- 1 Ifr— · 本纸張尺度適用中國國家標準(CNS ) Α4規格(2!0Χ297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95103791A EP0732703B1 (de) | 1995-03-15 | 1995-03-15 | Verfahren zur Überprüfung einer Halbleiter-Speichervorrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
TW301746B true TW301746B (zh) | 1997-04-01 |
Family
ID=8219073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085100663A TW301746B (zh) | 1995-03-15 | 1996-01-20 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6366511B2 (zh) |
EP (1) | EP0732703B1 (zh) |
JP (1) | JP3878243B2 (zh) |
KR (1) | KR100399450B1 (zh) |
AT (1) | ATE201529T1 (zh) |
DE (1) | DE59509288D1 (zh) |
HK (1) | HK1004998A1 (zh) |
TW (1) | TW301746B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101350226B (zh) * | 2007-07-20 | 2011-09-07 | 中芯国际集成电路制造(上海)有限公司 | 验证检测设备检测结果是否正确的方法 |
JP5359570B2 (ja) * | 2009-06-03 | 2013-12-04 | 富士通株式会社 | メモリ試験制御装置およびメモリ試験制御方法 |
US8370719B2 (en) | 2010-05-21 | 2013-02-05 | Intel Corporation | Persistent moving read reference |
KR20190047217A (ko) * | 2017-10-27 | 2019-05-08 | 삼성전자주식회사 | 메모리 셀 어레이에 대한 테스트를 수행하는 메모리 장치 및 이의 동작 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4409676A (en) * | 1981-02-19 | 1983-10-11 | Fairchild Camera & Instrument Corporation | Method and means for diagnostic testing of CCD memories |
US4816757A (en) * | 1985-03-07 | 1989-03-28 | Texas Instruments Incorporated | Reconfigurable integrated circuit for enhanced testing in a manufacturing environment |
DE58908918D1 (de) * | 1989-03-16 | 1995-03-02 | Siemens Ag | Integrierter Halbleiterspeicher vom Typ DRAM und Verfahren zu seinem Testen. |
EP0411594A3 (en) * | 1989-07-31 | 1991-07-03 | Siemens Aktiengesellschaft | Circuit and method for testing the reliability of the function of a semi-conductor memory |
-
1995
- 1995-03-15 EP EP95103791A patent/EP0732703B1/de not_active Expired - Lifetime
- 1995-03-15 AT AT95103791T patent/ATE201529T1/de not_active IP Right Cessation
- 1995-03-15 DE DE59509288T patent/DE59509288D1/de not_active Expired - Fee Related
-
1996
- 1996-01-20 TW TW085100663A patent/TW301746B/zh active
- 1996-03-08 JP JP08092496A patent/JP3878243B2/ja not_active Expired - Fee Related
- 1996-03-13 KR KR1019960006593A patent/KR100399450B1/ko not_active IP Right Cessation
-
1998
- 1998-05-13 HK HK98104148A patent/HK1004998A1/xx not_active IP Right Cessation
-
2001
- 2001-07-23 US US09/910,745 patent/US6366511B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE59509288D1 (de) | 2001-06-28 |
ATE201529T1 (de) | 2001-06-15 |
JP3878243B2 (ja) | 2007-02-07 |
KR960035660A (ko) | 1996-10-24 |
HK1004998A1 (en) | 1998-12-18 |
EP0732703B1 (de) | 2001-05-23 |
KR100399450B1 (ko) | 2003-12-18 |
JPH08263997A (ja) | 1996-10-11 |
US20010040832A1 (en) | 2001-11-15 |
EP0732703A1 (de) | 1996-09-18 |
US6366511B2 (en) | 2002-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW385445B (en) | A semiconductor memory device | |
TW463174B (en) | Semiconductor device having test mode entry circuit | |
USRE37184E1 (en) | Semiconductor memory and screening test method thereof | |
TW302520B (zh) | ||
TWI292158B (en) | Isolation control circuit and method for a memory device | |
WO2021135427A1 (zh) | 静态随机存储器及其故障检测电路 | |
JP2907928B2 (ja) | Dram形式の集積半導体メモリおよびその検査方法 | |
JPH0222470B2 (zh) | ||
TWI235377B (en) | Semiconductor memory device | |
TW574705B (en) | Semiconductor memory device | |
US8717800B2 (en) | Method and apparatus pertaining to a ferroelectric random access memory | |
JPS63244400A (ja) | メモリセルの検査回路装置および方法 | |
TW574709B (en) | Semiconductor memory device | |
TW301746B (zh) | ||
US6831866B1 (en) | Method and apparatus for read bitline clamping for gain cell DRAM devices | |
TW498329B (en) | Semiconductor memory device | |
JP3756873B2 (ja) | 半導体記憶装置 | |
TWI261912B (en) | Magnetic random access memory with reference magnetic resistance and reading method thereof | |
JP3857330B2 (ja) | 集積半導体メモリ回路およびその作動方法 | |
JPH05144296A (ja) | 半導体記憶装置の検査方法 | |
TW421839B (en) | Integrated circuit devices with mode-selective external signal routing capabilities and methods of operation therefor | |
JPS606100B2 (ja) | 大規模集積回路 | |
JP2004110863A (ja) | 半導体記憶装置 | |
JP2831683B2 (ja) | 半導体記憶装置 | |
JPH03154289A (ja) | 半導体記憶装置 |