TW301094B - - Google Patents
Download PDFInfo
- Publication number
- TW301094B TW301094B TW084112481A TW84112481A TW301094B TW 301094 B TW301094 B TW 301094B TW 084112481 A TW084112481 A TW 084112481A TW 84112481 A TW84112481 A TW 84112481A TW 301094 B TW301094 B TW 301094B
- Authority
- TW
- Taiwan
- Prior art keywords
- model
- timing
- input
- item
- code
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5674—Synchronisation, timing recovery or alignment
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
A7 301094 B7 經濟部中央樣準局員工消費合作社印製 五、發明説明 ' ) 1 1 I C 發 明 領 域 1 1 1 本 發 明 係 Μ 像 於 賁 料 埠 計 時 % 統 更 特 別 是 闞 係 於 可 1 許 1 I 程 式 資 料 埠 計 時 % 統 其 具 有 用 於 非 同 步 傅 输 横 式 糸 铳 中 先 閱 1 之 g 去 能 及 雜 訊 抑 制 〇 讀 背 1 面 I C 發 明 背 景 3 | I 現 今 電 腦 網 路 用 於 點 對 點 通 訊 時 需 要 多 變 性 及 可 程 式 秦 1 I 再 I ^ 性 〇 區 域 網 路 ( L A N ) 設 計 中 併 入 了 很 多 複 雜 之 網 路 拓 填 寫 本 裝 樸 » 其 係 由 软 體 控 制 Μ 提 供 多 重 之 通 道 於 該 網 路 系 統 上 之 頁 >w<, 1 1 節 點 之 間 0 現 今 電 腦 網 路 提 供 於 節 點 間 之 多 重 連 结 〇 為 了 1 1 創 建 該 點 對 點 之 連 结 每 — 網 路 必 須 具 有 一 層 % 以 於 連 1 结 上 作 交 通 之 定 址 及 優 先 化 X 作 〇 1 訂 1 | 一 現 今 電 腦 網 路 的 — 例 子 係 — 非 同 步 傳 输 横 式 ( A T Μ ) 網 路 例 如 於 李 高 柏 於 1 9 9 4 年 1 2 月 1 6 Β 之 電 1 1 子 設 計 雜 誌 第 8 8 頁 所 述 // A Τ Μ 切 換 一 簡 介 中 所 描 1 1 述 〇 高 柏 描 述 . A T Μ 系 統 為 於 切 換 埠 間 之 — 序 列 之 虛 擬 1 線 路 徑 以 及 該 虚 擬 通 道 係 為 在 每 一 虛 擬 路 徑 内 之 頻 寬 之 埋 1 I 輯 片 段 0 A T Μ 網 路 係 可 以 可 程 式 及 重 新 定 位 埋 结 頻 寬 至 1 1 每 — 虛 擬 路 徑 及 虛 擬 通 道 上 C 可 程 式 頻 寬 定 位 需 要 高 度 之 1 1 可 程 式 網 路 切 換 元 件 » 很 容 易 及 快 速 地 改 變 虛 擬 通 道 及 1 I 虛 擬 路 徑 頻 寬 定 位 〇 1 1 | 網 路 切 換 元 件 必 須 反 應 於 網 路 命 令 以 用 Μ 定 位 每 — 1 連 接 之 頻 寬 至 虛 擬 路 徑 及 虛 擬 通 道 之 中 0 每 一 網 路 切 換 元 1 1 件 包 含 多 重 可 程 式 資 料 埠 用 Μ 3- 接 收 及 傳 送 A T Μ 賁 料 封 包 1 1 1 1 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作杜印$L'· A7 _B7五、發明説明(2 ) ,稱〃格"。格寬度係相對於每一虛擬通道之頻寬作改變 ,其箱要資料埠之不同組合,以用於不同格組合。於每一 資料埠中之格傅送係由一計時糸統所控制。 因此,於本技蕤中係具有一需求,用於一高可程式資 料埠計時系統。該資料埠計時糸统必須基於格寬度,以協 調不同資料埠之計時,而可程式地調整該ATM網路系統 之虛擬通道。如此之一糸統應被加上自動去能及雜訊抑制 *以防止數位資訊之寄生產生於該網路上,並且,容易使 用於電路設計中。 〔發明概要〕 本發明描述一系統,用Μ計時可程式多架構賁料埠。 本發明之資料埠計時系統係設計Μ提供軟體可程式性於一 ATM資料路徑晶片中,用Μ於一非同步傳輪模式(AT Μ)網路中之開關,集中器及掮充器中。 本計時糸統提供時鐘脈衝輸出之自動去能,用以有效 地電路佈局及降低硬體,Μ處理未使用之時鏟脈衝輸入。 本發明資料埠計時系統之另一簧施例包含一雜訊抑制 電路,以消除該ATM電路中之寄生時鐘脈衝。這防止錯 誤資料之寄生產生被計時而進入一糸統中。 〔圖式之簡要說明〕 於圖式中,其中類似之檷號係描述於所有圖式中之類 似元件。 圖式1係為一非同步傳輪横式(ATM)資料路徑晶 (請先M讀背面之注意事項再填寫本頁) h 裝 ,11 絲 本紙张尺度適用中國國家標隼(CNS ) A4規格(210X 297公釐) 五、發明説明( A7 B7 經濟部中央標準局員工消费合作杜印製 至至 之塊塊 施例體 .,一 1 .,及 及 例 方 方 實 施 憶 臞 之 之 圖號 號施 之之 一 實記 輯器路 塊信 信 簧 器 例 之 之 取 埋 Η 電 方衝衡 | 存施 器制存 细多制 细脈 脈 之 暫 實 碼 控 聯 詳料 抑 詳鐘 鐘铳構 一 解式串 之資訊 之時 時 糸 结 之 式 模 | 级之 雜 片入.,出.,時 之 統 横 之 之; |關 之 晶輸係输係計 片 糸 之 统 統圖單開 關 徑於闢於關埠 晶 時 統 糸 系輯一 Μ 開 路出之出之料 徑 計 糸 時 時缠之 A Μ 料示間示間資 ·,路 埠 時 計 計细關 s A 資,號,號之豳料 料 計 之 之詳開該 S Μ 豳信圖信明意資 資 明 明 明之 Μ 於及於 Τ 序幡序幅發示 Μ 之 發 發 發例 Α 用.,用。 A 時入時出本之 T 明 本 本 本施 S 使圖使圖 一一輸 一 輸於構 A 發 於.,於 於實該 一 輯一輯 為是之是之用结該 本 用圖用.,用 一是是埋是邏 .,係 A 元 B 元 是時是 是 是輯是 圖是之 οι 细 2 细 1123 位 3 位4計 5 6 7 理 8 輯 9}11 詳 1 詳 塊式式料式料式及式 式 式细式理式 Μ 式式之式之 方圖圖資 資圖埠圖 圔 圖詳圖细圖 Α 圖圖例圖例 之 入出料 ;; 之詳 S 施施 片 輸輸資 圈 圖例之 ί 實實 本紙张尺度適用中困國家揉準(CNS ) Α4说格(210X297公釐) I--------,ι—s裝------訂------^ ^ I (請先閱讀背面之注意事項再填寫本页) 經濟部中央標準局員工消費合作杜印製 A7 B7五、發明説明(+) 〔較佳實施例之詳细說明〕 於κ下之本發明之較佳實施例之詳细說明中,參考資 料係被對於随附之本發明之一部份之圖式中,其中係示出 可κ實行本發明之特定實施例。埴些實施例係足夠地詳细 描述,Μ使得熟習於本技藝者可Μ實行本發明,可K 了解 的是其他之實施例可Μ加以使用,Μ及,结構上之改變係 可以加Κ完成而不會雛開本發明之精神及範園。因此,Μ 下之詳细說明係不是用Μ限制本發明之意義,本發明之範 画係由呈附之申請專利範園及其對等所定義。 圈式1示出用於ATM網路之非同步傳送棋式(AT Μ)資料路徑晶片之例子。該ATM資料路徑晶片之结構 可以被分割成四個主要構建方塊:一控制界面1 1 0用於 該ATM資料路徑晶片1 00 ,八個非同步輸入埠1 20 *及一 ATM格記憶體包含一動態随機存取記憶體(DR AM) 1 30 ,及八個非同步輸出埠140。 該控制界面1 1 0包含一結構暫存器5 1 0 ,其係被 設計以構成該ATM寅料路徑晶片100之輸入及輸出埠 。於該晶片中之埠係在其範圍内之任何時鐘脈衝下作非同 步操作。於一實施例中,對於任一埠之時鐘脈衝週期可以 大約或等於2 3奈秒,及,該埠資料匯流排是4位元並聯 0 現在參照圓式2 ,該ATM資料路徑晶片1 0 0之一 更詳细理輯圓係被加K提供,其中非同步輸入埠2 1 0 a (請先M讀背面之注意事項再填寫本頁) .裝 、-|1 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 29*7公釐) 經濟部中央橾準局員μ消費合作社印製 301094 __ 五、發明説明(s) —2 1 Ο η係被分別使用K控制輪入之時鏟脈衝信號,分 幅信號,Κ及用於輸入串聪存取記憶體〇- 7 (輪入SA Μ)之賁料输入,用於一八埠糸統。於該例子中,八個分 開之非同步输入埠2 1 Oa — 2 1 On係被加以示出,然 而,热習於本技藝者將可K很快了解’使用其他數目輸入 埠也可K,而不會離開本發明之範圃及精神。輸入資料増 計時信號係被指名為ICLKn及輸入資料埠分幅信號係 被指名為I FRMn。於這實施例中之輪入寊料線係被示 為IDx 〔0 — 3〕 ,Μ指示每一非同步輸入埠2 10四 個並瞄輪入位元;然而,热習於本技藝中者將可迅速了解 其他數目之輸入位元亦可Μ加Μ執行而未偏離本發明之範 園及精神。 〔A Τ Μ格流〕 ATM網路傳送非同步格群,稱為"ATM格〃,其 係由於該A TM網路中之點對點傳送之位元資料之總和。 該資料流係能藉由一使用一假定輸入X暫存器之例子加以 作最佳之描述。如於圖式2中所示,於ATM資料路徑晶 片1 0 ◦中,ATM格經由該非同步輸入埠2 1 0乂之1 Dx 〔〇_3〕接腳進入該晶片1〇〇。該四位元並聯流 係被載入一輪入SAMx,藉由與該非同步輸入埠2 1 0 X相關之I CLKx時鐘脈衝。一分幅信號I FRMx標 示該A TM格之第一資料半位元組並且係使用以啟動—輸 入S AMx負載。一旦一完整格已經被載入輪入δΑΜχ 本紙張尺度適用中國國家標车(CNS )八4規_格(210Χ297公釐) (請先閔讀背面之a意事項再填寫本頁) 裝.
、1T A7 B7 經濟部中央標隼局員工消费合作社印製 五、發明説明( t ) 1 1 I 之 中 該 S A Μ X 控 制 » 輯 2 2 0 X 設 定 — 輪 入 S A Μ 錯 1 1 1 誤 狀 態 位 元 於 控 制 界 面 1 1 0 之 中 〇 該 控 制 界 面 1 1 0 藉 I 請 | 由 讀 取 該 輪 入 S A Μ 錯 誤 狀 態 位 元 而 偵 測 何 時 —- 输 入 S A 先 閱 1 | 控 制 界 讀 Μ 係 填 滿 〇 在 — m 入 S A Μ 填 滿 時 該 面 寫 錄 該 輪 背 面 1 I 入 S A Μ 之 内 容 進 入 D R A Μ 1 3 0 〇 之 1 | t- I 晒 式 3 A 示 出 該 I C L Κ X 信 號 係 使 用 以 於 A T Μ 格 泰 1 I 再 1 中 計 時 直 到 整 個 幅 係 被 接 收 其 係 藉 由 — 在 I F R Μ X 填 γ 裝 寫 本 信 號 線 上 之 轉 換 而 加 以 發 出 信 號 0 同 樣 地 控 制 界 面 1 1 页 1 1 0 係 經 由 S A Μ 理 輯 2 4 0 a 一 2 4 0 η 而 監 視 非 同 步 _ 1 1 出 埠 1 4 0 該 輪 出 埠 係 包 含 輪 出 埠 2 3 0 a — 2 3 0 η 1 1 0 1 訂 該 予 >λ 藉 由 在 輪 出 埠 2 3 0 a — 2 3 0 η 上 之 接 腳 0 1 1 D X [ 〇 — 3 ] 輸 出 之 資 料 係 為 0 C L Κ X 信 號 所 加 Μ 計 1 1 時 並 且 該 輸 出 資 料 之 分 幅 係 藉 由 如 示 於 圖 式 3 B 中 之 1 I 信 號 線 0 F R Μ X 而 加 Μ 發 出 信 號 〇 1户 钵 於 本 實 施 例 中 該 A T Μ 格 包 含 5 6 位 元 組 包 含 四 1 位 元 组 之 標 頭 4 8 位 元 組 之 資 料 及 — 位 元 組 之 標 頭 錯 1 1 誤 檢 査 ( Η E C ) 〇 該 剩 餘 空 間 係 不 是 三 就 是 四 位 元 組 » 1 | 這 係 取 決 於 Η Ε C 之 出 現 否 〇 這 些 另 外 之 位 元 係 被 稱 為 // 1 I 刖 未 定 ( pr ep en d) /後未定 (POS tp e η d) // 資料 其係可 1 1 Μ 經 由 格 編 輯 操 作 及 结 構 參 數 而 加 >λ 產 生 讓 取 寫 錄 及 1 1 分 離 0 1 I 該 入 纗 輯 緩 衝 器 2 5 0 8 - 及 C R C 電 路 係 被 使 用 Μ 修 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨OX297公釐) 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明(7 ) 改被捕捉於輸入SAM中之一格,在其被儲存於DRAM 1 3 0之前。輸出編輯暫存器2 6 0係被使用Μ修脲該格 内容,在其最後之可能時間,於送出至一輪出埠之前。 〔輪入及输出埠計時〕
該ATM資料路徑晶片1 0 0通信協定係由一資料匯 流排及一啟始幅檷記所組作•該幅標記係同步於該時鐘脈 衝。該啟始幅檷記輪出(OFRMx)及傳送器輸出黄料 (〇 D X 〔〕)係連接至該幅標記輸入(IFRMx)之 啟始及該接收器之資料輸入(IDx 〔〕),以及,兩者 均被連接至外部供給之時鐮脈衡(OCLKx,ICLK X ) 〇 圖式3A示出在第一正I CLKx邊緣在I FRMx 變為低之後,該第一ATM格賣料係被負載入該輸入SA M。該資料將被流入埠,每一 iCLKx時間,直到該來 自該结梅暫存器之停止位元組位置地址係被到達。該輸入 S AM填滿狀態係藉由到達該停止位元组位址而加Μ設定 。假如該IFRMx輸入變為一埋輯1 ,在到達該停止位 址之前,該啟始位元組位址將會被重新加載,該輸入S A Μ填滿狀態將不會被設定,以及,一幅以切短錯誤狀態將 會導致於錯誤暫存器中。該"短格〃係被有效地忽略,該 具有該短格資料之輸入5 AM側係重寫錄該下一格。假若 該I F RMx輪入不會轉換至缠輯1 ,當該停止位置地址 到達時,該輪入Sam填滿狀態將畲被設定,但—幅將會 本紙張尺度適用中國國家榇準(CNS )八4说格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) .裝 訂
M1QM A7 B7 五、發明説明(f ) 太長錯誤會導致於錯誤暫存器中。該啟始位元組位置地址 將不會被重新加載,直到該I F RMx輸入轉換到理輯1 ,以及沒有其他資料被計時入該輸入SAM中。該"長格 Λ係被保存,Μ及該输入SAM將會累積於該輪入SAM 之一半中之下一格,當該下一I FRMx埋輯1轉換到達 時。假如一輸入SAM之兩半均填滿K及一 I FRMx輸 入變為理輯1時,一溢流狀態將會導致於該錯誤暫存器中 ,指示一格為該外部控制器所遺忘。該〃遣忘格"將被重 叠寫錄於該輪入S A Μ之中。該〃遺忘格〃係有效地被忽 略。 現在參照圓式3 Β,一 0 F RMx邏輯1係被假設給 一 OCLKx輸入週期,Μ啟始一幅。該第一資料係被出 現於在ODx 〔〕接腳一時鐘脈衝時,在OFRMx之後 。該0 F RMx輪入係Μ相同之方式反應於内部或外部0 (諳先閲讀背面之注意事項再填寫本!) -裝.
、1T 輸及 及址 埤地 出置 輪位 。 組 腳元 接位 X 始 Μ 啟 R 給 F 供 ο 器 該存 至暫 接構 埋结 被該 而。 出幅 輸理 X 管 Μ均 R 埠 fa 線 經濟部中央標準局員工消費合作杜印製 以 一 , 每 態於 狀腳 誤接 錯 有 沒 X 並 D 中 ο 其至 是 Μ 但 A , S 位 _ 檷輸 址由 J 地配。構 置分期结 位被週時 組係 X 計 元料 K 埠 位資 L 料 止該 C 資 停及 o t 規 一 脈 式每鐘 程構時 由结其 藉 K 在 能,及 可示作 係所搡 構中地 结 5 步 項式同 幾圖 Μ 之於可 片如係 晶,其 徑0得 路 1 使 料 5 , 資器上 Μ 存 ο Τ 暫 5 Α 構片 該结晶 一 於 劃埠 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210Χ297公釐) 經濟部中央標隼局員工消费合作杜印製 A7 _B7___ 五、發明説明(q ) 衡範園内之持鐘速率操作。圔式4示出一數目之埠结構及 一相闞结構碼在本發明之計時糸統之一實施例下。例如, 在一入口數1下,其具有结構碼0000b,每一埠利用其 本身之計時及分幅_入接脚,用於計時之目的。這係被先 設定结構。另一例子係示於入口數6之中,在结椭碼1 〇 01b 下,藉Μ埠〇,1 ,2,及3係使用計時接腳〇及 分幅輸入信號0加以計時。另外,可Μ看到的是,該時鐘 脈衝4,5,6及7係被其本身之相關之時鏟脈衡及分幅 輪入接腳。該整個八埠(非同步埠0 — 7)可Μ全被使用 於一組合格式,在1 1 1 lb之结構碼之下,藉以所有埠係 被使用計時接腳0及分幅接腳0加Μ同時地計時。 較高之埠流通量係藉由使用兩,四,或全部八份資料 埠加Μ完成,Κ作出一較寬之八,十六,或三十二位元之 匯流排。所Μ,該有效數目之埠係被降低至四,二及一。 其中只有一時鐘脈衝及幅接腳需要以用於一埠,使得於這 些結構中,該額外時鐘脈衡及幅接腳變成未使用。 其他賁料燁结構係可能,以及這些出現在圖式4中之 结構係不是用Μ限制或排出之意義。熟習於本技藝者將知 道,埠结構之其他變換係可能的,而不會偏離本發明之範 圍及精神。 〔结構暫存器〕 如圖式5中所示之结構暫存器510係被加載入該控 制界面1 10經由該I0D 〔0 — 31〕m流排,藉由一 -1 1 - 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本页) 裝 訂 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明(/<〇 特殊之負載结構指令。該暫存器5 1 0必須於啟始時被加 載,Μ設定該晶片1 00於一已知之狀態。該结構暫存器 5 1 0之資料镧位指定係如以下: I SAM结構——四位元结構碼依據於式4中所述 之结構用於該十六位元之输入埠1 20。 0 SAM结構——四位元结構碼用於該十六輪出埠1 40,該埠係使用如在圈式4中所示之结構碼。 1 SAM啟始位元——三位元啟始位元組位置地址, 用於該輸入SAM,其係可個別地加以定址。 I SAM停止位元--六位元停止位元組位置地址用 於輸入S A Μ。 0 SAM啟始--個用於該輸出SAM之三位元啟始 位元組位置地址。 0 SAM停止--個用於該輸出SAM之六位元停止 位元組位置地址。 晶片位址——用於該ATM資料路徑晶片1 〇〇之並 聯操作之四位元晶片位址比較播位。 重置--個一位元旗橘使用Μ重置該控制界面1 1 〇 之狀態及輸出位元。 C T L Ε Ν——個一位元致能位元用於於並聪操作時 控制界面之輸出。 〔所使用於本計時糸統之一實施例中之電氣元件之詳细說 明〕 -12- 本紙張尺度適用中國國家標準(CNS )六衫見格(210X297公釐) (诗先Μ讀背面之注意事項再填寫本f ) 裝 •-β 镍 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明(1 I ) 躧式6例示出一方塊圖,其示出一禊式解碼器6 1 0 *其係使用以解碼儲存在结構暫存器5 1 0中之模式字元 。該來自模式解碼器610之模式字元係更被模式控制6 2 0所處理,Μ產生一數量之切換控制信號,用於SAM 開關6 3 0之结構中。Μ下之說明係解釋用於輪入時鐘脈 衝(ICLK)計時信號之計時系統;然而,可Μ 了解的 是一相同之硬體结構亦可Μ加Μ執行以轉換該结構横式, 用於分幅時鐘脈衝(IF RM)之目的。因此,這用以產 生輪入時鏟I C L K之說明係類似於該用於產生分幅時鐮 脈衡I F RM之說明。同樣地,埴结構糸統係可應用以該 輸出時鐘脈衡0 C L K之產生Μ及該输出分幅時鐘脈衡〇 F R Μ之產生。 圖式7是一詳细之邏輯画,示出一模式解碼器6 1 0 之一實施例。如先前所說明,结構暫存器5 1 0係被於該 ATM資料路徑晶片之啟始操作階段中作加載。輸入SA Μ结構位元係被載入模式解碼器於點I DAM结構[0 : 3〕。取決於什麽结構係被規劃入該结構暫存器5 10中 ,模式解碼器610組合適當之輸入時鐘脈衝信號(1C L K X) Μ產生該如於圖式4中所示之資料埠结構。 計時組合只有當兩個或更多輸入埠係被一單一輸入時 鐘信號所計時才需要。 解碼該模式解碼器之輸出係最好藉由一例子加以說明 。例如,輸出MO 1 Χ08指示該埠0及1係被組合成一 -1 3- 本紙張尺度適用中國國家標隼(CNS ) Α4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝 訂 A7 B7 _ 五、發明説明(θ) 八位元埠结構,如於_式4之结構碼〇〇〇 1所示。另一 例子是輸出χΜ03Χ 1 6 ,其中輸入SAM0 — 3係被 連结,K提供一十六位元輸出如由圖式4之结構碼1 ◦ 〇 1 ,1011,1101及1110所展示。因此,棋式 解碼器6 1 0之輸出代表該發現於圖式4中之埠结構之" 構建方塊〃。這些〃構建方塊之不同變換提供了如於圖式 4中所示之16個摸式。 棋式解碼器610之輸出係被提供至棋式控制620 ,如於圓式8之詳细理輯圖所示。模式控制6 2 0組合各 種之"構建方塊"或横式解碼器6 1 0之_出,K提供如 於圔式4中所代表之適當輪入時鐘脈街計時信號,給每一 不同结構碼。該由横式控制6 2 0所產生之1 6輸出係被 SAM開關6 3 0所利用,Μ產生如於_式2所示之輸入 埠2 1 0a — 2 1 On之I CLKx之適當輸入計時信號 Ο 經濟部中央標準局—工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 該SAM開關630係示於圖式9中。圖式1 0例示 出模組6 4 0,其係S A Μ開翮6 3 0之一部份以及其係 被整個重製但除了該SAM6 3 0之第一级之外。計時電 路之此一部份併入一多工器1 0 1 0如於圖式1 1中所示 ,包含一 Ρ通道加強模式場效電晶體(FET) 1120 ,Κ及一 η通道加強模式FET 1 1 30。該圖式1 0之 電路同時使用一雜訊抑制電路1 020,其係併入一延遲 電路1 2 1 0,示於圓式1 2之中*以提供一最小之脈波 -14- 本紙張尺度適用中國國家橾準(CNS ) Α4現格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明( ) 1 1 I 阻 斷 臨 界 0 因 此 » 雜 訊 抑 制 電 路 1 0 2 0 之 脈 波 進 入 埠 A 1 1 1 將 不 會 傅 送 至 輸 出 埠 Y 除 了 他 們 具 有 — 時 距 其 係 超 過 該 遲 請 1 | 延 電 路 1 2 1 0 之 延 遅 值 0 先 閱 I 白 動 去 能 係 被 加 以 提 供 使 得 當 該 計 時 當 路 係 在 特 殊 讀 背 1 面 I 横 式 X 8 1 6 3 2 時 Μ 及 因 此 具 有 未 使 用 I C L Κ t 之 1 1 t 1 I I F R Μ 0 C L K 0 F R Μ 接 腳 時 該 使 用 者 並 不 必 章 項 1 1 再 行 經 這 些 接 脚 於 其 設 計 中 以 及 將 它 們 設 定 至 V C C 再 填 / 位 寫 裝 V S S 準 或 — 拉 下 / 拉 上 暫 存 器 網 路 〇 這 節 省 元 件 ( 页 1 電 阻 器 ) 及 電 路 板 路 徑 〇 於 X 3 2 棋 式 中 其 中 將 會 冇 8 1 1 個 未 m 接 之 時 鐘 脈 街 其 將 會 是 浮 接 的 假 如 其 係 未 被 白 1 | 動 去 能 所 解 激 能 的 話 〇 1 訂 該 自 動 去 能 VS. 路 係 由 圖 式 1 0 所 团 取 佳 例 示 其 中 W 1 1 0 3 0 係 被 工 多 器 1 0 1 0 所 致 能 假 如 輸 入 Ν 0 係 Κ 高 1 1 位 準 為 高 時 因 為 閘 1 〇 3 0 之 致 能 係 被 一 由 多 工 器 1 0 1 | 1 0 之 Ν *來之理輯低輸出所致能 >多工器1 040之輸入 1 - 線 N 1 及 1 係 使 用 以 行 經 其 他 之 計 時 輸 入 至 輸 出 Υ 0 0 1 雖 m 本 發 明 之 特 殊 實 施 例 已 經 被 加 Μ 例 示 以 及 說 明 1 1 用 於 本 發 明 之 較 佳 實 施 例 之 說 明 中 可 以 知 道 的 是 熟 習 1 | 於 本 技 藝 者 將 知 道 一 寬 廣 種 類 之 替 換 及 / 或 等 效 執 行 » 1 | 設 計 完 成 相 同 之 巨 的 將 可 Μ 替 換 特 定 之 示 出 及 說 明 之 實 1 1 施 例 而 不 會 離 開 本 發 明 之 範 圍 〇 熟 習 於 電 子 電 腦 及 通 訊 1 技 藝 者 將 可 了 解 本 發 明 可 Μ 執 行 於 很 多 實 例 中 0 本 發 明 1 I 係 試 著 >λ 涵 蓋 本 發 明 此 中 所 討 論 之 較 佳 實 施 例 〇 因 此 本 1 I - 15 - 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 五、發明説明(θ) 定 限 所 圍 範 利 專 請 串 之 案 本 被 只 係 明 發 (請先閲讀背面之注意事項再填寫本页) 裝. 訂 經濟部中央標準局員工消费合作杜印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
Claims (1)
- 六、申請專利範圍 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 碼多時 ’ , ’ ’ , 面元 ·· 解生 計中中 中中中 :界字 含 數產數 其其 其其其 含制式 包多 Μ 多, , , , , 包控模 , 供出 Μ 統統 統統統 ,該該 統提輸 Μ 系系糸 糸系统, 碼 糸 及式用 時時時 時時糸 作解 時.,元 模 , 計 計 計 計 計 時操;W 計元字 碼 構 之。之 之 之 之 計之元用 之字構 解 機 述送述。述 述 述 之統字 , 埠構结 數 器 所傳所幅所。所。所。埠系式面 料结該 多 碼 項格項格項構項構項構料時模界 資一碼 該 解 1 時 1 時 1 機 1 機 4 機資計一制 數存解 合 式 第計第計第制第能第能數該存控 ., 多儲以 組 横 園Μ圍Μ圍抑圍去圍去多制儲該出 時 Μ 用 Μ 該。範用範用範訊範動範動時控Μ至輸 計用構 用 至埠利使利使利雜利自利自計以用接式 Κ 構櫬 構及接料專係專係專含專含專含Μ用器連横 用機器 機 Μ 連資請號請號請包請包請包用面存器碼 種存碼 制·,構數申信申信申更申更申 更種界暫碼解 1 儲解;控號機多如時如時如構如構如構一制構解數 • 式式出式信換時.計.計.機 ·機.機 ·控结式多 1 模模輸横時切計 2 數 3 數 4 換 5 換 6 換 7 一 | 模供 式計 號多多 切切切 有提 模數 信該該 該該該 具及 —. ^ I裝1T. (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家棣车( CNS ) Α4坑格(210X297公釐) ABCD 經濟部中央標準局員工消費合作社印製 π、申請專利範圍 —棋式控制連接至該模式解碼器用Μ組合該多數解碼 棋式輸出Μ提供多數計時信號; 一開闢連接至該横式控制,用以依據多數計時信號計 時多數資料埠;及 其中該多數解碼横式輪出係為一正式組之計時組合, 其係可規劃地為該模式字元所致能或去能。 8 ♦如申請專利範園第7項所述之計時糸統,更包含 ~雜訊抑制電路用Μ抑制出現在输入之雜訊,該雜訊抑制 電路包含: 一反和閛具有一第一輸人,一第二輸入,及,一輪出 —延遲元件具有一第一節點及一第二節點,其中,該 第一節點係連接至該第一輸入及該第二節點係連接至該第 二輸入,該延遲元件具有一延遲D ;及 一反相器具有一反相輸入連接至該輸出及一反相輸出 ;及 藉Μ至該第一輸入之一輸入信號係被抑制,假如該輸 入信號之時間距係少於D。 9 ·如申請專利範園第7項所述之計時系統,更包含 —自動去掂電路用Μ去能未使用之輸出,Μ防止該未使用 輪出之隨機轉換。 1 0 ·如申請專利範面第8項所述之計時糸統,更包 含一自動去能電路用以去能未使用之輸出,以防止該未使 本紙張尺度逋用中國國家揉车(CNS ) Α4规格(2丨ΟΧ25»7公釐) (請先Μ讀背面之注意事項再填寫本頁) .Λ,裝----丨丨訂-----4 r. A8 B8 C8 ^—----^___ 八、申請專利範圍 用輪出之随機轉換。 1 1 ·—種用以計時多數賁料埠之方法,包含步驟: 預選定一組計時结構; 指定一特定横式字元至該組計時結構之每一结構; 規劃一结構暫存器以一特定横式字元,給該組計時结 檐之一特定計時结構;及 解碼該特定棋式字元,Μ規劃該多數賁料埠給該特定 計時结構。 1 2 ·如申請専利範園第1 1項所述之計時多數資料 増之方法,更包含自動去能時鐘脈衡輪出之步®,該_出 係未被該特定計時结構所使用。 1 3 ·如申請專利範圃第1 1項所述之計時多數簧 料埠之方法,更包含Μ脈波時距少於一預定延遅時間而抑 制輪入之步驟。 I.--------{-裝------訂------^ .Jr (請先»讀背面之注$項再填寫本頁) 經濟部中央標準局員工消費合作社印¾ 本斌張尺度逋用中國國家搮率(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/478,325 US5680595A (en) | 1995-06-07 | 1995-06-07 | Programmable data port clocking system for clocking a plurality of data ports with a plurality of clocking signals in an asynchronous transfer mode system |
Publications (1)
Publication Number | Publication Date |
---|---|
TW301094B true TW301094B (zh) | 1997-03-21 |
Family
ID=23899471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW084112481A TW301094B (zh) | 1995-06-07 | 1995-11-23 |
Country Status (8)
Country | Link |
---|---|
US (2) | US5680595A (zh) |
EP (1) | EP0830799B1 (zh) |
JP (1) | JP3155971B2 (zh) |
KR (1) | KR100297213B1 (zh) |
AT (1) | ATE220282T1 (zh) |
DE (1) | DE69527310T2 (zh) |
TW (1) | TW301094B (zh) |
WO (1) | WO1996042148A2 (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719890A (en) * | 1995-06-01 | 1998-02-17 | Micron Technology, Inc. | Method and circuit for transferring data with dynamic parity generation and checking scheme in multi-port DRAM |
US6178483B1 (en) * | 1997-02-14 | 2001-01-23 | Advanced Micro Devices, Inc. | Method and apparatus for prefetching data read by PCI host |
US6487207B1 (en) | 1997-02-26 | 2002-11-26 | Micron Technology, Inc. | Shared buffer memory architecture for asynchronous transfer mode switching and multiplexing technology |
JP3420018B2 (ja) * | 1997-04-25 | 2003-06-23 | 株式会社東芝 | データレシーバ |
JP3445476B2 (ja) * | 1997-10-02 | 2003-09-08 | 株式会社東芝 | 半導体メモリシステム |
KR100578112B1 (ko) | 1998-10-16 | 2006-07-25 | 삼성전자주식회사 | 메모리 클럭 신호를 제어하는 컴퓨터 시스템 및그 방법 |
US6114960A (en) * | 1998-11-04 | 2000-09-05 | International Business Machines Corporation | Method and apparatus for an integrated security device providing for automatic disablement |
US7603627B2 (en) * | 2002-02-05 | 2009-10-13 | Microsoft Corporation | Systems and methods for creating and managing graphical user interface lists |
US7571287B2 (en) | 2003-03-13 | 2009-08-04 | Marvell World Trade Ltd. | Multiport memory architecture, devices and systems including the same, and methods of using the same |
US7388789B2 (en) | 2005-08-31 | 2008-06-17 | Micron Technology | NAND memory device and programming methods |
US8234425B1 (en) | 2007-06-27 | 2012-07-31 | Marvell International Ltd. | Arbiter module |
US7949817B1 (en) | 2007-07-31 | 2011-05-24 | Marvell International Ltd. | Adaptive bus profiler |
US8131915B1 (en) | 2008-04-11 | 2012-03-06 | Marvell Intentional Ltd. | Modifying or overwriting data stored in flash memory |
US8683085B1 (en) | 2008-05-06 | 2014-03-25 | Marvell International Ltd. | USB interface configurable for host or device mode |
US8423710B1 (en) | 2009-03-23 | 2013-04-16 | Marvell International Ltd. | Sequential writes to flash memory |
US8213236B1 (en) | 2009-04-21 | 2012-07-03 | Marvell International Ltd. | Flash memory |
US8688922B1 (en) | 2010-03-11 | 2014-04-01 | Marvell International Ltd | Hardware-supported memory management |
US8756394B1 (en) | 2010-07-07 | 2014-06-17 | Marvell International Ltd. | Multi-dimension memory timing tuner |
US8607106B2 (en) * | 2010-10-25 | 2013-12-10 | Himax Analogic, Inc. | Channel detection device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4631702A (en) * | 1984-02-28 | 1986-12-23 | Canadian Patents and Deveopment Limited--Societe Canadienne des Brevets et d'Exploitation Limitee | Computer speed control |
GB2173931B (en) * | 1985-04-16 | 1988-05-11 | Ncr Co | Data input system including a keyboard having no moving parts |
US4893305A (en) * | 1988-03-31 | 1990-01-09 | Racal Data Communications Inc. | Inband dynamic port allocation |
US4891794A (en) * | 1988-06-20 | 1990-01-02 | Micron Technology, Inc. | Three port random access memory |
US4914429A (en) * | 1988-12-09 | 1990-04-03 | Transwitch Corp. | Switch components and multiple data rate non-blocking switch network utilizing the same |
FI85319C (fi) * | 1990-06-21 | 1992-03-25 | Valtion Teknillinen | Kopplingselement. |
US5261059A (en) * | 1990-06-29 | 1993-11-09 | Digital Equipment Corporation | Crossbar interface for data communication network |
-
1995
- 1995-06-07 US US08/478,325 patent/US5680595A/en not_active Expired - Lifetime
- 1995-11-23 TW TW084112481A patent/TW301094B/zh not_active IP Right Cessation
- 1995-12-08 AT AT95943096T patent/ATE220282T1/de active
- 1995-12-08 WO PCT/US1995/016220 patent/WO1996042148A2/en active IP Right Grant
- 1995-12-08 JP JP50302497A patent/JP3155971B2/ja not_active Expired - Fee Related
- 1995-12-08 DE DE69527310T patent/DE69527310T2/de not_active Expired - Lifetime
- 1995-12-08 KR KR1019970708977A patent/KR100297213B1/ko not_active IP Right Cessation
- 1995-12-08 EP EP95943096A patent/EP0830799B1/en not_active Expired - Lifetime
-
1997
- 1997-07-14 US US08/892,609 patent/US5838959A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1996042148A2 (en) | 1996-12-27 |
DE69527310D1 (de) | 2002-08-08 |
WO1996042148A3 (en) | 1997-02-20 |
DE69527310T2 (de) | 2003-03-06 |
JPH10511830A (ja) | 1998-11-10 |
KR100297213B1 (ko) | 2001-08-07 |
ATE220282T1 (de) | 2002-07-15 |
KR19990022496A (ko) | 1999-03-25 |
US5838959A (en) | 1998-11-17 |
US5680595A (en) | 1997-10-21 |
EP0830799B1 (en) | 2002-07-03 |
EP0830799A2 (en) | 1998-03-25 |
JP3155971B2 (ja) | 2001-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW301094B (zh) | ||
TWI474320B (zh) | 雙倍資料率虛擬靜態隨機存取記憶體及其控制器、存取與操作方法、寫入與讀取方法 | |
US6658493B1 (en) | Microcomputer exchanging data with host computer | |
US4733390A (en) | Data transmission system | |
KR100813533B1 (ko) | 반도체 메모리 장치 및 그 데이터 마스크 방법 | |
CN100576140C (zh) | 产生数字信号处理器和存储器的时钟信号的电路和方法 | |
US7415581B2 (en) | Semiconductor memory chip | |
JP4565966B2 (ja) | メモリ素子 | |
KR930017025A (ko) | 멀티시리얼 액세스 메모리 | |
US6292419B2 (en) | Synchronous semiconductor memory device | |
JP2595707B2 (ja) | メモリ装置 | |
JP3703599B2 (ja) | パターン信号発生装置 | |
SU1742823A1 (ru) | Устройство дл сопр жени процессора с пам тью | |
SU1357966A1 (ru) | Устройство сопр жени процессора с пам тью | |
JPH01213890A (ja) | メモリ装置 | |
SU1236492A1 (ru) | Канал обмена многомашинного комплекса | |
KR100295037B1 (ko) | 디지털무선통신시스템의연집오류분산회로및방법 | |
RU1815646C (ru) | Система дл обмена информацией | |
JPH04273323A (ja) | 複数デ−タ列のタイミング調整装置 | |
SU1196886A1 (ru) | Микропроцессорное устройство дл моделировани систем массового обслуживани | |
SU1327183A1 (ru) | Устройство дл преобразовани формата данных в доменной пам ти | |
SU1392571A1 (ru) | Устройство дл сопр жени вычислительной машины с телеграфными каналами св зи | |
JPS58129666A (ja) | 記憶制御方式 | |
JPH0411053B2 (zh) | ||
GB1566529A (en) | Data storage arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |