KR19990022496A - 프로그램가능한 ａｔｍ 메모리용 데이터 포트 - Google Patents

프로그램가능한 ａｔｍ 메모리용 데이터 포트 Download PDF

Info

Publication number
KR19990022496A
KR19990022496A KR1019970708977A KR19970708977A KR19990022496A KR 19990022496 A KR19990022496 A KR 19990022496A KR 1019970708977 A KR1019970708977 A KR 1019970708977A KR 19970708977 A KR19970708977 A KR 19970708977A KR 19990022496 A KR19990022496 A KR 19990022496A
Authority
KR
South Korea
Prior art keywords
clocking
mode
input
configuration
outputs
Prior art date
Application number
KR1019970708977A
Other languages
English (en)
Other versions
KR100297213B1 (ko
Inventor
마크 알. 톰앤
후이 댄 보
글렌 이. 허쉬
Original Assignee
로데릭 더블류 루이스
마이크론 테크날러지 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로데릭 더블류 루이스, 마이크론 테크날러지 인코퍼레이티드 filed Critical 로데릭 더블류 루이스
Publication of KR19990022496A publication Critical patent/KR19990022496A/ko
Application granted granted Critical
Publication of KR100297213B1 publication Critical patent/KR100297213B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

비동기식 전송 모드 통신(ATM)망의 사용을 위한 프로그램가능한 다중 구성 데이터 포트 클럭킹 시스템이 개시된다. 상기 클럭킹 시스템은 ATM망 칩의 데이터 포트 구성의 클럭킹을 자동적으로 스위치하기 위해 다수의 선정된 구성 코드를 사용하여 프로그램된다. 상기 클럭킹 시스템은 클럭 하드웨어의 미사용된 핀으로부터 랜덤한 출력을 제거하기 위한 자동 디스에이블 회로를 포함한다. 또한, 상기 클럭킹 시스템은 상기 ATM망으로의 스퓨리어스 잡음을 감소시키기 위한 잡음 억제 회로를 사용한다.

Description

프로그램가능한 ＡＴＭ 메모리용 데이터 포트
현대 컴퓨터망은 지점 대 지점 통신을 위한 다양성 및 프로그램가능성을 필요로 한다. 근거리 통신망(LAN)의 설계는 망 시스템 상의 노드 간에 다중 채널을 제공하기 위해 소프트웨어로 제어되는 많은 복합망 토폴로지를 일체화한다. 현대 컴퓨터망은 노드 간에 다중 링크를 제공한다. 노드 대 노드 링크를 수립하기 위해, 각각의 망은 링크를 통한 트랙픽의 어드레싱 및 우선순위 선정을 위한 계층을 가져야 한다.
현대 컴퓨터망의 한 예는 Lee Goldberg에 의해 1994년 12월 16일 Electronic Design Magazine, 페이지 88 ATM Switching : A Brief Introduction,에 기술된 것과 같은 비동기식 전송 모드(ATM)망이다. Goldberg는 스위치 포트 간에 일련의 가상 경로로서 ATM 시스템 및 각각의 가상 경로 내의 대역폭의 논리적인 세그먼트로서 가상 채널을 기술한다. ATM망은 매우 프로그램가능하고 링크 대역폭을 각각의 가상 경로 및 가상 채널에 할당한다. 프로그램가능한 대역폭 할당은 용이하고 신속하게 가상 채널 및 가상 경로의 대역폭 할당을 변화시키기 위해 극히 프로그램가능한 망 스위치 소자를 필요로 한다.
망 스위치 소자는 각 링크의 대역폭을 가상 경로와 가상 채널에 할당하기 위한 망 커맨드에 응답해야 한다. 각각의 망 스위치 소자는 셀이라 칭하는 ATM 데이터 패킷을 수신하고 전송하기 위한 다중 프로그램가능한 데이터 포트를 포함한다. 셀폭은 각 가상 채널의 대역폭에 따라 변하며, 이는 서로 다른 셀 조합에 대해 상이한 데이터 포트의 조합을 필요로 한다. 각각의 데이터 포트에서 셀의 전송은 클럭킹 시스템에 의해 제어된다.
따라서, 극히 프로그램가능한 데이터 포트 클럭킹 시스템이 기술 분야에 필요하다. 데이터 포트 클럭킹 시스템은 ATM망 시스템의 가상 채널을 프로그램가능하게 조정하기 위해 셀폭에 근거하여 상이한 데이터 포트의 클럭을 일치시켜야 한다. 이와 같은 시스템은 망 상으로 디지털 정보의 스퓨리어스 발생을 방지하기 위한 자동 디스에이블과 잡음 억제, 및 기판 설계의 용이한 사용을 특징으로 한다.
발명의 요약
본 개시는 프로그램가능한 다중-구성 데이터 포트를 클럭하기 위한 시스템을 설명한다. 본 데이터 포트 클럭킹 시스템은 비동기식 전송 모드(ATM)망에서 스위치, 집중장치(concentrators), 및 신장기(expanders)를 위해 ATM 데이터경로 칩에 소프트웨어적인 프로그램가능성을 제공하도록 설계된다.
본 클럭킹 시스템은 미사용된 클럭 입력을 처리하기 위해 효율적인 기판 레이아웃과 감소한 하드웨어를 위해 클럭 출력의 자동 디스에이블을 제공한다.
본 데이터 포트 클럭킹 시스템의 다른 실시예는 ATM 전자 장치의 스튜리어스 클럭을 제거하는 잡음 억제 회로를 포함한다. 이는 오류 정보의 거짓 발생이 시스템으로 클럭되는 것을 방지한다.
본 발명은 데이터 포트 클럭킹 시스템에 관한 것으로, 특히 비동기식 전송 모드 시스템용 자동 디스에이블 및 잡음 억제를 갖는 프로그램가능한 데이터 포트 클럭킹 시스템에 관한 것이다.
도 1은 비동기식 전송 모드(ATM) 데이터경로 칩의 블록도.
도 2는 ATM 데이터경로 칩의 상세한 블록도.
도 3A는 입력 데이터 비트에 대한 입력 클럭킹 신호와 입력 프레이밍 신호 간의 관계를 도시한 타이밍도.
도 3B는 출력 데이터 비트에 대한 출력 클럭킹 신호와 출력 프레이밍 신호 간의 관계를 도시한 상세한 타이밍도.
도 4는 본 데이터 포트 클럭킹 시스템의 한 실시예에 대한 데이터 포트 및 클럭킹 구성의 도면.
도 5는 ATM 데이터경로 칩의 구성 레지스터의 블록도.
도 6은 본 데이터 포트 클럭킹 시스템의 한 실시예의 블록도.
도 7은 본 클럭킹 시스템용 모드 디코더의 한 실시예의 상세한 논리도.
도 8은 본 클럭킹 시스템용 모드 제어부의 한 실시예의 상세한 논리도.
도 9A 및 9B는 본 클럭킹 시스템용 직렬 액세스 메모리(SAM) 스위치의 한 실시예의 상세한 논리도.
도 10은 SAM 스위치의 단일 단계의 상세한 논리도.
도 11은 SAM 스위치에 사용된 데이터 멀티플렉서의 한 실시예의 상세한 논리도.
도 12는 SAM 스위치용 잡음 억제 회로의 한 실시예를 도시한 상세한 논리도.
도면에서, 유사한 번호가 몇몇 도면을 통해 유사한 구성요소를 설명한다.
바람직한 실시예의 다음의 상세한 설명에서, 그 부분을 형성하고 본 발명이 실시될 수 있는 예시적인 특정 실시예로서 도시되어 있는 첨부한 도면을 참조한다. 이러한 실시예는 기술 분야에 숙련자가 본 발명의 실시가 가능하도록 충분히 상세하게 설명되고, 다른 실시예가 이용될 수 있고 구조 변화가 본 발명의 사상과 범위를 벗어나지 않고 이루어질 수 있다는 것을 알 수 있다. 따라서, 다음의 상세한 설명은 한정하는 의미로 간주되어서는 안되고, 본 발명의 범위는 첨부된 청구범위와 그 등가물에 의해 한정된다.
도 1은 ATM망용 비동기식 전송 모드(ATM) 데이터경로 칩의 한 예를 도시한다. ATM 데이터경로 칩의 아키텍처는 4개의 주요 빌딩 블록, 즉 ATM 데이터경로 칩(100)용 제어 인터페이스(110), 8개의 비동기식 입력 포트(120), 다이나믹 랜덤 액세스 메모리(DRAM)(130)를 구비하는 ATM 셀 메모리, 및 8개의 비동기식 출력 포트(140)로 세분될 수 있다.
제어 인터페이스(110)는 ATM 데이터경로 칩(100)의 비동기식 입력 및 출력 포트를 구성하도록 프로그램된 구성 레지스터(510)를 포함한다. 칩의 각 포트는 비동기적이고 그 범위 내에서 임의의 클럭율로 동작한다. 한 실시예에서, 임의의 포트에 대한 클럭 주기는 23㎱ 이상일 수 있고 포트 데이터 버스는 4비트 병렬이다.
지금부터 도 2를 참조하면, 비동기식 입력 포트(210a-210n)가 8개의 포트 시스템용 입력 직렬 액세스 메모리(0-7)(입력 SAM) 각각에 대해 진입하는 클럭킹 신호, 프레이밍 신호, 및 데이터 입력을 제어하는데 사용되는 ATM 데이터경로 칩(100)의 더 상세한 논리도가 제공된다. 이 예에서, 8개의 개별적인 비동기식 입력 포트(210a-210n)가 도시되어 있으나, 기술 분야에 숙련자는 다른 많은 입력 포트가 본 발명의 사상과 범위를 벗어나지 않고 이용될 수 있다는 것을 용이하게 알 것이다. 입력 데이터 포트 클럭킹 신호는 ICLKn으로 지정되고 입력 데이터 포트 프레이밍 신호는 IFRMn으로 지정된다. 이 실시예에서 입력 데이터 라인은 비동기식 입력 포트(210)당 4개의 병렬 입력 비트를 가리키는 IDx[0-3]로서 도시되어 있으나, 기술 분야에 숙련자는 다른 많은 입력 비트가 본 발명의 사상과 범위를 벗어나지 않고 용이하게 구현될 수 있다는 것을 알 것이다.
ATM 셀 흐름
ATM망은 ATM 셀이라 칭하는 비동기식 셀 그룹을 전송하며, 이는 ATM망에서 지점 대 지점에서 전달된 비트 데이터의 집합이다. 데이터 흐름은 가정 입력 x 레지스터를 사용하는 예에 의해 가장 잘 설명된다. 도 2에 도시된 바와 같이, ATM 데이터경로 칩(100)에서, ATM 셀은 비동기식 입력 포트(210x)의 IDx[0-3] 핀을 통해 칩(100)으로 진입한다. 4-비트 병렬 스트림은 비동기식 입력 포트(210x)와 연관된 ICLKx 클럭에 의해 입력 SAM x로 로드된다. 프레이밍 신호(IFRMx)는 ATM 셀의 제1 데이터 니블(nibble)을 표시하고 입력 SAM x 로드를 시작하는데 사용된다. 일단 완전한 셀이 입력 SAMx에 로드되면, SAMx 제어 논리(220x)는 제어 인터페이스(110)에 입력 SAM 결함 상태 비트를 설정한다. 제어 인터페이스(110)는 입력 SAM이 입력 SAM 결함 상태 비트를 판독함으로써 충만한 때를 검출한다. 입력 SAM이 충만 조건일 때 제어 인터페이스는 입력 SAM의 내용을 DRAM(130)에 기록한다.
도 3A는 IFRMx 신호 라인의 천이에 의해 시그날된 ICLKx 신호가 모든 프레이밍이 수신될 때까지 ATM 셀에서 클럭하는데 사용된 것을 도시한다. 유사하게, 제어 인터페이스(110)는 SAM 논리(240a-240n)를 통해 출력 포트(230a-230n)를 구비하는 비동기식 출력 포트(140)를 모니터한다.
도 3B에 도시된 바와 같이 출력 포트(230a-230n)의 핀(ODx[0-3])에서 출력될 데이터는 OCLKx 신호에 의해 클럭되고, 출력 데이터의 프레이밍은 신호 라인(OFRMx)에 의해 시그날된다.
이 실시예에서 ATM 셀은 4바이트의 헤더, 48바이트의 데이터, 및 1바이트의 헤더-에러-체크(header-error-check : HEC)를 포함한 56바이트로 구성된다. HEC의 존재에 따라, 잔여 공간은 3 또는 4바이트이다. 이러한 부수적인 바이트는 셀 편집 동작 및 구성 매개 변수를 통해 발생되며, 판독되며, 기록되고 스트립될 수 있는 프리팬드/포스트팬드(prepand/postpand)로서 불리운다.
입력 편집 버퍼(250) 및 CRC 회로는 셀을 DRAM(130)에 저장하기 전에 입력 SAM에 포획된 셀을 변형하는데 사용된다. 출력 편집 레지스터(260)는 출력 포트로 송신하기 전에 가능한 최종 순간에 셀의 내용을 변형하는데 이용된다.
입력 및 출력 포트 타이밍
클럭과 동기하는 ATM 데이터경로 칩(100) 프로토콜은 데이터 버스와 프레이밍 마커(frame marker)의 시작으로 구성된다. 프레이밍 마커 출력(OFRMx)의 시작과 송신기의 데이터 출력(ODx[])은 프레이밍 마커 입력(IFRMx)의 시작과 수신기의 데이터 입력(IDx[])에 연결되고, 이들 모두는 외부에서 공급된 클럭(OCLKx, ICLKx)에 연결된다.
도 3A는 IFRMx가 논리 로우된 후 첫번째 양의 ICLKx 에지에서, 첫번째 ATM 셀 데이터가 입력 SAM으로 로드되어 있는 것을 도시한다. 데이터는 구성 레지스터로부터의 정지 바이트 위치 어드레스가 도달될 때까지 매 ICLKx 시간마다 포트로 스트림할 것이다. 입력 SAM의 충만 상태는 정지 바이트 위치 어드레스에 도달함으로써 설정된다. 만약 IFRMx 입력이 정지 위치 어드레스가 도달되기 전에 논리 1로 된다면, 시작 바이트 위치 어드레스는 다시 로드될 것이며, 입력 SAM 충만 상태는 설정되지 않을 것이고, 짧은 에러 상태의 프레이밍은 결국 에러 레지스터로 될 것이다. '짧은 셀(short cell)'은 효과적으로 폐기되고, 짧은 셀 데이터를 갖는 입력 SAM측은 다음의 셀로 덮어쓴다. 만약 IFRMx 입력이 정지 위치 어드레스가 도달될 때 논리 1로 천이하지 않으면, 입력 SAM 충만 상태가 여전히 설정될 것이나, 너무 긴 에러 상태의 프레이밍은 결국 에러 레지스터로 될 것이다. 시작 바이트 위치 어드레스는 IFRMx 입력이 논리 1로 천이할 때까지는 다시 로드되지 않고, 더이상의 어떠한 데이터도 입력 SAM으로 클럭되지 않을 것이다. '긴 셀(long cell)'이 유지되고, 입력 SAM은 다음의 IFRMx 논리 1 천이가 도달할 때 입력 SAM의 다른 반쪽에 다음 셀을 축적할 것이다. 만약 입력 SAM의 양쪽 반이 충만하고 IFRMx 입력이 논리 1로 된다면, 오버플로우 상태는 결국 외부 제어기에 의해 상실된 셀을 가리키는 에러 레지스터가 될 것이다. '상실된 셀(forgotten cell)'은 입력 SAM에 덮어쓰여질 것이다. '상실된 셀'은 효과적으로 폐기된다.
지금부터 도 3B를 참조하면, OFRMx 논리 1은 프레이밍을 시작하도록 하나의 OCLKx 입력 사이클 동안 어써트된다. 첫번째 데이터가 OFRMx후 한 클럭 시간에 ODx[] 핀에 제시된다. OFRMx 입력은 동일한 방법으로 내부 또는 외부 OFRMx 출력에 응답하여 OFRMx 핀에 항상 연결된다. 출력 포트는 입력 포트와 동일하게 프레이밍을 관리한다. 구성 레지스터는 시작 바이트 위치 어드레스 및 정지 바이트 위치 어드레스 필드를 제공하나, 어떠한 에러 상태 조건은 없고, 데이터는 각 OCLKx 사이클마다 ODx[]을 통해 출력 SAM으로부터 디스패치된다.
데이터 포트 클럭킹 구성
도 5에 도시된 바와 같이, TM 데이터경로 칩의 몇몇 구성은 비동기적이고 클럭 범위 내에서 임의의 클럭율로 동작할 수 있도록 칩에 각각의 포트를 구성하도록 구성 레지스터(510)를 프로그램함으로써 가능하다. 도 4는 본 클럭킹 시스템의 한 실시예하에 많은 포트 구성과 연관된 구성 코드를 도시한다. 예를 들면, 구성 코드(0000b)를 갖는 엔트리 번호 1하에, 각 포트는 타이밍 목적을 위해 자체 클럭킹 및 프레이밍 입력 핀을 이용한다. 이는 디폴트 구성이다. 다른 예는 구성 코드(1001b)하에 엔트리 번호 6에 도시되어 있고, 이로 인해 포트(0, 1, 2, 및 3)는 클럭 핀(0) 및 프레이밍 입력 신호(0)를 사용하여 클럭된다. 더우기, 클럭(4, 5, 6, 및 7)은 그들 자신 각각의 클럭 및 프레이밍 입력 핀에 의해 클럭된다는 것을 알 수 있다. 모든 8 포트(비동기식 포트(0-7))는 구성 코드(1111b)하에 조합된 포맷으로 모두 사용될 수 있고, 이로 인해 모든 포트는 클럭 핀(0) 및 프레이밍 핀(0)을 사용하여 동시에 클럭된다.
보다 넓은 8, 16, 또는 32 비트의 버스를 만듦으로써 2, 4, 또는 모든 8개의 데이터 포트를 사용하여 보다 높은 포트 스루풋이 달성된다. 따라서, 실제 포트수는 4, 2, 또는 1로 감소된다. 포트에 필요한 것은 단지 하나의 클럭과 프레이밍 핀이므로, 이러한 구성에서는 여분의 클럭과 프레이밍 핀은 쓸모없게 된다.
다른 데이터 포트 구성이 가능하고, 도 4에 제시된 구성은 제한하거나 배타적인 의미로 의도되지 않았다. 기술 분야에 숙련자는 다른 포트 구성이 본 발명의 사상과 범위를 벗어나지 않고 가능하다는 것을 인식할 것이다.
구성 레지스터
도 5에 도시된 바와 같은 구성 레지스터(510)는 특별한 로드 구성 명령에 의해 IOD[O-31] 버스를 통해 제어 인터페이스(110)로 로드된다. 레지스터(510)는 공지된 상태로 칩(100)을 설정하도록 개시때 로드되어야 한다. 구성 레지스터(510)의 데이터 필드의 할당은 다음과 같다.
ISAM 구성 - 도 4에 도시된 구성에 따른 16비트 입력 포트(120)용 4비트 구성 코드.
OSAM 구성 - 도 4에 도시된 바와 같은 구성 코드를 사용하는 16 출력 포트(140)용 4비트 구성 코드.
ISAM 시작 비트 - 개별적으로 어드레스가능한 입력 SAM용 3비트 시작 바이트 위치 어드레스.
ISAM 정지 비트 - 입력 SAM용 6비트 정지 바이트 위치 어드레스.
OSAM 시작 - 출력 SAM용 3비트 시작 바이트 위치 어드레스.
OSAM 정지 - 출력 SAM용 6비트 정지 바이트 위치 어드레스.
칩 어드레스 - ATM 데이터경로 칩(100)의 병렬 동작용 4비트 칩 어드레스 비교 필드.
리셋 - 제어 인터페이스(110)의 상태 및 출력 비트를 리셋하는데 사용되는 1비트 플래그.
CTLEN - 병렬 동작에 사용되는 제어 인터페이스 출력용 1비트 인에이블 비트.
본 클럭킹 시스템의 한 실시예에 사용된 전기적 구성요소의 상세한 설명
도 6은 구성 레지스터(510)에 저장된 모드 워드를 디코드하는데 사용되는 모드 디코더(610)를 도시한 블록도를 도시한다. 모드 디코더(610)로부터 디코드된 모드 워드는 SAM 스위치(630)의 구성을 위한 다수의 스위칭 제어 신호를 발생시키도록 모드 제어부(620)에 의해 더 처리된다. 다음의 설명은 신호를 클럭하는 입력 클럭(ICLK)용 클럭킹 시스템을 설명하지만, 또한 프레이밍 클럭(IFRM)을 위하여 구성 모드를 변환시키기 위한 동일한 하드웨어 실현이 구현된다는 것을 명심해야 한다. 따라서, 입력 클럭(ICLK)을 발생시키기 위한 설명은 프레이밍 클럭(IFRM)을 발생시키기 위한 설명과 유사하다. 유사하게, 이 구성 시스템은 출력 프레이밍 클럭(OFRM)의 발생뿐만 아니라 출력 클럭(OCLK)의 발생에 적용가능하다.
도 7은 모드 디코더(610)의 한 실시예를 도시한 상세한 논리도이다. 상술된 바와 같이, 구성 레지스터(510)는 ATM 데이터경로 칩의 동작 초기 단계에서 로드된다. 입력 SAM 구성 비트는 ISAM 구성[0:3]의 지점에서 모드 디코더로 로드된다. 구성 모드가 구성 레지스터(510)로 프로그램됨에 따라, 모드 디코더(610)는 도 4에 도시된 데이터 포트 구성을 발생시키도록 적절한 입력 클럭킹 신호(ICLKx)를 조합한다.
클럭킹 조합은 만일 두개 이상의 입력 포트가 단일 입력 클럭킹 신호에 의해 클럭될 때에만 필수적이다.
모드 디코더 출력의 디코딩은 예로써 가장 잘 설명된다. 예를 들면, 출력 xM01X8은 포트(0과 1)가 도 4의 구성 코드(0001)에 도시된 바와 같이 8비트 포트 구성으로 조합된다는 것을 가리킨다. 또한, 이는 구성 코드(0011, 0101, 0111, 및 1100)의 참이다. 다른 예는 출력 xM03X16이므로, 입력 SAM(0-3)은 도 4의 구성 코드(1001, 1011, 1101, 및 1110)에 의해 도시된 바와 같은 16비트 출력을 제공하기 위해 연결된다. 따라서, 모드 디코더(610)의 출력은 도 4에 제시된 포트 구성의 '빌딩 블록(building blocks)'을 나타낸다. 이러한 '빌딩 블록'의 상이한 치환은 도 4에 도시된 바와 같이 16 모드를 제공한다.
모드 디코더(610)의 출력은 도 8의 상세한 논리도에 도시된 바와 같이 모드 제어부(620)에 제공된다. 모드 제어부(620)는 각각의 다양한 구성 코드에 대해 도 4에 도시된 바와 같은 적절한 입력 클럭 타이밍 신호를 제공하도록 다양한 '빌딩 블록' 또는 모드 디코더(610)의 출력을 조합한다. 모드 제어부(620)에 의해 발생된 16개의 출력은 도 2에 도시된 바와 같이 입력 포트(210a-210n)의 ICLKx을 위해 적절한 입력 클럭킹 신호를 발생시키기 위해 SAM 스위치(630)에 의해 이용된다.
SAM 스위치(630)는 도 9A 및 9B에 도시되어 있다. 도 10은 SAM 스위치(630)의 한 섹션이고 SAM 스위치(630)의 첫번째 단 이외의 모든 단에 복제된 모듈(640)을 도시한다. 이 클럭킹 회로의 부분은 도 11에 도시된 바와 같이 멀티플렉서(1010)를 일체화하며, 이는 p 채널 증가형 자계 효과 트랜지스터(FET)(1120), 및 n 채널 증가형 FET(1130)를 구비한다. 또한, 도 10의 회로는 최소 펄스 차단 임계를 제공하기 위해, 도 12에 도시되어 있는 지연부(1210)를 일체화하는 잡음 억제 회로(1020)를 사용한다. 따라서, 잡음 억제 회로(1020)의 포트 A로 진입하는 펄스는 펄스가 지연부(1210)의 지연값을 초과하는 기간을 갖지 않는 한 출력 포트 Y로 전파하지 않을 것이다.
자동 디스에이블은 클럭킹 회로는, 특별한 모드(x8, 16, 32)에 있어 미사용 ICLK, IFRM, OCLK, OFRM 핀을 갖는 경우, 사용자가 설계에서 이들 핀으로 라우트하고 이들 핀을 Vcc/Vss레벨 또는 풀-다운/풀-업 레지스터망에 연결할 필요가 없도록 제공된다. 이는 구성요소(레지스터) 및 기판 루트를 절약한다. x32 모드에서, 만약 자동 디스에이블에 의해 비활성화되지 못하면 플로트(float)할 28개의 미연결 클럭이 존재할 것이다.
자동 디스에이블 회로는 도 10에 가장 잘 도시되어 있고, 이로 인해 게이트(1030)의 인에이블이 멀티플렉서(1010)의 N*에서 출력된 논리 로우에 의해 인에이블되기 때문에, 상기 게이트(1030)는 만약 입력 N0이 액티브 하이이면 멀티플렉서(1010)에 의해 인에이블된다. 멀티플렉서(1040)의 입력(N1 및 1)은 출력 Y0로 다른 클럭킹 입력을 루트하는데 사용된다.
비록 특별한 실시예가 바람직한 실시예의 설명을 위해 본 발명에서 도시되고 설명되었지만, 기술 분야에 통상의 기술자는 폭넓은 다양한 대체 및/또는 동일한 목적을 달성하기 위해 추정된 등가적인 구현이 본 발명의 사상과 범위를 벗어나지 않고 도시되고 설명되는 특수한 실시예로 대체될 수 있다는 것을 이해할 것이다. 전기, 컴퓨터, 및 원격 통신 분야의 숙련자는 본 발명이 매우 폭넓은 다양한 실시예에서 구현될 수 있다는 것을 이해할 것이다. 이 적용은 본 발명에 설명된 바람직한 실시예의 임의의 적응성 또는 다양성을 포함하도록 의도된다. 따라서, 본 발명은 청구범위 및 그 등가물에 의해서만 제한된다는 것이 명백히 의도된다.

Claims (13)

  1. 다수의 데이터 포트를 클럭하기 위한 클럭킹 시스템에 있어서,
    구성 워드(a configuration word)를 저장하기 위한 모드 저장 수단;
    상기 구성 워드를 디코드하고 다수의 디코드된 모드 출력을 제공하기 위한 모드 디코더 수단;
    다수의 클럭킹 신호를 발생시키도록 상기 다수의 디코드된 모드 출력을 조합하기 위한 모드 제어 수단; 및
    상기 모드 디코더 수단에 연결되며, 상기 다수의 클럭킹 신호로 상기 다수의 데이터 포트를 클럭하기 위한 스위칭 수단
    을 구비하는 것을 특징으로 하는 클럭킹 시스템.
  2. 제1항에 있어서,
    상기 다수의 클럭킹 신호는 셀 전송을 클럭하는데 사용되는 것을 특징으로 하는 클럭킹 시스템.
  3. 제1항에 있어서,
    상기 다수의 클럭킹 신호는 셀 프레이밍을 클럭하는데 사용되는 것을 특징으로 하는 클럭킹 시스템.
  4. 제1항에 있어서,
    상기 스위칭 수단은 잡음 억제 수단을 더 구비하는 것을 특징으로 하는 클럭킹 시스템.
  5. 제1항에 있어서,
    상기 스위칭 수단은 자동 디스에이블 수단(automatic disable means)을 더 구비하는 것을 특징으로 하는 클럭킹 시스템.
  6. 제4항에 있어서,
    상기 스위칭 수단은 자동 디스에이블 수단을 더 구비하는 것을 특징으로 하는 클럭킹 시스템.
  7. 다수의 데이터 포트를 클럭하기 위한 클럭킹 시스템에 있어서,
    상기 클럭킹 시스템의 동작을 제어하며, 모드 워드를 저장하기 위한 구성 레지스터(a configuration register)를 갖는 제어 인터페이스;
    상기 제어 인터페이스에 연결되며, 상기 모드 워드를 디코드하고 다수의 디코드된 모드 출력을 제공하기 위한 모드 디코더;
    상기 모드 디코더에 연결되며, 다수의 클럭킹 신호를 제공하도록 상기 다수의 디코드된 모드 출력을 조합하기 위한 모드 제어부; 및
    상기 모드 제어부에 연결되며, 상기 다수의 클럭킹 신호에 따라 상기 다수의 데이터 포트를 클럭하기 위한 스위치
    를 구비하되,
    상기 다수의 디코드된 모드 출력이 상기 모드 워드에 의해 프로그램가능하게 인에이블 또는 디스에이블되는 표준 클럭킹 조합 세트인 것을 특징으로 하는 클럭킹 시스템.
  8. 제7항에 있어서,
    입력 상에 존재하는 잡음을 억제하기 위한 잡음 억제 회로를 더 구비하되,
    상기 잡음 억제 회로는
    제1 입력, 제2 입력, 및 출력을 갖는 NAND 게이트;
    상기 제1 입력에 연결된 제1 노드와 상기 제2 입력에 연결된 제2 노드, 및 지연 D를 갖는 지연 소자; 및
    상기 출력에 연결된 반전 입력 및 반전 출력을 갖는 인버터를 구비하되,
    상기 제1 입력에 대한 입력 신호는 만약 상기 입력 신호의 기간이 D 미만이면 억제되는 것을 특징으로 하는 클럭킹 시스템.
  9. 제7항에 있어서,
    미사용된 출력의 랜덤한 천이를 방지하기 위해 미사용 출력을 디스에이블하기 위한 자동 디스에이블 회로를 더 구비하는 것을 특징으로 하는 클럭킹 시스템.
  10. 제8항에 있어서,
    미사용 출력의 랜덤한 천이를 방지하기 위해 미사용 출력을 디스에이블하기 위한 자동 디스에이블 회로를 더 구비하는 것을 특징으로 하는 클럭킹 시스템.
  11. 다수의 데이터 포트를 클럭하는 방법에 있어서,
    클럭킹 구성 세트를 선정하는 단계;
    특수한 모드 워드를 상기 클럭킹 구성 세트의 각 구성에 할당하는 단계;
    상기 클럭킹 구성 세트의 특정한 클럭킹 구성을 위해 특정한 모드 워드로 구성 레지스터를 프로그램하는 단계; 및
    상기 특정한 클럭킹 구성을 위해 상기 다수의 데이터 포트를 프로그램하도록 상기 특정한 모드 워드를 디코드하는 단계
    를 구비하는 것을 특징으로 하는 방법.
  12. 제11항에 있어서,
    상기 특정한 클럭킹 구성에 의해 미사용된 클럭 출력을 자동적으로 디스에이블하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  13. 제11항에 있어서,
    선정된 지연 시간 미만인 펄스 기간을 갖는 입력을 억제하는 단계를 더 구비하는 것을 특징으로 하는 방법.
KR1019970708977A 1995-06-07 1995-12-08 프로그램가능한atm메모리용데이터포트 KR100297213B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/478,325 US5680595A (en) 1995-06-07 1995-06-07 Programmable data port clocking system for clocking a plurality of data ports with a plurality of clocking signals in an asynchronous transfer mode system
US08/478,325 1995-06-07
US8/478,325 1995-06-07
PCT/US1995/016220 WO1996042148A2 (en) 1995-06-07 1995-12-08 Programmable data port for atm memory

Publications (2)

Publication Number Publication Date
KR19990022496A true KR19990022496A (ko) 1999-03-25
KR100297213B1 KR100297213B1 (ko) 2001-08-07

Family

ID=23899471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970708977A KR100297213B1 (ko) 1995-06-07 1995-12-08 프로그램가능한atm메모리용데이터포트

Country Status (8)

Country Link
US (2) US5680595A (ko)
EP (1) EP0830799B1 (ko)
JP (1) JP3155971B2 (ko)
KR (1) KR100297213B1 (ko)
AT (1) ATE220282T1 (ko)
DE (1) DE69527310T2 (ko)
TW (1) TW301094B (ko)
WO (1) WO1996042148A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719890A (en) * 1995-06-01 1998-02-17 Micron Technology, Inc. Method and circuit for transferring data with dynamic parity generation and checking scheme in multi-port DRAM
US6178483B1 (en) * 1997-02-14 2001-01-23 Advanced Micro Devices, Inc. Method and apparatus for prefetching data read by PCI host
US6487207B1 (en) 1997-02-26 2002-11-26 Micron Technology, Inc. Shared buffer memory architecture for asynchronous transfer mode switching and multiplexing technology
JP3420018B2 (ja) * 1997-04-25 2003-06-23 株式会社東芝 データレシーバ
JP3445476B2 (ja) * 1997-10-02 2003-09-08 株式会社東芝 半導体メモリシステム
KR100578112B1 (ko) 1998-10-16 2006-07-25 삼성전자주식회사 메모리 클럭 신호를 제어하는 컴퓨터 시스템 및그 방법
US6114960A (en) * 1998-11-04 2000-09-05 International Business Machines Corporation Method and apparatus for an integrated security device providing for automatic disablement
US7603627B2 (en) * 2002-02-05 2009-10-13 Microsoft Corporation Systems and methods for creating and managing graphical user interface lists
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
US7388789B2 (en) 2005-08-31 2008-06-17 Micron Technology NAND memory device and programming methods
US8234425B1 (en) 2007-06-27 2012-07-31 Marvell International Ltd. Arbiter module
US7949817B1 (en) 2007-07-31 2011-05-24 Marvell International Ltd. Adaptive bus profiler
US8131915B1 (en) 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
US8683085B1 (en) 2008-05-06 2014-03-25 Marvell International Ltd. USB interface configurable for host or device mode
US8423710B1 (en) 2009-03-23 2013-04-16 Marvell International Ltd. Sequential writes to flash memory
US8213236B1 (en) 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
US8688922B1 (en) 2010-03-11 2014-04-01 Marvell International Ltd Hardware-supported memory management
US8756394B1 (en) 2010-07-07 2014-06-17 Marvell International Ltd. Multi-dimension memory timing tuner
US8607106B2 (en) * 2010-10-25 2013-12-10 Himax Analogic, Inc. Channel detection device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631702A (en) * 1984-02-28 1986-12-23 Canadian Patents and Deveopment Limited--Societe Canadienne des Brevets et d'Exploitation Limitee Computer speed control
GB2173931B (en) * 1985-04-16 1988-05-11 Ncr Co Data input system including a keyboard having no moving parts
US4893305A (en) * 1988-03-31 1990-01-09 Racal Data Communications Inc. Inband dynamic port allocation
US4891794A (en) * 1988-06-20 1990-01-02 Micron Technology, Inc. Three port random access memory
US4914429A (en) * 1988-12-09 1990-04-03 Transwitch Corp. Switch components and multiple data rate non-blocking switch network utilizing the same
FI85319C (fi) * 1990-06-21 1992-03-25 Valtion Teknillinen Kopplingselement.
US5261059A (en) * 1990-06-29 1993-11-09 Digital Equipment Corporation Crossbar interface for data communication network

Also Published As

Publication number Publication date
WO1996042148A2 (en) 1996-12-27
DE69527310D1 (de) 2002-08-08
TW301094B (ko) 1997-03-21
WO1996042148A3 (en) 1997-02-20
DE69527310T2 (de) 2003-03-06
JPH10511830A (ja) 1998-11-10
KR100297213B1 (ko) 2001-08-07
ATE220282T1 (de) 2002-07-15
US5838959A (en) 1998-11-17
US5680595A (en) 1997-10-21
EP0830799B1 (en) 2002-07-03
EP0830799A2 (en) 1998-03-25
JP3155971B2 (ja) 2001-04-16

Similar Documents

Publication Publication Date Title
KR100297213B1 (ko) 프로그램가능한atm메모리용데이터포트
US4755986A (en) Packet switching system
KR100264873B1 (ko) 멀티포트 메모리 및 데이터 전달 방법
US7747833B2 (en) Independent link and bank selection
JP3383846B2 (ja) マルチポートｒａｍ用の拡張可能なデータ幅を有するｓａｍ
US6535450B1 (en) Method for selecting one or a bank of memory devices
JP2600496B2 (ja) セル位相乗換回路
US6073233A (en) Method and apparatus for distributing and accessing configuration registers
US4769813A (en) Ring communication system
KR20030009032A (ko) 입출력 인터페이스 및 반도체 집적 회로
KR100377708B1 (ko) 저소비 전력화가 가능한 파이프라인 방식의 반도체 기억장치
US6954466B1 (en) Link-layer receiver
KR20000013034A (ko) 버스트-타입의 랜덤 액세스 메모리 장치의 어드레스 발생 회로
US6034943A (en) Adaptive communication node for use in an inter-processor communications system
US5163049A (en) Method for assuring data-string-consistency independent of software
EP0797209B1 (en) Timesharing internal bus, particularly for non-volatile memories
US6597690B1 (en) Method and apparatus employing associative memories to implement limited switching
US6570887B2 (en) Method and apparatus employing associative memories to implement message passing
US5619455A (en) Pipeline-operating type memory system capable of reading data from a memory array having data width larger than the output data width
JP2546743B2 (ja) 音声およびデータのためのパケット／高速パケット交換機
US7370167B2 (en) Time slicing device for shared resources and method for operating the same
KR100210807B1 (ko) 프로세서간 통신 메세지 라우팅 장치
JP2521957B2 (ja) 伝送システム
JPH0773140A (ja) 共用レジスタの回路構造およびそのデータ伝送方法
JPS6024745A (ja) 信号伝送方法及びその装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110422

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee