TW297922B - Method for fabricating a semiconductor - Google Patents

Method for fabricating a semiconductor Download PDF

Info

Publication number
TW297922B
TW297922B TW085108473A TW85108473A TW297922B TW 297922 B TW297922 B TW 297922B TW 085108473 A TW085108473 A TW 085108473A TW 85108473 A TW85108473 A TW 85108473A TW 297922 B TW297922 B TW 297922B
Authority
TW
Taiwan
Prior art keywords
nitride layer
layer
oxide layer
nitride
semiconductor manufacturing
Prior art date
Application number
TW085108473A
Other languages
English (en)
Inventor
Bon-Youl Gu
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW297922B publication Critical patent/TW297922B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

明説明發 、五 由製 藉體 CBe ST 種導 一 半 指的 尤率 且產 ’ 生 法高 方提 造並 製間 體時 導工 半加 CRE >r 種 少 一 減 域於可 1 領關而 景 明係程 背發明製 之.發雜 明 1 本複 發 化 C 簡 1 體圖再圖如溼雜 ， 導井並動例一複 中半 I ，主。與得 法一定程一 題程變 方於界製定問製作 造積M理界種成工 製沈程處 Μ 各形造 體地製熱層出層製 専序刷 一 物發物體 半依印與化引化導 的被版程氮程氧半 案層平製二 製井個 圖物相入第理 一 整 井化照植一處要此 \ 氮一子與熱需因 動一行離層與 ，-主第進井物刷層程 述之 一 並一化印物製 描技與，行氧版化刻 技前層上進二 平氧蝕 前種物之，第相井層 。 · 一 化面後一照除物 法 2 於氧表然積此去化 方 一片。沈。為氧 造 第基案度案，式 --------{-裝-- (請先閱讀背面之注意事項再填寫本頁)
'•IT 經濟部中央標牟局員工消費合作社印製 未可 ，而 括一 生題 出程 包與 發問 作製 法層 能準 被的。方物 可校 而雜法該化 中得 題複方，氧 準使 問化造法一 校在 述簡 製方積 進存 上由體造沈 步的 的藉導製地 片面 現種半體序 照表 出一的導依 的狀 中供率半上 案梯 技提產種片 圖階 前於生一基 動中。 就在高供體 主案程 已係提提導 成圖製 明的並，半 形井的 D 發目 間明一 在於绩要本 一 時發於 , 由後概，之 工本} 又且於之此明加據 a 。 ， 生明因 發少依 ： 來準發發 本減 驟 起調能 t 且可 步 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標隼局員工消費合作社印製 297922 Δ7 Α7 Β7 五、發明説明（α) 第一氮化物層；b )藉由一第一照相平販印刷製程於一形 成一第一導電型井的區域上選擇性地蝕刻該第一氮化物層 ;c)離子植入該第一導電型之雜質；d)去除於該第一 照相平版印刷製程期間使用之一光阻劑；e )於該基Η之 一完整表面上沈積一第二氮化物層；f)藉由一第二照相 平販印刷製程來去除該第一與第二氮化物層•除了其位於 一主動區之上的部位；g)藉由一照相製程選擇性地進行 場離子植入；h)藉由在一高溫下熱處理該荸片來生成一 場氧化物層並同時進行井擴散；及i )去除留在該主動區 上的該第一與第二氮化物層。 藉由本發明之特徵，在井離子被植人後，沈積一第二 氮化物層以形成一主動圖案。然後，在形成一用於裝置隔 離之場氧化物層的同時進行一井擴散製程，藉此可縮短加 工時間。 〔附圖簡要說明] 本發明的其它目的、其它特徵與優點將在閱讓了 Μ下 结合附圖的詳细描述後變得更為清楚，其中： 第一圖至第十圖係為剖視圖，說明依據前技之半導體 製造過程；及 第十一圖至第十四圖係為剖視圖，說明依據本發明之 一實施例的半導體製造過程。 〔較佳實施例的詳细描述〕 以下，在描述本發明之前，將配合參看第一至十圖描 -5- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ---------------、玎-----< 猓 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 A7 _B7 五、發明説明（3 ) 述依據前技之半導體製造過程。 現請參看第一圖，一第一氧化物層1 2與一第一氮化 物層14被依序沈積於一P型半導體基片10上。然後， 一光阻劑被拖於該第一氮化物層1 4之上，且一光阻圖案 1 6由一照相製程形成，如第二圖所示。該第一氮化物層 14藉由使用該光阻圖案16作為一蝕刻光罩而被選擇性 地蝕刻以形成一井圖案。此後，η型雜質被離子植入到半 導體基片1 0的表面。 參看第三圖，光阻圖案1 6被去除，且基片1 0經受 一熱處理製程，Κ使一擴散區2 0藉由植入離子的驅入而 形成為一 η井區。此時，第一氧化物層1 2上去除了第一 氮化物層1 4的部分被生成以形成一厚的場氧化物層1 8 。參看第四圖，該第一氮化物層1 4藉由使用磷酸而被去 除，且ρ型雜質藉由使用該場氧化物層1 8作為一離子植 入光罩而被離子植入到半導體基片1 ◦的表面。該場氧化 物層1 8作為一校準鍵。 現請參看第五圖，為了擴散植入的雜質，半導體基片 1 0經受驅入以形成一 Ρ型井2 2。然後，氧化物層1 2 與1 8被完全去除。此時，可用於一主動照相圖案製程的 校準鐽藉由介於井之氧化部分與未氧化部分間的階梯而形 成。 參看第六圖，一第二氧化物層24與一第二氮化物層 2 6被依序沈積。於第七圖中，一光阻圖案2 8藉由另一 -6 - - 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X 297公釐） ---------ί .裝------訂-----i線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 _B7 五、發明説明（4 ) 照相製程形成於第二氮化物層2 6上。該第二氮化物層2 6藉由使用光阻圖案2 8作為另一蝕刻光罩而被選擇性地 蝕刻。然後，進行一離子植入製程以在p型井2 2上形成 一P通道阻絕物（參看第八圖），並進行另一離子植入製 程以在η型井2 0上形成一η通道砠絕物（參看第九圖） 〇 於第十圖中*基片1 0經受一熱處理製程Κ形成一装 置隔離區。然後，第二氧化物層2 4上去除了第二氮化物 層2 6的部位被生成以形成一場氧化物層3 0。參考圖號 3 2與3 4分別指η通道阻竭物與ρ通道阻絕物。 如上所述，於依據前技之半導體製造方法中，額外需 要一諒之SB0E的溼式氧化物層蝕刻製程Μ去除由熱處 理製程產生的厚的場氧化物層。又，額外需要一磷酸剝除 製程Μ去除第一氮化物層。該等額外製程可造成反常的缺 陷或失效而影響到半導體的特性。 於依據本發明之一實施例的半導體製造方法中，在一 第一氧化物層與一第一氮化物層被依序沈積Μ形成一井圖 案之後 > 不使用一熱處理製程而沈積一第二氮化物層，並 直接於該第二氮化物層上進行一形成主動區的主動照相圖 案製程。於形成主動圖案區之後，進行一用於隔離之離子 植入場區製程，並進行熱處理製程Μ變更場氧化條件。因 此，可獲得一欲求圖案。 Μ下，將參考第十一至十四圖來完整討論依據本發明 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） ^ ·裝 訂 人 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（i:) 之一實施例的半導體製造過程。 參看第十一圖，一 250A的第一氧化物層1 2與一 5◦◦A的第一氮化物層14被依序沈積於一P型半専體 基片1 0。於第一氮化物層1 4上施加了一光阻劑之後， 藉由一照相製程形成一光阻圖案1 6。然後，第一氮化物 層14藉由使用該光阻圖案1 6作為一蝕刻光罩而被選擇 性地蝕刻，以形成一井圖案。隨後，η型雜質被離子植入 到半導體基片1 0的表面。 琨請參看第十二圖*在去除了光阻圖案1 6之後，一 1 5 Ο 0Α的第二氮化物層2 6被沈積，且另一光阻圖案 2 8藉由另一照相製程形成於該第二氮化物層2 6之上。 於第十三圖中，第二氮化物層2 6與第一氮化物層1 4藉 由使用光阻圖案2 8作為另一蝕刻光罩而被選擇性地蝕刻 ’且光阻圖案28被去除。然後，形成另一光阻圖案36 ，並進行一離子植入到場區製程。 參看第十四圖，半導體基片1 〇經受一·至少1 〇〇〇 °C的熱處理製程Κ形成一裝置隔離區。第一氧化物層丨2 上去除了第二氮化物層2 6的部分被生成以形成一 4 5 0 0A的場氧化物層30 ，且同時形成一 η型井2〇。 如上所述，依據本發明，熱處理以形成井、去除一第 —氮化物層、離子植入Μ形成一 ρ型井、去除一第一氧化 物層、以及沈積一第二氧化物層與一第二氮化物層的步驟 可被省除。替代地，於植入井離子之後，沈積一第二氮化 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） ---------{.裝------訂-----成線 (請先閱讀背面之注意事項再填寫本頁) 五、發明説明（b) A7 B7 場。 層 理利被 之間： ； 物M專可 離時過 程 化 可請更 隔 Η 跳 製 ； 氧 ，申變 置加被 除 程 之 時之與 裝短可 剝.，製 化 明附化 於縮驟.，酸程端 氧 說随變 用此步程磷製前 間 與離種 成藉下製的端其 期 述脫各 形，以端層前及及理 描未的 在程，前物其程 ·，處 來且蟠 , 製明其化及製程熱 例，範 後散發與氮程成製井 施例與 然擴本程一製形入型 實施神 。 井據製第理層植 η 佳實精 案一依化 一處物子在。較於之 圖行，氧除熱化離除程 一限明 動進明井去入氧井去製合局發 主時說型Μ驅二型 Κ 刻配未本 一 同地η用井第 Ρ 用蝕明並的 成的细 一 一 一 一 一 一層發明定 形層詳 }}}}}} 物本發界 3$ 物更 123456 化 當本所 C 層化了 氧 ，圍出 物氧為 的 解範作 I- {•裝 1111訂 II 入 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 本紙乐尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐）

Claims (1)

  1. 經濟部中央標準局員工消费合作社印製 A8 B8 C8 D8 々、申請專利範圍 1·一種半導體製造方法•該方法包括步驟： a) 於一半導體基片上依序沈積一氧化物層與一第一 氮化物層； b) 藉由一第一照相平版印刷製程於一形成一第一等 電型井的區域上選擇性地蝕刻該第一氮化物層； c) 離子植入該第一導電型之雜質； d )去除於該第一照相平版印刷製程期間使用之一光 阻劑； e) 於該基片之一完整表面上沈積一第二氮化物層； f) 藉由一第二照相平版印刷製程來去除該第一與第 二氮化物層，除了其位於一主動區之上的部位； s)藉由一照相製程選擇性地進行場離子植入； h) 藉由在一高溫下熱處理該基片來生成一場氧化物 層並同時進行井擴散；及 i) 去除留在該主動區上的該第一與第二氮化物層。 2 ·如申請專利範圍第1項所述之半導體製造方法， 其中該熱處理製程係在至少1 0 0 0 °C的溫度下進行。 3 ·如申請專利範圍第1項所述之半導體製造方法， 其中該氧化物層具一 2 5 0A的厚度。 4 ·如申請專利範圍第1項所述之半導體製造方法， 其中該第一氮化物層具一 5 Ο Ο A的厚度。 5 ·如申請專利範圍第1項所述之半導體製造方法， 其中該第二氮化物層具一1500A的厚度。 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公釐） --------{-裝------訂-----< 線 (請先閲讀背面之注意事項再填寫本頁)
TW085108473A 1995-12-30 1996-07-12 Method for fabricating a semiconductor TW297922B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950068619A KR970053902A (ko) 1995-12-30 1995-12-30 공정시간 단축형 반도체 제조방법

Publications (1)

Publication Number Publication Date
TW297922B true TW297922B (en) 1997-02-11

Family

ID=19448142

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085108473A TW297922B (en) 1995-12-30 1996-07-12 Method for fabricating a semiconductor

Country Status (4)

Country Link
US (1) US5773336A (zh)
JP (1) JPH09191055A (zh)
KR (1) KR970053902A (zh)
TW (1) TW297922B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054367A (en) * 1992-03-13 2000-04-25 Texas Instruments Incorporated Ion implant of the moat encroachment region of a LOCOS field isolation to increase the radiation hardness
JP3390319B2 (ja) * 1997-02-03 2003-03-24 シャープ株式会社 半導体装置及びその製造方法
US6071775A (en) * 1997-02-21 2000-06-06 Samsung Electronics Co., Ltd. Methods for forming peripheral circuits including high voltage transistors with LDD structures
US6190952B1 (en) * 1999-03-03 2001-02-20 Advanced Micro Devices, Inc. Multiple semiconductor-on-insulator threshold voltage circuit
US6200861B1 (en) * 1999-03-26 2001-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating high density multiple states mask ROM cells
US6455903B1 (en) 2000-01-26 2002-09-24 Advanced Micro Devices, Inc. Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation
US6586289B1 (en) * 2001-06-15 2003-07-01 International Business Machines Corporation Anti-spacer structure for improved gate activation

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522856A (en) * 1978-08-07 1980-02-18 Toshiba Corp Semiconductor device and its manufacturing method
JPS60106142A (ja) * 1983-11-15 1985-06-11 Nec Corp 半導体素子の製造方法
US4728619A (en) * 1987-06-19 1988-03-01 Motorola, Inc. Field implant process for CMOS using germanium
JPH01241142A (ja) * 1988-03-23 1989-09-26 Toshiba Corp 半導体装置の製造方法
US4998220A (en) * 1988-05-03 1991-03-05 Waferscale Integration, Inc. EEPROM with improved erase structure
KR920001402B1 (ko) * 1988-11-29 1992-02-13 삼성전자 주식회사 불휘발성 반도체 기억소자
US4996669A (en) * 1989-03-08 1991-02-26 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND memory cell structure
US5088060A (en) * 1989-03-08 1992-02-11 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND memory cell structure
US5196367A (en) * 1991-05-08 1993-03-23 Industrial Technology Research Institute Modified field isolation process with no channel-stop implant encroachment
US5208181A (en) * 1992-08-17 1993-05-04 Chartered Semiconductor Manufacturing Pte Ltd. Locos isolation scheme for small geometry or high voltage circuit
US5387538A (en) * 1992-09-08 1995-02-07 Texas Instruments, Incorporated Method of fabrication of integrated circuit isolation structure
JP3181773B2 (ja) * 1993-10-29 2001-07-03 シャープ株式会社 半導体装置の製造方法
US5393689A (en) * 1994-02-28 1995-02-28 Motorola, Inc. Process for forming a static-random-access memory cell
US5498559A (en) * 1994-06-20 1996-03-12 Motorola, Inc. Method of making a nonvolatile memory device with five transistors
US5448090A (en) * 1994-08-03 1995-09-05 International Business Machines Corporation Structure for reducing parasitic leakage in a memory array with merged isolation and node trench construction
US5498560A (en) * 1994-09-16 1996-03-12 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
US5556798A (en) * 1994-12-01 1996-09-17 United Microelectronics Corp. Method for isolating non-volatile memory cells
US5486482A (en) * 1995-05-09 1996-01-23 United Microelectronics Corporation Process for fabricating metal-gate CMOS transistor

Also Published As

Publication number Publication date
US5773336A (en) 1998-06-30
JPH09191055A (ja) 1997-07-22
KR970053902A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR940009997B1 (ko) Cmos의 단차없는 두개의 웰 제조방법
GB2047464A (en) Method of producing complementary mos transistors for high voltage
TW297922B (en) Method for fabricating a semiconductor
JPS59208743A (ja) 半導体装置の製造方法
JP2008249872A (ja) マスクパターン補正方法および半導体装置の製造方法
JP2004363390A (ja) フォトマスクの補正方法、及び半導体装置の製造方法
US3886005A (en) Method of manufacturing semiconductor devices
JPH0240947A (ja) 半導体装置の製造方法
JPS5633827A (en) Photo etching method including surface treatment of substrate
TW381320B (en) Method for improving the alignment of semiconductor processes
JPS61285723A (ja) 微細パタ−ン形成方法
JPH03184368A (ja) 半導体装置の製造方法
JP2545865B2 (ja) 半導体装置の製造方法
TW381324B (en) Manufacturing method for CMOS twin wells structure
JPH0316150A (ja) 半導体素子の製造方法
JPH01235337A (ja) 半導体装置の製造方法
KR100244787B1 (ko) 반도체 소자의 게이트산화막 제조방법
EP0605965A2 (en) Method of making cmos integrated circuits
KR100311485B1 (ko) 반도체소자의격리막형성방법
KR0125859Y1 (ko) 에피두께 및 저항률을 동시에 측정하는 웨이퍼
JP2008203634A (ja) フォトマスクデータ作成方法、フォトマスクおよびパターン形成方法
KR930008845B1 (ko) 반도체소자의 소자 격리방법
TW518708B (en) Method for simultaneously forming alignment marks and shallow trenches
JP4171122B2 (ja) 半導体素子のツインウエル形成方法
KR890005197B1 (ko) 씨모오스 반도체장치의 제조방법