TW264562B - - Google Patents

Download PDF

Info

Publication number
TW264562B
TW264562B TW083108966A TW83108966A TW264562B TW 264562 B TW264562 B TW 264562B TW 083108966 A TW083108966 A TW 083108966A TW 83108966 A TW83108966 A TW 83108966A TW 264562 B TW264562 B TW 264562B
Authority
TW
Taiwan
Prior art keywords
gate
film
source
wiring
terminal
Prior art date
Application number
TW083108966A
Other languages
English (en)
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Application granted granted Critical
Publication of TW264562B publication Critical patent/TW264562B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Description

經濟部中央標準局員工消費合作社印製 ^64562 A7 __B7五、發明説明（1) 本發明係關於在基板上形成使用於主動矩陣液晶顯示 元件之許多薄膜電晶髏（以後簡稱TFT)之TFT基板 及其製造方法，尤關於具有從掃描電路供給於掃描信號於 反交錯構造之T F T閘極之閘極端子之T F T基板之構造 及其製造方法。 第8圚表示使用於主動矩陣液晶顯示元件之T F T基 板之一實施例。如圖中所示，TFT基板2係在基板上縱 横的形成許多反交錯構造之TFT1，並且設有將掃描信 號從掃描電路經由閘極配線供給於TFT 1之閘極1 2之 許多閘極端子1 8，及將賫料倌號從賫料電路經由源極配 線供給於TFT 1之源極之源極端子，而各TFT 1之閘 極經由閘極配線連接於閘極端子，而源極經由源極配線連 接於源極端子。 第9 (A)園表示習用之TFT基板2之TFT1 ， 閘極配線2 1，源極配線2 2，閘極端子1 8，及源極端 子1 9之配置。第9 (B)〜（D)之斷面圖表示 TFT1，閘極端子1 8，及源極端子1 9之斷面構造。 第9 (B)〜（D)圖分別爲沿著第9 (A)圖之A—A 線，B — B線，C — C線之斷面圖。構成閘極端子1 8之 導電嫌係與構成閘極12及閘極配線21之導電髗同時成 膜。 如第9 (D)ffl所示，源極端子19係形成在設置於 基板11上之閘極絕緣膜13上，在構成源極端子之導電 嫌上僅形成保護膜2 7，而爲了將資料電路之端子電連接 (請先閲讀背面之注意事項再填寫本頁) —^1 ^^1» i J^i 1^1 n^— HI I . 訂 -k 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0><297公釐） ^64562 A7 B7 五、發明説明（2) ，將導電«上之保護膜2 7加工去除。 如第9 (C)圖所示，構成閘極端子18之導m镰係 與閘極12同時成腆，故直接形成於基板11上。在構成 閘極端子1 8之導m酱上形成有閘極絕緣膜1 3，而在其 上面形成保護膜2 7。爲了將掃描m路之端子氰連接，各 閘極端子18上之2種絕緣膜係在另一過程中加工去除。 源極端子之有效連接宽度（SO)及閘極端子1 8之有效 連接宽度（G 0 )必須爲可確實連接軀動《路之端子之宽 度，而源極端子之有效連接宽度（S 0 )與閘極端子1 8 之有效連接宽度（GO〉通常爲相同（G0=S0)。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 構成源極端子之導電體之宽度（S1)必須大於源極 端子之有效連結宽度（SO)，而其差値（S1—S0) 必須至少爲加工精確度與光單配合精確度之和（以後稱加 工精確度）（C1)之 2 倍（S1=S0+C1+C1) 。同樣的，構成閘極端子1 8之導電體之宽度（G 1 1 ) 必須大於閘極端子1 8之有效連接宽度（GO )，而其差 値（G 1 1 — GO )必須至少爲各膜（閘極絕緣膜1 3及 保護膜2 7 )之加工精確度（C 3及C 2 )之2倍（亦即 G11=G0+G3+C2+C2+C3)。因爲各加工 精確度相同（C1=C2=C3)，故構成源極端子19 之導電嫌之宽度（S1=S0+(2XC1))與構成閘 極端子1 8之導氰雅之宽度（G1 1=G0 + (4XC1 ))變成不相同値，假設G0=S0時，必須使構成閘極 端子18之導電體之宽度大於構成源極端子之導電髗之宽 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 ^04562 A7 B7 五、發明説明（3) 度相當於加工精確度之2倍（2 XC 1 )之數値。 該差値（2 XC 1 )在排列許多個之閛極端子1 8間 之間隔大時則不發生影響，然而例如顯示之一個層必須爲 高密度化之主動矩陣液晶顯示元件用TFT基板時，必須 將排列許多個之閘極端子1 8間之間隔減小，因此，該差 値（2 XC 1 )成爲嚴重之問題。亦即不能在有限之面極 內排列必要之閘極端子1 8，結果妨礙顯示密度之高密度 化0 因此，本發明之目的爲提供一種可實現高密度化之薄 膜電晶镰基板及其製造方法。 爲解決上述問題，本發明之薄膜電晶體基板係在基板 上形成依次設置閘極，閘極絕緣膜，半導嫌主動膜，源極 ，及吸極而構成之反交錐構造之薄膜電晶«，將掃描倌號 俥送至閘極之閘極端子及閘極配線，將賫料信號傅送至源 極之源極端子及源極配線之薄膜電晶雅基板，其特徵爲： 閘極端子係形成在閘極絕緣膜上側，並且經由形成於閘極 絕緣膜之接觸孔電連接於閘極配線（申請專利範園第1項 )0 經濟部中央標隼局員工消费合作社印製 (請先聞讀背面之注意事項再填寫本頁) 最好閘極端子係由與源極配線相同之導《«所形成（ 申請專利範園第2項）。 最好導電體主動膜係由厚度爲2 0 nm〜6 nm之範 園內之無定形矽所形成（申請專利範圍第3項）。 本發明之薄膜電晶雔基板之製造方法係在基板上形成 有依次在基板上設置閘極，閘極絕緣膜，半導镰主動膜， 本紙張尺度適用中國國家標準（CNS) A4规格（210X297公釐） 264562 A7 B7 五、發明説明（4 ) 源極，及吸極而構成之反交錯構造之薄膜電晶髗，將掃描 信號傳送至閘極之閘極端子及閘極配線，將賫料信號傅送 至源極之源極端子及源極配線而構成之薄膜電晶镰基板之 製造方法，其特徽爲：構成閘極端子之導電體係在閘極絕 緣膜之成膜後形成（申請專利範圍第4項）。 最好閘極端子係由與源極配線相同之導《«所構成（ 申請專利範園第5項）。 經濟部中央標隼局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 本發明之薄膜電晶髗基板之製造方法係在基板上形成 依次在基板上設置閘極，閘極絕緣膜，半導髏主動腆，源 極及吸極而構成之反交錯構造之薄膜m晶嫌，將掃描信號 傅送至閘極之閘極端子及閘極配線，將賫料侰號傳送至源 極之源極端子及源極配線，將源極配線與閘極配線在基板 周園連接之護環而構成之薄膜電晶體基板之製造方法，其 特徽爲包括：在基板上形成閘極及閘極配線之過程；將披 覆閘極及閘極配線之閘極絕緣膜成膜之過程：在閘極絕緣 膜上形成半導體主動膜之過程：在半導«主動膜上形成欧 姆接觸層之過程；將半導體主動膜及歐姆接觸層加工形成 爲一定形狀之過程：在閘極配線上之閘極絕緣膜形成接觸 孔之過程；在歐姆接觸屠上形成導電髗之過程；形狀將導 電«加工成爲一定形狀之抗蝕膜之過程；利用抗蝕膜刻蝕 加工導《嫌而形成將之經由源極，吸極，源極配線，及接 觸孔電連接於閘極配線之閘極端子，及護環之過程；以抗 蝕膜作爲光罩將刻蝕液施加於歐姆接觸靥而形成薄膜氰晶 體之通道部之過程（申請專利範園第6項）。 本紙張尺度適用中國國家梂準（CNS ) A4规格（210X297公釐） A7 B7 264562 五、發明説明（5) 最好半導髏主動膜係由膜厚2 0 nm〜6 0 nm之範 園之f：定形矽所構成（申請專利範園第7項）° (請先閲讀背面之注意事項再填寫本頁) 以下參照第1圖說明本發明之作用。 第1(A)圖爲本發明之TFT基板之一實施例之概 略平面圖。第1(B) ， （C) ， （D)圖分別爲沿第 1 (A)圖中之TFT基板之A — A線，B — B線，及C 一 C線之斷面圚。 第1 (D)BB所示之源極端子19係與第9 (D)圖 相同的，其構成源極端子之導電髗係形成在設置於基板 11上之閘極絕緣膜13上，而在構成源極端子19之導 電髏上只形成保護膜2 7，並且爲了連接賫料電路之端子 ，將導電體上之保謨膜2 7加工去除。 經濟部中央標準局員工消費合作社印製 如第1(C)圈所示，構成閘極端子18之導電體係 形成於閘極絕緣腆13上，而在構成閘極端子18之導電 «上只形成保謨膜2 7。因此，構成閘極端子1 8之導電 «之宽度（G1)必須大於閘極端子18之有效連接宽度 (GO)，但其差値（G1-G0)只要有保餿膜27之 加工精確度（C2)之2倍即可。由於S0=G0，C1 =C2，故構成源極端子之導電«之宽度（S1 = S0 + C1+C1)，及構成閘極端子18之導電髋之宽度（ G1=G0+C2+C2)變成與 G1 = S1=G0 + ( 2 XC 1 )相同。因此，可形成爲較構成習用之閘極端子 1 8之導電髏之宽度（G1 1=G0 + (4XC1 )更小 ，故可實現高密度化。 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 經濟部中央標準局員工消費合作社印製 264562 at B7五、發明説明（6) 若以構成TFT之源極配線2 2之導電嫌形成構成閘 極端子1 8之導電髗時，則可同時加工成膜構成閘極端子 1 8之導電髏及構成源極配線2 2之導電體，而不必追加 實現高密度化之過程。 若以膜厚2 0 nm〜6 0 nm之範園內之無定形矽形 成導電體主動膜時，TFT斷路時之電流（以後稱I 〇H )不會因迷光而增加。習用之TFT中，因爲半導«主動 膜係由膜厚1 0 0 nm〜2 0 0 nm之無定形矽所形成， 故當使用於液晶元件之背光照射於半導髅主動膜上時， 1。^上昇大約4位數，不能形成滿足之TFT特性。 依照本發明之製造方法，因爲閘極端子1 8係在形成 閘極絕緣膜13之後形成，故構成閘極端子18之導電髖 係形成在閘極絕緣膜13上，而在構成阑極端子18之導 電«上只形成保護膜2 7。因此，可確資而且高效率的資 現T F T基板。 若以構成TFT之源極配線2 2之導電《形成構成閘 極端子1 8之導電嫌，則不必追加多餘之過程。 在習用構造中，具有護環之TFT基板在刻蝕TFT 之歐姆接觸屠15而形成通道部時，如第2 (B)圖所示 ，常發生歐姆接觸層15異常的被刻蝕之情況。 歐姆接觸層15從正上方之源極16開始電連接於源 極配線，護環，閘極端子（與閘極及閘極配線相同之導電 體），閘極配線，及閘極。源極1 6，源極配線，護環， 閘極配線及閘極之表面全部由絕緣髋之閘極絕緣膜1 3或 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂
A 本紙張又度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部中央標準局員工消費合作社印製 ^^4〇62 A7 B7五、發明説明（7) 絕緣髗之抗蝕膜2 4披覆，但閘極端子表面之閘極絕緣膜 被去除而霣出。將該閘極端子表面浸溃於刻蝕液中，則如 第3 (B)圖之棋式圚所示，與歐姆接觸屠15«連接之 閘極端子18露出，而由歐姆接觸層15及構成該閘極端 子18之導電髏形成電池。因此，如第2 (B)BB所示， 歐姆接觸層15因電池效果而被異常的側部刻蝕。 如第4圔所示，依照申請專利範園第6項，以用來加 工構成源極配線2 2之導電«之抗蝕膜2 4做爲光軍，將 刻蝕液施加於歐姆接觸層1 5而形成TFT之通道2 6時 ，歐姆接觸層1 5從正上方之源極1 6電連接於源極配線 2 2，護環2 8，閘極端子1 8，閘極配線2 1，及閘極 1 2，但閘極端子1 8，閘極配線2 1及閘極1 2之表面 全部被閘極絕緣膜1 3或構成源極配線2 2，護環2 8之 導電嫌披覆，而構成源極配線2 2，護環2 8之導電髏係 由絕緣髏之抗蝕膜2 4被覆。亦即在形成TFT之通道 2 6時，電連接於歐姆接觸層1 5之構件全部由絕緣《披 覆。因此，如第3 (A)圖之模式圇所示，將做爲電解質 之刻蝕液2 5施加於歐姆接觸層1 5時，歒姆接觸層 15不會與其他導氰髖形成電池，如第2 (A)圖所示， 可防止歐姆接觸靥15因電池效果而被異常的側部刻蝕。 護環2 8之作用係防止過程中發生之靜電破壞TFT 基板之要部。其中有將源極端子19與閘極端子18直接 短路之情況，及如第7圖所示，經由二極體或TFT等非 線性元件之情況。將源極端子與閘極端子18直接短路時 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 10 264562 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（8) 係在最後過程時去除護環2 8而完成TFT基板。 習用技術中，爲了防止側部刻蝕，歐姆接觸靥之加工 係以乾式刻鈾過程進行。然而，依照本發明之製造方法， 即使利用濕式過程，仍可如第2 (A)圓所示，可防止歐 姆接觸層15被異常的側部刻蝕。若利用濕式刻蝕過程， 則可產生乾式刻蝕過程不具有之效果。亦即在乾式刻蝕過 程中，因爲不能形成半導髏主動膜與在該半導«主動膜中 添加微量磷而形成之歐姆接觸層之刻鈾選擇性，故半導髖 主動膜之膜厚必須爲1 0 0 nm以上。但若利用濕式刻蝕 過程時，因爲可形成充分之刻蝕選擇性，故不必考嫌形成 之半導體主動膜發生厚度減小之問題，可在成膜時將半導 髏主動膜之膜厚形成爲2 0 nm〜6 0 nm。 本發明中，構成閘極配線，閘極電極等之導電暦最好 使用對基板之密接性高而氰阻低之材料，例如使用Cr， ，Cu等。膜厚最好爲5 0〜1 Ο ONM。構成源極 ，源極配線，閘極端子等之導電«之材料係根據其低電阻 ，及其與歐姆接觸層之關係來遘擇，其中C r，Αί等較 合逋。導電髏之層數不限定爲1層，亦可形成爲多層構造 Ο 閘極絕緣膜使用氮化矽，氧化矽最爲適合，但亦可使 用其他材料。膜厚最好爲5 0〜5 0 0 nm。 本發明中使用之半導體主動膜及歐姆接觸層有多結晶 或非結晶矽，其中非結晶矽最爲適合。 基板可使用各種材質，例如科寧7 0 5 9 (商品之名 (請先閲讀背面之注意事項再填寫本頁) -J^— *41 · -裝· 訂
A 本紙張尺度適用中國國家標準（CNS ) A4規格（210X：297公釐） 11 經濟部中央標準局員工消費合作社印製 264562 A7 B7 五、發明説明（9) 稱）等之玻璃基板。 以下說明本發明之實施例。 (實施例1 ) 第1圖爲本發明實施例之概略圖，（A)爲平面圖，
(B ) ， ( C ) ， （D)分別爲沿第1 (A)圔中A — A 線，B — B線，C — C線之斷面圖。 首先脫明TFT基板之構造。TFT爲反交錯構造， 在玻瑱基板（科寧公司製7 0 5 9 ) 1 1上形成宽度1 0 //m，膜厚1 Ο Οηπι之Cr閘極1 2，及將掃描倌號供 給於閘極12之Cr閘極配線21而構成。在該閘極12 及閘極配線2 1上形成有由膜厚2 0 0 nm之氮化矽薄膜 所構成之閘極絕緣膜1 3，而在閘極絕緣膜1 3上形成有 膜厚5 0 nm之非定形矽所構成之半導«主動膜1 4， 又在其上面形成有膜厚1 0 0 nm，宽度1 0 之Αί 源極1 6及吸極1 7。在半導镰主動膜1 4與源極1 6及 吸極1 7之膜間形成有膜厚爲2 0 nm而添加有磷之非定 形矽歐姆接觸層1 5。 如第8圖所示，將道種TFT在基板上以1 0 0#m 之間距縱横的形成許多個。在形成有上述TFT 1之基板 11之周緣部形成有將影像信號從外部之影像電路經由源 極配線2 2供給於源極1 6之源極端子1 9，及將掃描倌 號從外部之掃描電路經由閘極配線2 1供給於閘極1 2之 閘極端子1 8。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -12 - (請先閲讀背面之注意事項再填寫本頁) •裝· 264562 A7 B7 五、發明説明（1() 源極端子19之材料係使用與源極16及源極配嫌 2 2相同之導電慷A又。閘極端子1 8係經由設在閘極配 線2 1上之閘極絕緣膜1 3上之接觸孔2 3，以與源極配 線2 2相同導《髏之A5形成於閘極絕緣膜1 3上。 在TFT1，閘極配線2 1，源極配線2 2，源極端 子1 9及閘極端子1 8上形成有由厚度3 0 0 nm之氮化 矽薄膜所構成之保護膜2 7，而源極端子1 9及閘極端子 18之表面露出一部分，以使與影像電路及掃描電路形成 電連接。構成源極端子及閘極端子18之導氰髋之宽度 S 1與G 1皆爲5 0 //m，而去除源極端子及閘極端子 1 8上之保護膜2 7之有效連接宽度（S 0及G 0 )皆爲 4 2 pm。亦即加工精確度爲4 。 依照習用技術，若希望實現閘極端子1 8之有效連接 宽度4 2 Atn時，構成閘極端子1 8之導電體之宽度必須 爲5 8#m (4 2pm+4x4#m)。然而依照本資施 例，可在一定面稹內排列之閘極端子1 8之密度增加大約 8%，可實現更高密度的裝載TFT之TFT基板2。 經濟部中央標隼局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 這種效果在閘極端子18之配置間距愈小時愈顯著。 例如希望形成爲閘極端子1 8之有效連接宽度爲3 0 //m ，而閘極端子間同樣的形成爲3 0 //m時，依照習用技術 ，其閘極端子間之配置間距爲7 6 μιη，但依照本發明貝ϋ 變成68#m，可提髙大約12%之閘極端子之配置密度 Ο 以下說明本實施例之T F T基板之製造方法。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13 - 264562 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（11) 首先，利用濺射蒸著法在形成有由透明導電膜所構成 之像素電極2 0之玻璃基板1 1表面上形成厚度1 0 0 nm之C r薄膜。在其表面上形成抗蝕層，並實施光罩曝 光，顯像，刻蝕及抗蝕層剝離處理而形成所需形狀之閘極 1 2及閘極配線2 1。第5圖表示其構造。第5 (A)圚 爲概略平面圓。第5 (B)圖爲沿第5 (A)圓中A—A 線之斷面圖。 然後，利用等離子CVD法在形成有閘極12及閘極 配線2 1之基板1 1表面形成由膜厚2 0 0 nm之氮化砂 薄膜所構成之閘極絕緣膜1 3，膜厚5 0 nm之非定形较 半導髗主動膜1 4，及膜厚爲2 0 nm而且添加磷之非定 形矽歐姆接觸層1 5。 在半導體主動膜14及歐姆接觸層15上實施光學石 版印副過程而形成一定形狀之半導體小片。在像素電極 2 0上及閘極配線2 1上之閘極絕緣膜1 3上形成接觸孔 2 3。第6圖表示其構造。第6 (A)圆爲概略平面圖。 第6 (B)圖爲沿第6 (人）圖中A — A線之斷面圚。 然後，在包含歐姆接觸層15之基板11上，以濺射 蒸著法形成膜厚爲1 0 0 nm之AP膜。在賅Αί薄膜表 面形成抗蝕膜2 4，並且使用一定之光罩資施曝光，顯像 及刻鈾處理而如第4圖所示，形成將源極1 6，源極配線 2 2，源極端子1 9，吸極1 7，與源極端子1 9及閘極 端子1 8電連接之護環2 8，及閘極端子1 8。此時，將 導氰髏加工而形成閘極端子1 8，以便使接觸孔2 3下之 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） Γ~7ΓΤ (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 i 264562 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（1含 閘極配線21完全被Αί配線披覆。第4 (A)圖爲其概 略平面園。第4 (Β)圖爲沿第4 (Α)圖中Α—Α線之 斷面圖。 然後，以抗蝕腆2 4做爲光覃，將刻蝕液2 5施加於 歐姆接觸層15而形成TFT1之通道2 6 (第4 (C) 圆）。此時，如第3 (B)圖所示，依照習用技術，電連 接於歐姆接觸層15之導電性構件與歐姆接觸層15同時 浸溃於刻蝕液25時，如第2 (B)圖所示，歐姆接觸層 1 5被異常的側部刻蝕，但依照本資施例，則如第2 A圖 所示，歐姆接觸層15不會被異常的側部刻蝕。 其理由爲如第4圔所示，歐姆接觸層15從正上方之 閘極電極1 6開始氰連接於源極配線2 2，源極端子，護 環2 8，閘極端子1 8，閘極配線2 1，及閘極1 2，然 而閘極端子1 8，閘極配線2 1及閘極1 2之表面全部由 絕綠體之閘極絕緣膜1 3或構成源極配線2 2之導電髗披 覆，而構成源極配線2 2，源極端子，護環2 8之導電髗 則由絕緣髄之抗蝕膜2 4披覆。亦即如第3A圖所示，因 爲電連接於歐姆接觸層15之導Μ性構件全部由絕緣髏披 覆，故將作爲電解質之刻蝕液2 5施加於歐姆接觸屠1 5 時，歐姆接觸層1 5不會與其他導電髏形成電池，不會發 生歐姆接觸層15因電池效果而被異常的側部刻蝕。 然後，形成由氮化矽薄腆所構成之保護膜2 7 *在其 表面形成抗蝕膜，並實施光軍曝光，顯像，刻蝕及抗鈾膜 剝離處理，使源極端子及閘極端子18露出。此時，因爲 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 i 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） -15 - 經濟部中央標準局員工消费合作社印製 264562 A7 B7五、發明説明（1沒 閘極端子18係形成於閘極絕緣膜13之上方，故只與源 極端子相同的去除保護膜2 7即可形成。然後去除連接閘 極配線2 1與源極配線2 2之護環2 8而形成第1圖所示 之T F T基板。 如此，可形成在基板1 1上以1 0 Oym之間距縱横 的形成許多TFT，而在基板1 1之周緣部形成有將影像 信號從外部影像電路經由源極配線2 2供給於源極1 6之 源極端子，及將掃描信號從外部掃描電路經由閘極配線 21供給於閘極12之閘極端子18之TFT基板。 本實施例中係說明源極端子19與閘極端子18直接 短路之實施例。但亦可如第7圓之等效電路所示，經由 TFT連接源極端子1 9及閘極端子1 8。此時，不必在 最後過種時去除包含TFT之護環2 8。 (實施例2 ) 本實施例與第1實施例不同之處在於使用C u做爲閘 極及閘極配線。依照本實施例，僅是變更閘極及閘極配線 之材質而已，但可產生與第1實施例相同之TFT基板特 性及製造上之效果。此外可充分產生C u之優異特性之低 電阻特性。 到目前爲止，在配線長度較長之主動矩陣液晶元件之 轉換基板上已經嘗試以低電阻材料C u做爲TFT基板之 閘極及閘極配線之方式。然而主動矩陣液晶元件因爲使用 許多背光，而且具有光導電性之非定形矽逋合於半導體主 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 Λ--- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 264562 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（1$ 動膜，及C u之遮光性不充分等原因，當未採用C u。 然而，依照本實施例例，因爲半導體主動膜之膜厚較 薄，故即使照射到光線亦不會產生半導體主動膜之光導電 性。第1 Ο (A)圖表示使用膜5 Onm之非定形矽做爲 半導«主動膜，經由基板從背面照射7 0 0 0 c d/之光 線於使用宽度1 0 pm，膜厚1 0 0 //m之Cu做爲閘極 及閘極配線時，及不照射光線時之T F T之動作特性。第 1 Ο (B)園使用膜厚爲1 0 0 nm之半導髖主動膜以同 樣的方法製造之TFT之同樣之特性。第10 (A)圖， 第1 Ο (B)圖中，以虛線表示照射光線時之狀態，以實 現表示未照射光線時之狀態。 由第10 (B)圓可知，比較例中，由於光照射，使 斷路m流上昇4位數以上，不能產生充分之導電電流與断 路m流之比。然而依照本實施例，因爲使用膜厚5 0 nm 之非定形矽做爲半導酱主動膜，故如第1 Ο (A)圖所示 ，即使照射光線時，仍可產生6位數以上之充分之導通電 流與斷路電流之比。因此，即使使用C u等遮光性低但導 電率高之材料，仍可產生充分之TFT特性。 第11圔表示非定形矽導電體主動膜之膜厚與照射光 線時之断路電流之關係。由圓中可知，只要非定形矽半導 髓主動膜之膜厚爲6 0 nm以下，則即使在照射光線時， 仍可產生6位數以上之充分之導通Μ流與斷路電流之比。 若膜厚小於2 0 nm時，無論是否有照射光線，TFT之 特性皆成爲不安定。因此，非定形矽半導《主動膜之膜厚 (請先閲讀背面之注意事項再填寫本頁) -裝- 訂 ^ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17 - 264b62 A7 經濟部中央標準局員工消費合作社印製 B7_____五、發明説明（l合 以6 0 nm至2 0 nm最爲逋合。 本資施例中之閘極之材料係使用C u，但使用I TO 等透明導電膜做爲閘極時，仍可產生相同之效果。 如上所述，依照本發明，可減小構成排列許多個之閘 極端子之導電髏之宽度，結果，可在有限之面稹內排列必 要數量之閘極端子，可更提高例如使用於主動矩陣液晶顯 示元件之T F T基板之顢示密度之高密度化。 依照本發明之申請専利範園第2項，因爲將構成閘極 端子之導電髗係以構成T F T之源極配線之導電嫌所形成 ，故成本低，而且可確實的實現上述效果。 若以膜厚2 0 nm〜6 0 nm之範園內之非定形矽形 成半導镰主動膜時，可提高照射光線時之電流値之通断比 。因此，將本發明之薄膜電晶體基板應用於使用背光之液 晶顯示元件時，可使用I TO等透明導電膜及遮光性低但 導電率高之C u做爲閘極。 依照本發明之製造方法，可確實的產生上述效果。此 外，依照申請專利範園第6項之製造方法，因爲可防止歐 姆接觸層之異常之側部刻蝕，故不必在通道設置刻蝕阻止 部，可以較佳之再現性製造通道之構造，可以較高之再現 性製造特性安定之T F T。又因爲可在濕式刻蝕過程中形 成通道，故可將半導鳢主動膜之膜厚設定爲2 0 nm〜 6 0 nm，結果，即使使用非定形矽之半導《主動膜，仍 可不必考慮其光導電性而可選定閘極材料，其效果非常大 n^i' J^n ml tm^lt m^i 1 mi ^^1 (請先閱讀背面之注意事項再填寫本頁)
、1T i 本紙張尺度適用中國國家標準（CNS > A4规格（210X297公釐） 18 經濟部中央標準局員工消費合作社印製 264562 A7 B7 五、發明説明（id 圖式： 第1(A)圖爲本發明薄腆電晶體之一資施例之概略 平面園。（B)〜（D)分別爲沿第1(A)圖中之A- A線之斷面圖，B_B線之斷面園，及C — C線之斷面圖 # 第2圖爲用來說明因m池效果而產生之歐姆接觸屠之 側部刻蝕之概念圚： 第3 BB爲用來脫明通道形成過程之《池效果之概念圓 » 第4 (A)圚爲表示本發明之製造方法中之一過程之 概略平面圚，（B)爲沿著（A)圔中A — A線之斷面圔 。（C)圔爲用來說明製造過程之概略圖； 第5 (A)^爲表示本發明之製造方法中之一過程之 概略平面圖。（B)圖爲沿著（A)圖中之A — A線之斷 面園： 第6 (A)圓爲表示本發明之製造方法中之一過程之 概略平面圖。（B)圖爲沿著（A)圖中之A — A線之斷 面圖； 第7圓爲表示TFT基板之一實施例之概念蹁； 第8圓爲表示TFT基板之一資施例之概念圖： 第9 (A)圖爲習用之TFT之概略平面蹁。（B) 〜（D)圖分別爲沿著（A)圖中之A — A線之斷面圖， B-B線之斷面圖，C — C線之斷面圓： 本紙張尺度適用中國國家梯準（CNS > Α4規格（210Χ297公釐） -19 - (請先閲讀背面之注意事項再填寫本頁) •裝· 訂 264562 A7 A7 B7 五、發明説明（l分 第1 Ο (A)圚爲實施例2之TFT之動作特性之圖 。（B)圖爲表示比較例之TFT之動作特性之圖： 第11圚爲表示非定形矽半導镰主動膜之膜厚與照射 光線時之斷路電流之關係之圖。 〔符號說明〕 1 :TFT。2 :TFT 基板。1 1 :基板。1 2 : 閘極。13:閘極絕緣膜。14:半導體主動膜。15: 歐姆接觸層。16:源極。17:吸極。18:閘極。 19 :源極。20 :像素電極。21 :閘極配線。22 : 源極配線。2 3 :接觸孔。2 4 :抗蝕膜。2 5 :刻蝕液 。26:通道。27:保護膜。28:護環。 (請先閲讀背面之注意事項再填寫本頁) -裝·
,1T
Li 經濟部中央標準局員工消費合作社印製 -20 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐）

Claims (1)

  1. 264562 -A8 B8 C8 D8 六、申請專利範圍 1 · 一種薄膜電晶體基板，主要在基板上形成有依次 在基板上設置閘極，閘極絕緣膜，半導體主動膜，源極及 吸極所構成之反交錯構造之薄膜電晶髏，將掃描信號傅送 至閘極之閘極端子及閘極配線，將資料信號傅送至源極之 源極端子及源極配線，其特徵爲：閘極電極係形成在閘極 絕緣膜之上側，而且經由形成於閘極絕緣膜之接觸孔電連 接於閘極配線。 2. 如申請專利範圍第1項之基板，其中閘極端子係 由與源極配線相同之半導體所形成。 3. 如申請專利範園第1或2項之基板，其中半導髗 主動膜係由膜厚2 0 nm〜6 0 nm之範圍內之非定形矽 形成。 經濟部中央橾準局真工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 4 .—種薄膜電晶體基板之製造方法，主要在基板上 形成依次的在基板上設置閘極，閛極絕緣膜，半導體主動 膜，源極及吸極所形成之反交錯構造之薄膜電晶體，將掃 描信號傳送至閘極之閘極端子及閘極配線，將資料信號傳 送至源極之源極端子及源極配線，其特徵爲：構成閘極端 子之半導體係在形成閘極絕緣膜後形成。 5 .如申請專利範圍第4項之方法，其中閘極端子係 由與源極配線相同之半導體所形成。 6. —種薄膜電晶體基板之製造方法，主要在基板上 形成依次的在基板上設置閘極，閘極絕緣膜，半導體主動 膜，源極及吸極所構成之反交錯構造之薄膜電晶體，將掃 描信號傳送至閘極之閘極端子及閘極配線，將資料信號傅 本紙張尺度適用中國國家揉率（CNS)A4规格U10X297公釐）_ 21 恥62 ,A8 B8 C8 D8 六、申請專利範圍 送至源極之源極端子及源極配線，及將源極配線與閘極配 線在基板周園連接之護環，其特徵爲包括：在基板上形成 閘極及閘極配線之過程；形成披覆閘極及閘極配線之閘極 絕緣膜之過程：在閘極絕緣膜上形成半導體主動膜之過程 ;在半導體主動膜上形成歐姆接觸層之過程：將半導體主 動膜及歐姆接觸層加工形成一定形狀之過程：在閘極配線 上之閘極絕緣膜形成接觸孔之過程：在歐姆接觸層上形成 半導體之過程：形成將半導體加工成爲一定形狀之抗蝕膜 之過程；以抗蝕膜刻蝕加工半導體，並將之經由源極，吸 極，源極配線，及接觸孔電連接於閘極配線之閘極端子， 及護環之過程；及以抗蝕膜做爲光罩將刻蝕液施加於歐姆 接觸層而形成薄膜電晶體之通道之過程。 7.如申請專利範圍第4，5，或6項之方法，其中 半導體主動膜係由膜厚2 0 nm〜6 0 nm之範園內之非 定形矽所形成。 (請先閲讀背面之注意事項再填寫本頁) _裝· 訂 經濟部中央橾準局貝工消费合作社印製 本紙張尺度適用中困國家#準（CNS ) A4規格（210X297公釐） 22 -
TW083108966A 1993-11-16 1994-09-27 TW264562B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31136593A JP2886066B2 (ja) 1993-11-16 1993-11-16 薄膜トランジスタ基板およびその製造方法

Publications (1)

Publication Number Publication Date
TW264562B true TW264562B (zh) 1995-12-01

Family

ID=18016296

Family Applications (1)

Application Number Title Priority Date Filing Date
TW083108966A TW264562B (zh) 1993-11-16 1994-09-27

Country Status (4)

Country Link
US (1) US5573958A (zh)
JP (1) JP2886066B2 (zh)
KR (1) KR0154347B1 (zh)
TW (1) TW264562B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP4169896B2 (ja) * 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
TWI338171B (en) * 2005-05-02 2011-03-01 Au Optronics Corp Display device and wiring structure and method for forming the same
KR101512844B1 (ko) * 2008-02-01 2015-04-21 삼성전자주식회사 항산화막용 조성물, 이를 이용한 항산화막 형성방법 및이로부터 제조된 전자부품용 기재
KR101019048B1 (ko) * 2008-11-20 2011-03-07 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN104779272B (zh) * 2015-04-10 2016-04-06 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
US11430666B2 (en) 2019-12-31 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803536A (en) * 1986-10-24 1989-02-07 Xerox Corporation Electrostatic discharge protection network for large area transducer arrays
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
JPH01217421A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法
US5219771A (en) * 1988-07-30 1993-06-15 Fuji Xerox Co., Ltd. Method of producing a thin film transistor device
JP2653557B2 (ja) * 1991-01-16 1997-09-17 シャープ株式会社 電極配線基板
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JPH06160905A (ja) * 1992-11-26 1994-06-07 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
US5384271A (en) * 1993-10-04 1995-01-24 General Electric Company Method for reduction of off-current in thin film transistors

Also Published As

Publication number Publication date
JPH07147410A (ja) 1995-06-06
JP2886066B2 (ja) 1999-04-26
KR0154347B1 (ko) 1998-12-01
US5573958A (en) 1996-11-12

Similar Documents

Publication Publication Date Title
US6373546B1 (en) Structure of a liquid crystal display and the method of manufacturing the same
TW438991B (en) Manufacturing method of thin film device, active matrix substrate, liquid crystal display device, active matrix substrate and the preventive method of static charge destruction of an active device in LCD
US5726077A (en) Method of producing an electro-optical device
EP0338766B1 (en) Method of fabricating an active matrix substrate
TW512247B (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
JP4801828B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
TW259862B (zh)
US6429057B1 (en) Method for manufacturing thin film transistor array panel for liquid crystal display
TWI304911B (en) Liquid crystal display and fabricating the same
CN100587927C (zh) 薄膜晶体管基板及其制造方法
TWI322288B (en) Manufacture method of pixel array substrate
JP2003043513A (ja) 液晶表示装置用アレー基板及びその製造方法
JP4368016B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
CN108873508A (zh) 阵列基板的制造方法
US4689116A (en) Process for fabricating electronic circuits based on thin-film transistors and capacitors
TW200425014A (en) Display, wiring substrate and method of manufacturing the same
TWI288287B (en) Thin film transistor array panels for liquid crystal display and methods for manufacturing the same
TW264562B (zh)
US6043000A (en) Method for manufacturing a semiconductor device
TW560072B (en) Thin-film-transistor-array substrate, thin-film-transistor-array fabrication method, and display device
JPH06208137A (ja) 薄膜トランジスタマトリクスの製造方法
CN100386866C (zh) 像素阵列基板的制造方法
US7605416B2 (en) Thin film translator array panel and a method for manufacturing the panel
CN101197332A (zh) 像素结构的制作方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent